JPH0435371A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH0435371A JPH0435371A JP2137804A JP13780490A JPH0435371A JP H0435371 A JPH0435371 A JP H0435371A JP 2137804 A JP2137804 A JP 2137804A JP 13780490 A JP13780490 A JP 13780490A JP H0435371 A JPH0435371 A JP H0435371A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- converter
- output
- demodulation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006835 compression Effects 0.000 abstract description 5
- 238000007906 compression Methods 0.000 abstract description 5
- 238000003780 insertion Methods 0.000 abstract description 2
- 230000037431 insertion Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 229940028444 muse Drugs 0.000 description 6
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビ受信機において第１の映像に第２の映
像を縮小し、挿入する信号処理回路に関するものである
。
像を縮小し、挿入する信号処理回路に関するものである
。
従来の技術
近年、映像信号のデジタル化も進み様々なデジタルテレ
ビ受信機が発売され、そのフィチェアーも様々なものが
考えられている。その中でも第１の映像に第２の映像を
縮小し、挿入する信号処理回路は重要視されている。
ビ受信機が発売され、そのフィチェアーも様々なものが
考えられている。その中でも第１の映像に第２の映像を
縮小し、挿入する信号処理回路は重要視されている。
以下、図面を参照しながら上述した従来の信号処理回路
の一例について説明する。
の一例について説明する。
第３図は、従来の信号処理回路のブロック図を示すもの
である。また、第４図は表示画像を示し、第５図は波形
図を示すものである。第３図において２１は第１の入力
端子ＩＮＩより入力されたアナログの第１の映像信号を
デジタル信号に変換する第１のＡ／Ｄ変換器である。２
２は第２の入力端子ＩＮ２より入力されたアナログの第
２の映像信号をデジタル信号に変換する第２のＡ／Ｄ変
換器である。２３〜２６は第１〜第４の復調回路でデジ
タル信号に変換された映像信号の復調を行う、２７は縮
小回路で映像信号の時間圧縮を行う、２８は切換え回路
で第１の入力信号に圧縮された第２の入力信号を挿入す
る。２９はＤ／Ａ変換器で処理されたデジタル信号をア
ナログ信号に変換し出力する。第４図において３０は第
１の映像を、３１は縮小された第２の映像を示している
。
である。また、第４図は表示画像を示し、第５図は波形
図を示すものである。第３図において２１は第１の入力
端子ＩＮＩより入力されたアナログの第１の映像信号を
デジタル信号に変換する第１のＡ／Ｄ変換器である。２
２は第２の入力端子ＩＮ２より入力されたアナログの第
２の映像信号をデジタル信号に変換する第２のＡ／Ｄ変
換器である。２３〜２６は第１〜第４の復調回路でデジ
タル信号に変換された映像信号の復調を行う、２７は縮
小回路で映像信号の時間圧縮を行う、２８は切換え回路
で第１の入力信号に圧縮された第２の入力信号を挿入す
る。２９はＤ／Ａ変換器で処理されたデジタル信号をア
ナログ信号に変換し出力する。第４図において３０は第
１の映像を、３１は縮小された第２の映像を示している
。
以上のように構成された信号処理回路について、以下そ
の動作について第５図を用いて説明する。
の動作について第５図を用いて説明する。
まず、第１の入力端子ＩＮＩにより入力された映像信号
は第１のＡ／Ｄ変換器２１においてアナログ信号からデ
ジタル信号Ｓに変換される０次に、変換されたデジタル
信号Ｓは第１の復調回路２３と第２の復１１回路２４と
に入力され、復調が行われ出力される。ここで第１の復
調回路２３と第２の復調回路２４は放送方式の違う復調
回路であり、例えばＰＡＬ方式とＳＥＣＡＭ方式、ＰＡ
Ｌ方式とＭＡＣ方式、ＮＴＳＣ方式とＭＵＳＥ方式等で
ある。
は第１のＡ／Ｄ変換器２１においてアナログ信号からデ
ジタル信号Ｓに変換される０次に、変換されたデジタル
信号Ｓは第１の復調回路２３と第２の復１１回路２４と
に入力され、復調が行われ出力される。ここで第１の復
調回路２３と第２の復調回路２４は放送方式の違う復調
回路であり、例えばＰＡＬ方式とＳＥＣＡＭ方式、ＰＡ
Ｌ方式とＭＡＣ方式、ＮＴＳＣ方式とＭＵＳＥ方式等で
ある。
また、第１の復調回路２３と第２の復調回路２４は同時
に出力することはないものとしている。一方、第２の入
力端子ＩＮ２より入力された映像信号は第２のＡ／Ｄ変
換器２２においてアナログ信号からデジタル信号Ｔに変
換される。そして、第３の復調回路２５または第４の復
調回路２６において映像の復調が行われる。第３の復調
回路２５、第４の復調回路２Ｇの関係は上記の第１の復
調回路２３と第２の復調回路２４の関係と同じである。
に出力することはないものとしている。一方、第２の入
力端子ＩＮ２より入力された映像信号は第２のＡ／Ｄ変
換器２２においてアナログ信号からデジタル信号Ｔに変
換される。そして、第３の復調回路２５または第４の復
調回路２６において映像の復調が行われる。第３の復調
回路２５、第４の復調回路２Ｇの関係は上記の第１の復
調回路２３と第２の復調回路２４の関係と同じである。
次に、第３の復調回路２５または第４の復調回路２６の
出力は縮小回路２７においてメモリを用いて時間圧縮し
出力する。また、同時に縮小回路２７は、第１の映像信
号Ｕに第２の映像信号Ｖを挿入するための切換え信号Ｘ
も出力する。そして、切換え回路２８において切換え信
号＜Ｘ＞によって、第１の復調回路２３または第２の復
調回路２４の出力信号（Ｕ）に縮小回路２７の出力信号
（Ｗ）を挿入し信号Ｙとして出力する。第１の映像信号
Ｕが「Ａ」という文字、第２の映像信号■が「Ｂ」とい
う文字のとき第４図のように表示される。
出力は縮小回路２７においてメモリを用いて時間圧縮し
出力する。また、同時に縮小回路２７は、第１の映像信
号Ｕに第２の映像信号Ｖを挿入するための切換え信号Ｘ
も出力する。そして、切換え回路２８において切換え信
号＜Ｘ＞によって、第１の復調回路２３または第２の復
調回路２４の出力信号（Ｕ）に縮小回路２７の出力信号
（Ｗ）を挿入し信号Ｙとして出力する。第１の映像信号
Ｕが「Ａ」という文字、第２の映像信号■が「Ｂ」とい
う文字のとき第４図のように表示される。
そして、第１の映像信号に第２の映像信号が挿入された
切換え回路２８の出力信号Ｄ／Ａを変換器２９において
デジタル信号からアナログ信号に変換し出力する。すな
わち、第１の復調回路２３と第３の復調回路２５がＰＡ
Ｌ方式の復調回路、第２の復調回路２４と第４の復調回
路２６がＭＡＣ方式の復調回路であるとき、ＰＡＬ方式
の第１の映像にＭＡＣ方式の第２の映像を縮小し挿入す
るときは、第１のＰＡＬ方式の復調回路２３と第４のＭ
ＡＣ方式の復調回路２６を用いる。逆に、ＭＡＣ方式の
第１の映像にＰＡＬ方式の第２の映像を縮小し挿入する
ときは、第２のＭＡＣ方式の復調回路２３と第３のＰＡ
Ｌ方式の復調回路２６を用いる。
切換え回路２８の出力信号Ｄ／Ａを変換器２９において
デジタル信号からアナログ信号に変換し出力する。すな
わち、第１の復調回路２３と第３の復調回路２５がＰＡ
Ｌ方式の復調回路、第２の復調回路２４と第４の復調回
路２６がＭＡＣ方式の復調回路であるとき、ＰＡＬ方式
の第１の映像にＭＡＣ方式の第２の映像を縮小し挿入す
るときは、第１のＰＡＬ方式の復調回路２３と第４のＭ
ＡＣ方式の復調回路２６を用いる。逆に、ＭＡＣ方式の
第１の映像にＰＡＬ方式の第２の映像を縮小し挿入する
ときは、第２のＭＡＣ方式の復調回路２３と第３のＰＡ
Ｌ方式の復調回路２６を用いる。
発明が解決しようとする課題
しかしながら上記のような構成では、ＭＡＣ方式（ＭＵ
ＳＥ方式）のような回路規模の大きな復調回路が複数必
要になるので、回路規模が非常に大きくなりコスト的に
も非常に高いものになってしまうという問題を有してい
た。
ＳＥ方式）のような回路規模の大きな復調回路が複数必
要になるので、回路規模が非常に大きくなりコスト的に
も非常に高いものになってしまうという問題を有してい
た。
本発明は、上記問題に鑑み、ＭＡＣ方式（ＭＵＳＥ方式
）のような回路規模の大きな復調回路を複数必要としな
い信号処理回路を提供するものである。
）のような回路規模の大きな復調回路を複数必要としな
い信号処理回路を提供するものである。
課題を解決するための手段
上記課題を解決するために本発明の請求項１記載の信号
処理回路は、第１の映像信号をデジタル信号に変換する
第１のＡ／Ｄ変換器と、前記第１のＡ／Ｄ変換器の出力
信号を復調する第１の復調回路および第２の復調回路と
、第２の映像信号をデジタル信号に変換する第２のＡ／
Ｄ変換器と、前記第２のＡ／Ｄ変換器の出力信号を復調
する第３の復調回路と、前記第１の復調回路の出力端と
前記第２の復調回路の出力端と結線し、前記結線した信
号と前記第３の復調回路の出力信号とから全体に表示す
る信号を選択する第１の切換え回路と、前記結線した信
号と前記第３の復調回路の出力信号とから縮小し表示す
る信号を選択する第２の切換え回路と、前記第２の切換
え回路の出力信号を時間圧縮する縮小回路と、前記縮小
回路の切換え信号によって前記第１の切換え回路の出力
信号に前記縮小回路の出力信号を挿入する第３の切換え
回路と、前記第３の切換え回路の出力信号をアナログ信
号に変換するＤ／Ａ変換器とを備えたものである。
処理回路は、第１の映像信号をデジタル信号に変換する
第１のＡ／Ｄ変換器と、前記第１のＡ／Ｄ変換器の出力
信号を復調する第１の復調回路および第２の復調回路と
、第２の映像信号をデジタル信号に変換する第２のＡ／
Ｄ変換器と、前記第２のＡ／Ｄ変換器の出力信号を復調
する第３の復調回路と、前記第１の復調回路の出力端と
前記第２の復調回路の出力端と結線し、前記結線した信
号と前記第３の復調回路の出力信号とから全体に表示す
る信号を選択する第１の切換え回路と、前記結線した信
号と前記第３の復調回路の出力信号とから縮小し表示す
る信号を選択する第２の切換え回路と、前記第２の切換
え回路の出力信号を時間圧縮する縮小回路と、前記縮小
回路の切換え信号によって前記第１の切換え回路の出力
信号に前記縮小回路の出力信号を挿入する第３の切換え
回路と、前記第３の切換え回路の出力信号をアナログ信
号に変換するＤ／Ａ変換器とを備えたものである。
また、本発明の請求項２記載の信号処理回路は、第１の
映像信号をデジタル信号に変換する第１のＡ／Ｄ変換器
と、前記第１のＡ／Ｄ変換器の出力信号を復調する第１
の復調回路と、第２の映像信号をデジタル信号に変換す
る第２のＡ／Ｄ変換器と、前記第１のＡ／Ｄ変換器の出
力信号と前記第２のＡ／Ｄ変換器の出力信号とを切換え
る第１の切換え回路と、前記第１の切換え回路の出力信
号を復調する第２の復調回路と、前記第２のＡ／Ｄ変換
器の出力信号を復調する第３の復調回路と、前記第３の
復調回路の出力端を前記第１の復調回路の出力端と前記
第２の復調回路の出力端とのどちらか一方と結線するた
めの第２の切換え回路と、前記第２の切換え回路の第１
の出力端と前記第３の復調回路の出力端とを結線しその
結線信号を時間圧縮する縮小回路と、前記第２の切換え
回路の第２の出力端と前記第１の復調回路の出力端を結
線しその結線信号に前記縮小回路の出力信号を前記縮小
回路の切え換信号によって挿入する第３の切換え回路と
、前記第３の切換え回路の出力信号をアナログ信号に変
換するＤ／Ａ変換器とを備えたものである。
映像信号をデジタル信号に変換する第１のＡ／Ｄ変換器
と、前記第１のＡ／Ｄ変換器の出力信号を復調する第１
の復調回路と、第２の映像信号をデジタル信号に変換す
る第２のＡ／Ｄ変換器と、前記第１のＡ／Ｄ変換器の出
力信号と前記第２のＡ／Ｄ変換器の出力信号とを切換え
る第１の切換え回路と、前記第１の切換え回路の出力信
号を復調する第２の復調回路と、前記第２のＡ／Ｄ変換
器の出力信号を復調する第３の復調回路と、前記第３の
復調回路の出力端を前記第１の復調回路の出力端と前記
第２の復調回路の出力端とのどちらか一方と結線するた
めの第２の切換え回路と、前記第２の切換え回路の第１
の出力端と前記第３の復調回路の出力端とを結線しその
結線信号を時間圧縮する縮小回路と、前記第２の切換え
回路の第２の出力端と前記第１の復調回路の出力端を結
線しその結線信号に前記縮小回路の出力信号を前記縮小
回路の切え換信号によって挿入する第３の切換え回路と
、前記第３の切換え回路の出力信号をアナログ信号に変
換するＤ／Ａ変換器とを備えたものである。
作用
本発明は上記した請求項１記載の構成によって、従来の
信号処理回路と同一の構成部分である第１のＡ／Ｄ変換
器、第１．第２の復調回路によって復調された第１の映
像信号と第２のＡ／Ｄ変換器、第３の復調回路によって
復調された第２の映像信号とから、全体に表示する映像
信号を第１の切換え回路で、また時間圧縮し挿入する映
像信号を第２の切換え回路で選択し、従来の信号処理回
路と同一の構成部分である縮小回路、第３の切換え回路
、Ｄ／Ａ変換器によって第１の切換え回路の出力信号に
第２の切換え回路の出力信号を時間圧縮して挿入し出力
する。
信号処理回路と同一の構成部分である第１のＡ／Ｄ変換
器、第１．第２の復調回路によって復調された第１の映
像信号と第２のＡ／Ｄ変換器、第３の復調回路によって
復調された第２の映像信号とから、全体に表示する映像
信号を第１の切換え回路で、また時間圧縮し挿入する映
像信号を第２の切換え回路で選択し、従来の信号処理回
路と同一の構成部分である縮小回路、第３の切換え回路
、Ｄ／Ａ変換器によって第１の切換え回路の出力信号に
第２の切換え回路の出力信号を時間圧縮して挿入し出力
する。
すなわち、第１．第３の復調回路がＰＡＬ方式の復調回
路、第２の復調回路がＭＡＣ方式の復調回路であるとす
るとＰＡＬ方式の映像にＭＡＣ方式の映像を縮小し挿入
するには、第２の入力端子にＰＡＬ方式の映像信号を入
力し第１の入力端子にＭＡＣ方式の映像信号を入力し、
第１の切換え回路で第３の復調回路の出力信号であるＰ
ＡＬ方式の映像信号を選択し、第２の切換え回路で第２
の復調回路の出力信号であるＭＡＣ方式の映像信号を選
択すればよい。逆にＭＡＣ方式の映像にＰＡＬ方式の映
像を縮小し挿入するには、第２の入力端子にＰＡＬ方式
の映像信号を入力し第１の入力端子にＭＡＣ方式の映像
信号を入力し、第１の切換え回路で第２の復調回路の出
力信号であるＭＡＣ方式の映像信号を選択し、第２の切
換え回路で第３の復調回路の出力信号であるＰＡＬ方式
の映像信号を選択すればよい。
路、第２の復調回路がＭＡＣ方式の復調回路であるとす
るとＰＡＬ方式の映像にＭＡＣ方式の映像を縮小し挿入
するには、第２の入力端子にＰＡＬ方式の映像信号を入
力し第１の入力端子にＭＡＣ方式の映像信号を入力し、
第１の切換え回路で第３の復調回路の出力信号であるＰ
ＡＬ方式の映像信号を選択し、第２の切換え回路で第２
の復調回路の出力信号であるＭＡＣ方式の映像信号を選
択すればよい。逆にＭＡＣ方式の映像にＰＡＬ方式の映
像を縮小し挿入するには、第２の入力端子にＰＡＬ方式
の映像信号を入力し第１の入力端子にＭＡＣ方式の映像
信号を入力し、第１の切換え回路で第２の復調回路の出
力信号であるＭＡＣ方式の映像信号を選択し、第２の切
換え回路で第３の復調回路の出力信号であるＰＡＬ方式
の映像信号を選択すればよい。
また、上記した請求項２記載の構成によって、従来の信
号処理回路と同一の構成部分である第１゜第２のＡ／Ｄ
変換器、第１．第３の復調回路によって第１．第２映像
信号が復調される。また、第１、第２ののＡ／Ｄ変換器
の出力信号を第１の切換え回路で選択し第２の復調回路
で復調を行い、第２の切換え回路で第１の復調回路また
は第３の復調回路の出力信号と接続される。そして、従
来と同一の構成である縮小回路、第３の切換え回路、Ｄ
／Ａ変換器によって第２の切換え回路の第１の出力と接
続された第３の復調回路の出力信号は時間圧縮され、第
２の切換え回路の第２の出力と接続された第１の復調回
路の出力信号に挿入され出力される。
号処理回路と同一の構成部分である第１゜第２のＡ／Ｄ
変換器、第１．第３の復調回路によって第１．第２映像
信号が復調される。また、第１、第２ののＡ／Ｄ変換器
の出力信号を第１の切換え回路で選択し第２の復調回路
で復調を行い、第２の切換え回路で第１の復調回路また
は第３の復調回路の出力信号と接続される。そして、従
来と同一の構成である縮小回路、第３の切換え回路、Ｄ
／Ａ変換器によって第２の切換え回路の第１の出力と接
続された第３の復調回路の出力信号は時間圧縮され、第
２の切換え回路の第２の出力と接続された第１の復調回
路の出力信号に挿入され出力される。
つまり、第１．第３の復調回路がＰＡＬ方式の復調回路
、第２の復調回路がＭＡＣ方式の復調回路であるとする
とＰＡＬ方式の映像にＭＡＣ方式の映像を縮小し挿入す
るには、第１の入力端子にＰＡＬ方式の映像信号を、第
２の入力端子にＭＡＣ方式の映像信号をそれぞれ入力し
、第１の切換え回路で第２のＡ／Ｄ変換変換比力である
ＭＡＣ方式の映像信号を選択し、第２の切換え回路で第
３の復調回路の出力と接続すればよい、逆にＭＡＣ方式
の映像にＰＡＬ方式の映像を縮小し挿入するには、第２
の入力端子にＰＡＬ方式の映像信号を、第１の入力端子
にＭＡＣ方式の映像信号をそれぞれ入力し、第１の切換
え回路で第１のＡ／Ｄ変換器の出力であるＭＡＣ方式の
映像信号を選択し、第２の切換え回路で第１の復調回路
の出力と接続すればよい。
、第２の復調回路がＭＡＣ方式の復調回路であるとする
とＰＡＬ方式の映像にＭＡＣ方式の映像を縮小し挿入す
るには、第１の入力端子にＰＡＬ方式の映像信号を、第
２の入力端子にＭＡＣ方式の映像信号をそれぞれ入力し
、第１の切換え回路で第２のＡ／Ｄ変換変換比力である
ＭＡＣ方式の映像信号を選択し、第２の切換え回路で第
３の復調回路の出力と接続すればよい、逆にＭＡＣ方式
の映像にＰＡＬ方式の映像を縮小し挿入するには、第２
の入力端子にＰＡＬ方式の映像信号を、第１の入力端子
にＭＡＣ方式の映像信号をそれぞれ入力し、第１の切換
え回路で第１のＡ／Ｄ変換器の出力であるＭＡＣ方式の
映像信号を選択し、第２の切換え回路で第１の復調回路
の出力と接続すればよい。
実施例
以下本発明の一実施例の信号処理回路について、図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の請求項１に記載の信号処理回路のブロ
ック図を示すものである。
ック図を示すものである。
第１図において、１は第１の入力端子ＩＮＩより入力さ
れたアナログの第１の映像信号をデジタル信号に変換す
る第１のＡ／Ｄ変換器である。２は第２の入力端子ＩＮ
２より入力されたアナログの第２の映像信号をデジタル
信号に変換する第２のＡ／Ｄ変換器である。３．４は第
１．第２の復調回路で、第１のＡ／Ｄ変換器の出力信号
の復調を行う。５は第３の復調回路で、第２のＡ／Ｄ変
換器の出力信号の復調を行う。６は第１の切換え回路で
、第１の復調回路３または第２の復調回路４の出力信号
と第３の復調回路５の出力信号から全体に表示する映像
信号を選択する。７は第２の切換え回路で、第１の復調
回路３または第２の復調回路４の出力信号と第３の復調
回路５の出力信号から時間圧縮する映像信号を選択する
。８は縮小回路で、第２の切換回路７の出力信号の時間
圧縮を行う、９は第３の切換え回路で、第１の切換え回
路６の出力信号に時間圧縮された縮小回路８の出力信号
を縮小回路８からの切換え信号によって挿入する。１０
はＤ／Ａ変換器で、第３の切換え回路９の出力信号をデ
ジタル信号からアナログ信号に変換し出力する。
れたアナログの第１の映像信号をデジタル信号に変換す
る第１のＡ／Ｄ変換器である。２は第２の入力端子ＩＮ
２より入力されたアナログの第２の映像信号をデジタル
信号に変換する第２のＡ／Ｄ変換器である。３．４は第
１．第２の復調回路で、第１のＡ／Ｄ変換器の出力信号
の復調を行う。５は第３の復調回路で、第２のＡ／Ｄ変
換器の出力信号の復調を行う。６は第１の切換え回路で
、第１の復調回路３または第２の復調回路４の出力信号
と第３の復調回路５の出力信号から全体に表示する映像
信号を選択する。７は第２の切換え回路で、第１の復調
回路３または第２の復調回路４の出力信号と第３の復調
回路５の出力信号から時間圧縮する映像信号を選択する
。８は縮小回路で、第２の切換回路７の出力信号の時間
圧縮を行う、９は第３の切換え回路で、第１の切換え回
路６の出力信号に時間圧縮された縮小回路８の出力信号
を縮小回路８からの切換え信号によって挿入する。１０
はＤ／Ａ変換器で、第３の切換え回路９の出力信号をデ
ジタル信号からアナログ信号に変換し出力する。
以上のように構成された信号処理回路について、以下第
１図および第５図を用いてその動作を説明する。
１図および第５図を用いてその動作を説明する。
まず、第１の入力端子ＩＮＩより入力された映像信号は
第１のＡ／Ｄ変換器１においてアナログ信号からデジタ
ル信号Ａに変換される。次に、変換されたデジタル信号
は第１の復調回路３と第２の復調回ｉＳ４とに入力され
た復調が行われ信号Ｃとして出力される。
第１のＡ／Ｄ変換器１においてアナログ信号からデジタ
ル信号Ａに変換される。次に、変換されたデジタル信号
は第１の復調回路３と第２の復調回ｉＳ４とに入力され
た復調が行われ信号Ｃとして出力される。
ここで第１の復調回Ｉａ３と第２の復調回路４は放送方
式の違う復調回路であり、例えばＰＡＬ方式とＳＥＣＡ
Ｍ方式、ＰＡＬ方式とＭＡＣ方式、ＮＴＳＣ方式とＭＵ
ＳＥ方式等である。また、第１の復調回路３と第２の復
調回路４は同時に出力することばないものとしている。
式の違う復調回路であり、例えばＰＡＬ方式とＳＥＣＡ
Ｍ方式、ＰＡＬ方式とＭＡＣ方式、ＮＴＳＣ方式とＭＵ
ＳＥ方式等である。また、第１の復調回路３と第２の復
調回路４は同時に出力することばないものとしている。
一方、第２の入力端子ｒＮ２より入力された映像信号は
第２のＡ／Ｄ変換器２においてアナログ信号がらデジタ
ル信号Ｂに変換される。そして、第３の復調回路５にお
いて映像の復調が行われる。次に、第１の復調回路３ま
たは第２の復調回路４の出力信号（Ｃ）と第３の復調回
路５の出力信号（Ｄ）から全体に表示する映像信号Ｅを
第Ｉの切換え回Ｗ！６において選択する。
第２のＡ／Ｄ変換器２においてアナログ信号がらデジタ
ル信号Ｂに変換される。そして、第３の復調回路５にお
いて映像の復調が行われる。次に、第１の復調回路３ま
たは第２の復調回路４の出力信号（Ｃ）と第３の復調回
路５の出力信号（Ｄ）から全体に表示する映像信号Ｅを
第Ｉの切換え回Ｗ！６において選択する。
また、第１の復調回路３または第２の復調回路４の出力
信号（Ｃ）と第３の復調回路５の出力信号号（Ｄ）から
時間圧縮し挿入する映像信号を第２の切換え回路７にお
いて選択する。そして、第２の切換え回路７の出力信号
（Ｆ）は縮小回路８においてメモリを用いて時間圧縮し
、信号Ｇとして出力する。
信号（Ｃ）と第３の復調回路５の出力信号号（Ｄ）から
時間圧縮し挿入する映像信号を第２の切換え回路７にお
いて選択する。そして、第２の切換え回路７の出力信号
（Ｆ）は縮小回路８においてメモリを用いて時間圧縮し
、信号Ｇとして出力する。
また、同時に縮小回路８は第１の切換え回路６の出力信
号已に第２の切換え回路７の出力信号Ｇを挿入するため
の切換え信号Ｈも出力する。そして、第３の切換え回路
９において切換え信号（Ｈ）によって、第１の切換え回
路６の出力信号（Ｅ）に縮小回路日の出力信号（Ｃ）を
挿入し信号Ｉとして出力する。そして、切換え回路９の
出力信号（１）をＤ／Ａ変換器１０においてデジタル信
号からアナログ信号に変換し出力する。
号已に第２の切換え回路７の出力信号Ｇを挿入するため
の切換え信号Ｈも出力する。そして、第３の切換え回路
９において切換え信号（Ｈ）によって、第１の切換え回
路６の出力信号（Ｅ）に縮小回路日の出力信号（Ｃ）を
挿入し信号Ｉとして出力する。そして、切換え回路９の
出力信号（１）をＤ／Ａ変換器１０においてデジタル信
号からアナログ信号に変換し出力する。
ここで、たとえば、第１の復調回路３と第３の復調回路
５がＰＡＬ方式の復調回路、第２の復調回路４がＭＡＣ
方式の復調回路であるとき、ＰＡＬ方式の映像にＭＡＣ
方式の映像を縮小し挿入するときは、第２の入力端子Ｉ
Ｎ２にＰＡＬ方式の映像信号を入力し、第１の入力端子
ＩＮＩにＭＡＣ方式の映像信号を入力し、第１の切換え
回路６で第３の復調回路５の出力信号であるＰＡＬ方式
の映像信号を選択し、第２の切換え回路７で第２の復調
回路５の出力信号であるＭＡＣ方式の映像信号を選択す
れるばよい。
５がＰＡＬ方式の復調回路、第２の復調回路４がＭＡＣ
方式の復調回路であるとき、ＰＡＬ方式の映像にＭＡＣ
方式の映像を縮小し挿入するときは、第２の入力端子Ｉ
Ｎ２にＰＡＬ方式の映像信号を入力し、第１の入力端子
ＩＮＩにＭＡＣ方式の映像信号を入力し、第１の切換え
回路６で第３の復調回路５の出力信号であるＰＡＬ方式
の映像信号を選択し、第２の切換え回路７で第２の復調
回路５の出力信号であるＭＡＣ方式の映像信号を選択す
れるばよい。
逆にＭＡＣ方式の映像にＰＡＬ方式の映像を縮小し挿入
するには、第２の入力端子ＩＮ２にＰＡＬ方式の映像信
号を入力し、第１の入力端子ＩＮ１にＭＡＣ方式の映像
信号を入力し、第１の切換え回路６で第２の復調回路４
の出力信号であるＭＡＣ方式の映像信号を選択し、第２
の切換回路７で第３の復調回路５の出力信号であるＰＡ
Ｌ方式の映像信号を選択すればよい。
するには、第２の入力端子ＩＮ２にＰＡＬ方式の映像信
号を入力し、第１の入力端子ＩＮ１にＭＡＣ方式の映像
信号を入力し、第１の切換え回路６で第２の復調回路４
の出力信号であるＭＡＣ方式の映像信号を選択し、第２
の切換回路７で第３の復調回路５の出力信号であるＰＡ
Ｌ方式の映像信号を選択すればよい。
第２図は本発明の請求項２に記載の信号処理回路のブロ
ック図を示すものである。
ック図を示すものである。
第２図において、１１は第１の入力端子ＩＮＩより入力
されたアナログの第１の映像信号をデジタル信号に変換
する第１のＡ／Ｄ変換器である。
されたアナログの第１の映像信号をデジタル信号に変換
する第１のＡ／Ｄ変換器である。
１２は第２の入力端子ＩＮ２より入力されたアナログの
第２の映像信号をデジタル信号に変換する第２のＡ／Ｄ
変換器である。１４は第１の復調回路で、第１のＡ／Ｄ
変換器の出力信号の復調を行う、１６は第３の復調回路
で、第２のＡ／Ｄ変換器１２の出力信号の復調を行う。
第２の映像信号をデジタル信号に変換する第２のＡ／Ｄ
変換器である。１４は第１の復調回路で、第１のＡ／Ｄ
変換器の出力信号の復調を行う、１６は第３の復調回路
で、第２のＡ／Ｄ変換器１２の出力信号の復調を行う。
１３は第１の切換え回路で、第１のＡ／Ｄ変換器１１の
出力信号と第２のＡ／Ｄ変換器１２の出力信号とを選択
する。１５は第２の復調回路で、第１の切換え回路１３
の出力信号を復調する。１７は第２の切換え回路で、第
１の出力端子を第３の復調回路１６の出力端と、第２の
出力端子を第１の復調回路１４の出力端と接続しており
、第２の復調回路１５の出力信号を第１の復調回路１４
または第３の復調回路１６のどちらかの出力信号と接続
するようにしている。１８は縮小回路で、第２の切換え
回路１７の出力信号と接続された第３の復調回路１６の
出力信号の時間圧縮を行う、１９は第３の切換え回路で
、第２の切換え回路１７の出力信号と接続された第１の
復調回路１４の出力信号に時間圧縮された縮小回路１日
の出力信号を縮小回路１８から切換え信号によって挿入
する。２０はＤ／Ａ変換器で、第３の切換え回路１９の
出力信号をデジタル信号からアナログ信号に変換し出力
する。
出力信号と第２のＡ／Ｄ変換器１２の出力信号とを選択
する。１５は第２の復調回路で、第１の切換え回路１３
の出力信号を復調する。１７は第２の切換え回路で、第
１の出力端子を第３の復調回路１６の出力端と、第２の
出力端子を第１の復調回路１４の出力端と接続しており
、第２の復調回路１５の出力信号を第１の復調回路１４
または第３の復調回路１６のどちらかの出力信号と接続
するようにしている。１８は縮小回路で、第２の切換え
回路１７の出力信号と接続された第３の復調回路１６の
出力信号の時間圧縮を行う、１９は第３の切換え回路で
、第２の切換え回路１７の出力信号と接続された第１の
復調回路１４の出力信号に時間圧縮された縮小回路１日
の出力信号を縮小回路１８から切換え信号によって挿入
する。２０はＤ／Ａ変換器で、第３の切換え回路１９の
出力信号をデジタル信号からアナログ信号に変換し出力
する。
以上のように構成された信号処理回路について、以下第
２図および第５図を用いてその動作を説明する。
２図および第５図を用いてその動作を説明する。
まず、第１の入力端子ＩＮＩにより入力された映像信号
は第１のＡ／Ｄ変換器１１においてアナログ信号からデ
ジタル信号Ｊに変換される。次に、変換されたデジタル
信号Ｊは第１の復調回路１４に入力され、復調が行われ
信号Ｎとして出力される。
は第１のＡ／Ｄ変換器１１においてアナログ信号からデ
ジタル信号Ｊに変換される。次に、変換されたデジタル
信号Ｊは第１の復調回路１４に入力され、復調が行われ
信号Ｎとして出力される。
第２の入力端子ＩＮ２より入力された映像信号は第２の
Ａ／Ｄ変換器１２においてアナログ信号からデジタル信
号Ｋに変換される。そして、第３の復調回路１６におい
て映像の復調が行われる。また、第１の切換え回路１３
で第１のＡ／Ｄ変換器１１の出力信号と第２のＡ／Ｄ変
換器１２の出力信号を選択し信号りとして出力力する。
Ａ／Ｄ変換器１２においてアナログ信号からデジタル信
号Ｋに変換される。そして、第３の復調回路１６におい
て映像の復調が行われる。また、第１の切換え回路１３
で第１のＡ／Ｄ変換器１１の出力信号と第２のＡ／Ｄ変
換器１２の出力信号を選択し信号りとして出力力する。
そして、第２の復調回路１５で第１の切換え回路１３の
出力信号（Ｌ）を復調し信号Ｍとして出力する。ここで
第１の復調回路１４、第３の復調回路回路１６と第２の
復調回路１５は放送方式の違う復調回路であり、例えば
ＰＡＬ方式とＳＥＣＡＭ方式、ＰＡＬ方式とＭＡＣ方式
、ＮＴＳＣ方式とＭＵＳＥ方式等である。また、第１の
復調回路１４と第２の切換え回路１７の第２の出力、第
３の復調回路１６と第２の切換え回路１７の第１の出力
は同時に出力することはないものとしている。第２の切
換え回路１７の第１の出力信号と接続された第３の復調
回路１６の出力信号（０）は縮小回路１８においてメモ
リを用いて時間圧縮し信号Ｐとして出力する。
出力信号（Ｌ）を復調し信号Ｍとして出力する。ここで
第１の復調回路１４、第３の復調回路回路１６と第２の
復調回路１５は放送方式の違う復調回路であり、例えば
ＰＡＬ方式とＳＥＣＡＭ方式、ＰＡＬ方式とＭＡＣ方式
、ＮＴＳＣ方式とＭＵＳＥ方式等である。また、第１の
復調回路１４と第２の切換え回路１７の第２の出力、第
３の復調回路１６と第２の切換え回路１７の第１の出力
は同時に出力することはないものとしている。第２の切
換え回路１７の第１の出力信号と接続された第３の復調
回路１６の出力信号（０）は縮小回路１８においてメモ
リを用いて時間圧縮し信号Ｐとして出力する。
μ
また、１篤に挿入するための切換え信号Ｑも出力する。
そして、第３の切換え回路１９において切換え信号（Ｑ
）によって、第２の切換え回路１７の第２の出力信号と
接続された第１の復調回路１４の出力信号（Ｎ）に縮小
回路１８の出力信号（Ｐ）を挿入し信号Ｒとして出力す
る。そして切換え回路９の出力信号（Ｒ）をＤ／Ａ変換
器２０においてデジタル信号からアナログ信号に変換し
出力する。
）によって、第２の切換え回路１７の第２の出力信号と
接続された第１の復調回路１４の出力信号（Ｎ）に縮小
回路１８の出力信号（Ｐ）を挿入し信号Ｒとして出力す
る。そして切換え回路９の出力信号（Ｒ）をＤ／Ａ変換
器２０においてデジタル信号からアナログ信号に変換し
出力する。
ここでたとえば、第１の復調回路１４と第３の復調回路
１６がＰＡＬ方式の復調回路、第２の復調回路１５がＭ
ＡＣ方式の復調回路であるとき、ＰＡＬ方式の映像にＭ
ＡＣ方式の映像を縮小し挿入するときは、第１の入力端
子ＩＮＩにＰＡＬ方式の映像信号を入力し、第２の入力
端子ＩＮ２にＭＡＣ方式の映像信号を入力し、第１の切
換え回路１３で第２のＡ／Ｄ変換器１２の出力信号であ
るＭＡＣ方式の映像信号を選択し、第２の切換え回路１
７で第３の復調回路１６の出力と接続すればよい。
１６がＰＡＬ方式の復調回路、第２の復調回路１５がＭ
ＡＣ方式の復調回路であるとき、ＰＡＬ方式の映像にＭ
ＡＣ方式の映像を縮小し挿入するときは、第１の入力端
子ＩＮＩにＰＡＬ方式の映像信号を入力し、第２の入力
端子ＩＮ２にＭＡＣ方式の映像信号を入力し、第１の切
換え回路１３で第２のＡ／Ｄ変換器１２の出力信号であ
るＭＡＣ方式の映像信号を選択し、第２の切換え回路１
７で第３の復調回路１６の出力と接続すればよい。
逆にＭＡＣ方式の映像にＰＡＬ方式の映像を縮小し挿入
するには、第２の入力端子ＩＮ２にＰＡＬ方式の映像信
号を入力し、第１の入力端子ＩＮ１にＭＡＣ方式の映像
信号を入力し、第１の切換え回路１３で第２のＡ／Ｄ変
換器１２の出力信号であるＭＡＣ方式の映像信号を選択
し、第２の切換え回路１７で第３の復調回路１６の出力
と接続すればよい。
するには、第２の入力端子ＩＮ２にＰＡＬ方式の映像信
号を入力し、第１の入力端子ＩＮ１にＭＡＣ方式の映像
信号を入力し、第１の切換え回路１３で第２のＡ／Ｄ変
換器１２の出力信号であるＭＡＣ方式の映像信号を選択
し、第２の切換え回路１７で第３の復調回路１６の出力
と接続すればよい。
発明の効果
以上のように本発明によれば、第１．第２のＡ／Ｄ変換
器、第１〜第３の復調回路、第１〜第３の切換え回路、
縮小回路、Ｄ／Ａ変換器を設けた請求項１記載の構成に
より、ＭＡＣ方式（ＭＵＳＥ方式）のような回路規模の
大きな復調回路を複数必要とせずにＰＡＬ方式の映像に
ＭＡＣ方式の映像を縮小し挿入したり、逆にＭＡＣ方式
の映像にＰＡＬ方式の映像を縮小し挿入したりすること
ができる。
器、第１〜第３の復調回路、第１〜第３の切換え回路、
縮小回路、Ｄ／Ａ変換器を設けた請求項１記載の構成に
より、ＭＡＣ方式（ＭＵＳＥ方式）のような回路規模の
大きな復調回路を複数必要とせずにＰＡＬ方式の映像に
ＭＡＣ方式の映像を縮小し挿入したり、逆にＭＡＣ方式
の映像にＰＡＬ方式の映像を縮小し挿入したりすること
ができる。
また、第１．第２の切換え回路を第２の復調回路の前後
に接続した請求項２記載の構成によれば、ＭＡＣ方式Ｃ
ＭＵＳＥ方式）のような回路規模の大きな復調回路を複
数必要とせずにＰＡＬ方式の映像にＭＡＣ方式の映像を
縮小し挿入したり、逆にＭＡＣ方式の映像にＰＡＬ方式
の映像を縮小し挿入したりすることができる。
に接続した請求項２記載の構成によれば、ＭＡＣ方式Ｃ
ＭＵＳＥ方式）のような回路規模の大きな復調回路を複
数必要とせずにＰＡＬ方式の映像にＭＡＣ方式の映像を
縮小し挿入したり、逆にＭＡＣ方式の映像にＰＡＬ方式
の映像を縮小し挿入したりすることができる。
第１図は本発明の一実施例における信号処理回路のブロ
ック図、第２図は本発明の第２の実施例における信号処
理回路のブロック図、第３図は従来の信号処理回路のブ
ロック図、第４図は表示画像の表示例を示す図、第５図
は動作説明のためのタイミング図である。 １．１１・・・・・・第１のＡ／Ｄ変換器、２．１２・
・・・・・第２のＡ／Ｄ変換器、３，１４・・・・・・
第１の復調回路、４．１５・・・・・・第２の復調回路
、５，１６・・・・・・第３の復調回路、６．１３・・
・・・・第１の切換え回路、７．１７・・・・・・第２
の切換え回路、８，１８・・・・・・縮小回路、９゜１
９・・・・・・第３の切換え回路、１０．２０・・・・
・・Ｄ／Ａ変換器。 代理人の氏名 弁理士 粟野重孝 はか１名第 ３θ−・−嘱Ｉの映像 ３１− 齋Ｚｄ＞眼ｆ龜 ３θ
ック図、第２図は本発明の第２の実施例における信号処
理回路のブロック図、第３図は従来の信号処理回路のブ
ロック図、第４図は表示画像の表示例を示す図、第５図
は動作説明のためのタイミング図である。 １．１１・・・・・・第１のＡ／Ｄ変換器、２．１２・
・・・・・第２のＡ／Ｄ変換器、３，１４・・・・・・
第１の復調回路、４．１５・・・・・・第２の復調回路
、５，１６・・・・・・第３の復調回路、６．１３・・
・・・・第１の切換え回路、７．１７・・・・・・第２
の切換え回路、８，１８・・・・・・縮小回路、９゜１
９・・・・・・第３の切換え回路、１０．２０・・・・
・・Ｄ／Ａ変換器。 代理人の氏名 弁理士 粟野重孝 はか１名第 ３θ−・−嘱Ｉの映像 ３１− 齋Ｚｄ＞眼ｆ龜 ３θ
Claims (2)
- （１）第１の映像信号をデジタル信号に変換する第１の
Ａ／Ｄ変換器と、前記第１のＡ／Ｄ変換器の出力信号を
復調する第１の復調回路および第２の復調回路と、第２
の映像信号をデジタル信号に変換する第２のＡ／Ｄ変換
器と、前記第２のＡ／Ｄ変換器の出力信号を復調する第
３の復調回路と、前記第１の復調回路の出力端と前記第
２の復調回路の出力端を結線し、前記結線した信号と前
記第３の復調回路の出力信号とから全体に表示する信号
を選択する第１の切換え回路と、前記結線した信号と前
記第３の復調回路の出力信号とから縮小し表示する信号
を選択する第２の切換え回路と、前記第２の切換え回路
の出力信号を時間圧縮する縮小回路と、前記縮小回路の
切換え信号によって前記第１の切換え回路の出力信号に
前記縮小回路の出力信号を挿入する第３の切換え回路と
、前記第３の切換え回路の出力をアナログ信号に変換す
るＤ／Ａ変換器とを備えた信号処理回路。 - （２）第１の映像信号をデジタル信号に変換する第１の
Ａ／Ｄ変換器と、前記第１のＡ／Ｄ変換器の出力信号を
復調する第１の復調回路と、第２の映像信号をデジタル
信号に変換する第２のＡ／Ｄ変換器と、前記第１のＡ／
Ｄ変換器の出力信号と前記第２のＡ／Ｄ変換器の出力信
号とを選択する第１の切換え回路と、前記第１の切換え
回路の出力信号を復調する第２の復調回路と、前記第２
のＡ／Ｄ変換器の出力信号を復調する第３の復調回路と
、前記第２の復調回路の出力端を前記第１の復調回路の
出力端と前記第３の復調回路の出力端とのどちらか一方
と結線するための第２の切換え回路と、前記第２の切換
え回路の第１の出力端と前記第３の復調回路の出力端と
を結線しその結線信号を時間圧縮する縮小回路と、前記
第２の切換え回路の第２の出力端と前記第１の復調回路
の出力端を結線しその結線信号に前記縮小回路の出力信
号を前記縮小回路の切換え信号によって挿入する第３の
切換え回路と、前記第３の切換え回路の出力信号をアナ
ログ信号に変換するＤ／Ａ変換器とを備えた信号処理回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137804A JP2765188B2 (ja) | 1990-05-28 | 1990-05-28 | 信号処理回路 |
| EP91108714A EP0459409B1 (en) | 1990-05-28 | 1991-05-28 | Video signal processing circuit for compressed picture insertion function of television receiver |
| US07/705,040 US5138455A (en) | 1990-05-28 | 1991-05-28 | Video signal processing circuit for compressed picture insertion function of television receiver |
| DE69106046T DE69106046T2 (de) | 1990-05-28 | 1991-05-28 | Videosignalverarbeitungsschaltung für eine Funktion zur Einblendung eines komprimierten Bildes in einem Fernsehempfänger. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137804A JP2765188B2 (ja) | 1990-05-28 | 1990-05-28 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435371A true JPH0435371A (ja) | 1992-02-06 |
| JP2765188B2 JP2765188B2 (ja) | 1998-06-11 |
Family
ID=15207240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2137804A Expired - Lifetime JP2765188B2 (ja) | 1990-05-28 | 1990-05-28 | 信号処理回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5138455A (ja) |
| EP (1) | EP0459409B1 (ja) |
| JP (1) | JP2765188B2 (ja) |
| DE (1) | DE69106046T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5329369A (en) * | 1990-06-01 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Asymmetric picture compression |
| US5412479A (en) * | 1990-10-01 | 1995-05-02 | Digital F/X, Inc. | Computer generated wipes for video editing systems |
| JPH0530423A (ja) * | 1991-07-25 | 1993-02-05 | Nippon Television Network Corp | ワイド画面ｅｄｔｖ信号用映像切替装置 |
| KR950000828B1 (ko) * | 1991-12-11 | 1995-02-02 | 삼성전자 주식회사 | 다기능 내장형 tv |
| EP0616466B1 (en) * | 1992-01-07 | 2000-06-07 | Thomson Consumer Electronics, Inc. | Horizontal panning for wide screen television |
| GB9200281D0 (en) * | 1992-01-08 | 1992-02-26 | Thomson Consumer Electronics | A pip horizontal panning circuit for wide screen television |
| US5287189A (en) * | 1992-08-21 | 1994-02-15 | Thomson Consumer Electronics, Inc. | Displaying an interlaced video signal with a noninterlaced video signal |
| US5361098A (en) * | 1992-11-30 | 1994-11-01 | Scientific Atlanta, Inc. | Methods and apparatus for generating a picture-in-picture digital television frame by inserting a mean-only frame into a full-size frame |
| JP2914140B2 (ja) * | 1993-12-22 | 1999-06-28 | 日本電気株式会社 | テレビジョン受像装置 |
| JPH07184138A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | ２画面映像処理回路 |
| US6008860A (en) * | 1995-12-29 | 1999-12-28 | Thomson Consumer Electronics, Inc. | Television system with provisions for displaying an auxiliary image of variable size |
| GB9608271D0 (en) * | 1996-04-22 | 1996-06-26 | Electrocraft Lab | Video compession |
| US8218811B2 (en) | 2007-09-28 | 2012-07-10 | Uti Limited Partnership | Method and system for video interaction based on motion swarms |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU591743B2 (en) * | 1985-12-28 | 1989-12-14 | Sony Corporation | Television receiver |
| US4665438A (en) * | 1986-01-03 | 1987-05-12 | North American Philips Corporation | Picture-in-picture color television receiver |
| US4750039A (en) * | 1986-10-10 | 1988-06-07 | Rca Licensing Corporation | Circuitry for processing a field of video information to develop two compressed fields |
| JPH0732486B2 (ja) * | 1987-04-20 | 1995-04-10 | 三洋電機株式会社 | ピクチヤ．イン．ピクチヤ処理装置 |
| JPS6432980A (en) * | 1987-07-29 | 1989-02-02 | Isuzu Motors Ltd | Frame load-carrying platform loading structure of vehicle or the like |
| JPH01164187A (ja) * | 1987-12-21 | 1989-06-28 | Toshiba Corp | 複数画面処理装置 |
| JPH088694B2 (ja) * | 1988-03-25 | 1996-01-29 | 三洋電機株式会社 | 映像信号処理回路及びそれに使用されるクランプ回路 |
-
1990
- 1990-05-28 JP JP2137804A patent/JP2765188B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-28 EP EP91108714A patent/EP0459409B1/en not_active Expired - Lifetime
- 1991-05-28 US US07/705,040 patent/US5138455A/en not_active Expired - Fee Related
- 1991-05-28 DE DE69106046T patent/DE69106046T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69106046T2 (de) | 1995-05-11 |
| EP0459409A2 (en) | 1991-12-04 |
| US5138455A (en) | 1992-08-11 |
| DE69106046D1 (de) | 1995-02-02 |
| JP2765188B2 (ja) | 1998-06-11 |
| EP0459409B1 (en) | 1994-12-21 |
| EP0459409A3 (en) | 1992-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0435371A (ja) | 信号処理回路 | |
| EP0148618A2 (en) | Method and system for improved reconstruction of video images in line sequential chroma format | |
| EP0276985A2 (en) | Video processing | |
| JP2635842B2 (ja) | Ｔｖ伝送システムにおけるスペクトル互換性の高品位のｔｖ信号伝送方法および回路 | |
| JPH0787526A (ja) | サンプリングレート変換システム | |
| JP2619153B2 (ja) | 映像信号処理回路 | |
| JPH06225326A (ja) | 多画面テレビジョン受像機 | |
| JP2655914B2 (ja) | 衛星放送受信装置 | |
| JP2765999B2 (ja) | テレビジョン受信機 | |
| JPH06296244A (ja) | デコード回路 | |
| JPH05130574A (ja) | テレビジヨン信号変換装置 | |
| JP2819897B2 (ja) | 動き検出回路 | |
| JP3228072B2 (ja) | テレビジョン受像機 | |
| JPH10341452A (ja) | プログレッシブ映像信号入出力装置 | |
| JPH06197319A (ja) | 信号処理回路 | |
| JPH0361396B2 (ja) | ||
| JPH04322565A (ja) | 映像信号処理装置 | |
| JPH04129413A (ja) | サンプルレート変換回路 | |
| JPH0366291A (ja) | テレビジヨン方式変換装置 | |
| JPH048083A (ja) | 帯域圧縮テレビ信号変換装置 | |
| JPH04252686A (ja) | 高品位テレビジョン受信装置 | |
| JPH07184169A (ja) | 高品位テレビジョン信号受信処理回路 | |
| JPS60157390A (ja) | デジタルカラ−テレビジヨン受像機 | |
| JPH01318391A (ja) | 高品位テレビジョン受像機 | |
| JPH089342A (ja) | ハイビジョン受像機 |