JPH0366291A - テレビジヨン方式変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、ＭＵＳＥ方式による）＼イビジョン信号（
以下、ＭＵＳＥ信号と称す）をＮＴＳＣ信号に変換する
ように構成されたテレビジョン方式変換装置で、とくに
、テレビジョン信号のアスペクト比を変換するディジタ
ルフィルタに関するものである。

［従来の技術］ 第７図は本願出願人による先行出願に係るテレビジョン
方式変換装置の構成を示すブロック図である。同図にお
いて、（１）は第１の入力端子、（２）はＡ／Ｄ変換回
路、（３）はデイエンファシス回路、（４）は第１のＰ
ＬＬ回路、（５）は第２のＰＬＬ回路、（６）は走査線
変換回路で、ＭＵＳＥ信号の１フレームあたり１１２５
本の走査線を１０５０本の走査線に変換する。

（７）は輝度信号処理回路で、上記のように１フレーム
あたり１０５０本の走査線に変換された輝度信号（以下
、Ｙ信号と称す）にフィールド内内挿処理を施すととも
に、このＹ信号の走査線数を５２５木にインターレース
変換する。（８）は色信号処理回路で、１０５０本の走
査線に変換された色信号（以下、Ｃ信号と称す）の２つ
の色差信号（以下、Ｒ−ＹおよびＢ−Ｙ信号と称す〉を
時間軸伸長するとともに、フィールド内内挿処理を施し
、５２５木／フレームの走査線にインターレース変換す
る。

（９）はＤ／Ａ変換回路、（１０）はスイッチ回路、（
１１）は逆マトリックス回路、（１２）はＣＲＴ。

（１３）は第２の入力端子で、ＭＵＳＥ信号と信号とＮ
ＴＳＣ信号のＣＲＴ　（１２）上での表示を選択する制
御信号を人力する。（１４）は第３の入力端子で、ＮＴ
ＳＣ信号を入力する。（１５）はＮＴＳＣデコーダで、
入力されたＮＴＳＣ信号からＹ信号およびＲ−Ｙ、Ｂ−
Ｙ信号をデコードして出力する。

（１８）はタイミング発生回路、　（１７）は垂直偏向
回路、（１８）は水平偏向回路である。

つぎに、上記構成の動作について説明する。

入力端子（１）に、ＭＵＳＥ方式によって帯域圧縮され
た走査線数１１２５本、フィールド周波数６０Ｈ２，２
：１インターレースのＭＵＳＥ信号が印加される。ＭＵ
ＳＥ方式では、上記ＭＵＳＥ信号を帯域８　ＭＨｚに圧
縮し放送衛星を使用して１チヤンネルで伝送する。この
圧縮はオフセットサブサンプリングによっておこなわれ
、静止画部分については、フィールド間およびフレーム
間オフセット、動画部分については、ライン間のオフセ
ットが用いられる。また、Ｒ−ＹおよびＢ−Ｙ信号はＹ
信号のブランキング期間に時間軸圧縮され多重されてい
る。

入力端子（１）に入力された上記ＭＵＳＥ信号はＡ／Ｄ
変換器（２）で量子化され、デイエンファシス回路（３
）および第１のＰＬＬ回路（４）へ印加され、第１のＰ
ＬＬ回路（４）において上記ＭＵＳＥ信号中の位相情報
をもとに正しいサンプリングクロックが再生される。こ
の再生された正しいサンプリングクロックは上記Ａ／Ｄ
変換器（２）に供給され、正しい位相でサンプリングク
ロックされた上記ＭＵＳＥ信号が上記デイエンファシス
回路（３）に入力され、このデイエンファシス回路（３
）において、上記ＭＵＳＥ信号の周波数特性を補正し、
その補正された信号が走査線変換回路（６）に入力され
る。

上記走査線変換回路（８）はＭＵＳＥ信号のｌフレーム
あたり１１２５本の走査線から７５本の走査線をすて、
ｌフレームあたり１０５０本の走査線に変換する。この
走査線変換回路（６）は、例えばメモリで構成されてお
り、書込み速度をＭＵＳＥ信号の時間軸から得られる速
度とし、読出し速度をＮＴＳＣ信号の時間軸から得られ
る速度とし、この読出し速度は第２のＰＬＬ回路（５）
から出力されるように構成されている。したがつて、上
記走査線変換回路（６）からは１０５０木／フレーム、
フィールド周波数６０Ｈｚ、２：１インターレースの信
号が出力される。

ついで、上記走査線変換回路（８）の出力信号は、Ｙ信
号処理回路（７）およびＣ信号処理回路（８）のそれぞ
れに入力される。Ｙ信号処理回路（７）ではフィールド
内内挿が施されて帯域をもとにもどし、その後、インタ
ーレース変換をおこなうことにより、５２５木／フレー
ム、６０Ｈｚ、２：ｌインターレースの信号に変換され
る。

一方、Ｃ信号処理回路（８）では、時間軸圧縮され多重
されたＲ−ＹおよびＢ−Ｙ信号を時間軸伸長するととも
に、フィールド内内挿処理を施して帯域をもとにもどし
、その後、インターレース変換をおこなうことにより、
５２５木／フレーム、６０Ｈｚ、２：ｌインターレース
の信号に変換される。上記Ｙ信号処理回路（７）および
Ｃ信号処理回路（８）のそれぞれの出力信号はＤ／Ａ変
換器（９）によりアナログ信号に変換される。

一方、第３の入力端子（１４）からＮＴＳＣデコーダ（
１５）に入力されたＮＴＳＣ信号はデコードされＹ信号
およびＲ−Ｙ、Ｂ−Ｙ信号が出力される。

ついで、上記Ｄ／Ａ変換器（９）の出力信号と上記ＮＴ
Ｓ　Ｃデコーダ（１５）の出力信号とはスイッチ回路（
１０）に入力され、第２の入力端子（１３）に加えられ
る信号によって、どちらか１方の信号が出力される。

ついで、上記スイッチ回路（１０）の出力信号は逆マト
リックス回路（１１）に入力され、Ｒ，Ｇ、Ｂの信号が
生成され、これら３つの信号Ｒ，Ｇ、ＢがＣＲＴ　（１
２）に入力され表示される。

ＣＲＴ　（１２）の偏向タイミングはタイミング発生回
路（１６）で発生され、垂直偏向回路（１７）、水平偏
向回路（１８）は上記タイミング発生回路（１Ｂ）から
の信号（ＶＤ）、（ＨＤ）により駆動される。上記垂直
偏向回路（１７）は、第２の入力端子（１３）に入力さ
れるＭＵＳＥ信号とＮＴＳＣ信号の選択用制御信号によ
って偏向幅が制御される。

上記第２の入力端子（１３）に入力される制御信号は、
上記スイッチ回路（１０）および上記垂直偏向回路（１
７）にそれぞれ入力され、その制御信号によって上記ス
イッチ回路（１０）が切替え動作されて、上記Ｄ／Ａ変
換器（９）の出力信号もしくは上記ＮＴＳＣデコーダ（
１５）の出力信号を選択する。

また、上記垂直偏向回路（１７）は上記スイッチ回路（
１０）が上記ＮＴＳＣデコーダ（１５）の出力信号を選
択している場合、通常のＮＴＳＣの垂直偏向幅で駆動さ
れる。

また、上記Ｄ／Ａ変換器（９）の出力信号は、第８図（
ａ）に示すようなアスベスト比１６：９（７）映像を、
アスベスト比４：３の画面に表示する水平方向を時間軸
圧縮した第８図（ｂ）のような縦長な映像となる。した
がって、上記スイッチ回路（１０）が上記Ｄ／Ａ変換器
（９）の出力信号を選択している場合、上記垂直偏向回
路（１７）は第８図（ｂ）のような縦長の映像を第８図
（Ｃ）で示すようなアスベスト比１６：９の映像となる
ように垂直偏向幅を縮少して駆動される。

［発明が解決しようとする課題］ 従来のテレビジョン方式変換装置は、以上のように構成
されているので、ＮＴＳＣモニタでハイビジョンの映像
の全画面を表示する場合、ＮＴＳＣモこ夕の垂直偏向回
路を外部から制御できるように改造しなければならず、
そのため、すでに実用段階にあるＮＴＳＣモニタにおい
ては、ハイビジョンの映像の全画面を正しいアスペクト
比で表示することができない問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、ＮＴＳＣモニタの垂直偏向回路の改造を要す
ることなく、ＮＴＳＣモニタにハイビジョンの映像の全
画面を正しいアスペクト比で表示させることができるテ
レビジョン方式変換装置を提供することを目的とする。

［課題を解決するための手段］ この発明に係るテレビジョン方式変換装置は、１フレー
ムあたり５２５本の走査線を３本から４本へ変換して７
００本の走査線に変換するディジタルフィルタと、上記
変換された７００本の走査線を２本から１本へ間引いて
３５０本へ変換する走査線間引回路と、その変換された
３５０本の走査線の信号を垂直方向に時間軸圧縮する時
間軸圧縮回路と、その時間軸圧縮された信号にブランキ
ング期間を付加して走査線数を５２５本にするブランキ
ング挿入回路とを備えたことを特徴とする。

［作用］ この発明によれば、走査線を１フレームあたり５２５本
から７００本へ変換し、その変換された７００本の走査
線を２：１の割合で間引いて３５０本の走査線に変換し
、その変換された信号を垂直方向に時間軸圧縮して、ブ
ランキング期間を付加することにより、アスペクト比が
正しく変換され、ＮＴＳＣモニタにハイビジョンの映像
の全画面を正しいアスペクト比で表示することが可能と
なる。

［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
。

第１図はこの発明の一実施例によるテレビジョン方式変
換装置の構成を示すブロック図であり、同図において、
（１）〜（１５）はそれぞれ第７図で示す従来例と同一
のため、同一の符号を付して、それらの詳しい説明を省
略する。

第１図において、（１９）は走査線変換フィルタ回路で
、Ｙ信号処理回路（７）　、Ｃ信号処理回路（８）より
出力されるＹ信号と２つの色差信号、Ｒ−ＹおよびＢ−
Ｙ信号の走査線を変換する。（２０）は速度変換メモリ
回路、（２１）はブランキング挿入回路である。

第２図は第１図の走査線変換フィルタ回路（１９）の構
成を示すブロック図であり、同図において、（２２）は
入力端子、（２３）は垂直フィルタ回路、（２４）は第
１の走査線間引回路、（２５）は第２の走査線間引回路
、（２６）は第１の走査線間引回路（２４）と第２の走
査線間引回路（２５）の出力のいずれかを選択するセレ
クタ回路、（２７）は入力端子、（２８）はフィールド
判別回路、（２９）は出力端子である。

つぎに、上記構成の動作について説明する。

入力端子（１）へ入力されたＭＵＳＥ信号はＡ／Ｄ変換
器（２）で量子化され、第１のＰＬＬ回路１ （４）とデイエンファシス回路（３）にそれぞれ印加さ
れ、第１のＰＬＬ回路（４）において、上記ＭＵＳＥ信
号をもとに正しいサンプリングクロックが再生される。

一方、量子化されたＭＵＳＥ信号はデイ土ンファシス回
路（３）に入力され、周波数特性が補正される。この補
正された信号は走査線変換回路（６）に入力され、この
走査線変換回路（８）において、入力信号の１１２５本
の走査線うち１０５０本がメモリに書き込まれ、この書
き込み速度よりも遅い速度で読み出され、１０５００５
０木／フレームールド周波数６０Ｈｚ、２：１インター
レースの信号に変換されて出力される。

この走査線変換回路（６）の出力信号は、Ｙ信号とＣ信
号の２つの系統に分かれて処゛理される。Ｙ信号はＹ信
号処理回路（７）において、フィールド内内挿処理およ
び１０５０本かＰ−）２５５本への走査線変換がおこな
われる。

一方、Ｃ信号処理回路（８）においては、Ｙ信号の水平
ブランキング期間に時間軸圧縮多重されて２ いる２つのＲ−ＹおよびＢ−Ｙ信号を時間軸伸長すると
ともに、その時間軸伸長されたＲ−ＹおよびＢ−Ｙ信号
にフィールド内内挿処理をおこない、その後、上記信号
を１０５０本から５２５本への走査線変換がおこなわれ
、Ｃ信号処理回路（８）からＲ−ＹおよびＢ−Ｙ信号が
出力される。

上記Ｙ信号処理回路（７）およびＣ信号処理回路（８）
からそれぞれ出力されるＹ信号およびＲ−Ｙ信号、Ｂ−
Ｙ信号は、５２５木／フレーム、６０）１ｚ、２：ｌイ
ンターレースの信号で、第８図（ｂ）に示すような縦長
な映像である。

これら各信号はつぎに走査線変換フィルタ回路（１８）
に入力される。この走査線変換フィルタ回路（１８）か
らブランキング挿入回路（２１）までの動作について、
第２図〜第６図を用いて説明する。

第２図は走査線変換フィルタ回路（１８）の構成を示し
たもので、Ｙ信号処理回路（７）およびＣ信号処理回路
（８）の出力信号は入力端子（２２）へ入力される。こ
の入力信号（Ａ）は５２５木／フレーム、６０Ｈｚ、２
：ｌインターレースの信号であり、このような信号が垂
直フィルタ回路（２３）に入力される。この垂直フィル
タ回路（２３）は１２次のディジタルフィルタで構成さ
れ、そのタップ係数は、１／３２．１／３２．２／３２
．３／３２．３／３２．４／３２．４／３２゜ａｊ３２
．３／３２．３／３２．２／３２．１／３２．１／３２
で、その伝達特性は、 １−２ Ｈ（ｚ）＝（１＋Ｚ＋−＋　＋２ＺＩ−１＋３２ｓ　＋
３２＋＜　＋４２Ｈ”４Ｚ＋−＋−７−＠　　　　−’
ｌ　　　　＠Ｏ−ＩＩ　　　　−λ＋４２ｓ　＋３２１
．４＋３Ｚｌ’　”２ＺＨ＋Ｚ、　＋Ｚ＋−＋　　）／
３２ＺＨ：ｌ水平走査線遅延（２１００１００木／フレ
ームわされる。

ついで、上記垂直フィルタ回路（２３）からは７００木
／フレーム、６０Ｈｚの信号（Ｂ）が出力され、この信
号（Ｂ）が第１の走査線間引回路（２０および第２の走
査線間引回路（２５）にそれぞれ入力される。これら第
１の走査線間引回路（２４）および第２の走査線間引回
路（２５）から出力される信号（Ｃ１）　、　（Ｃ２）
は３５０木／フレーム、６０Ｈｚ＋７）信号で、セレク
ト回路（２６）へ入力される。

このセレクト回路（２Ｂ）はフィールド判別回路（２８
）から出力される制御信号により、第１フイールドの期
間は第１の走査線間引回路（２４）の出力信号（Ｃ１）
を選択し、第２フイールドの期間は第２の走査線間引回
路（２５）の出力信号（Ｃ２）を選択して、出力端子（
２９）へ出力する。以上の動作を第３図〜第５図を参照
しながら説明する。

第３図はフィルタ回路（２３）の動作を表わしたもので
、第３図において、○印は上記垂直フィルタ回路（２３
）へ入力される信号（Ａ）の走査線、口中は上記垂直フ
ィルタ回路（２３）の出力信号（Ｂ）の走査線を示す。

また、記号（ＡＩＯ）〜（Ａ１３）は入力信号（八）の
第１フイールドの走査線、（Ａ２０）〜（Ａ２３）は第
２フイールドの走査線、（ＢＩＯ）〜（Ｂ１５）は出力
信号（Ｂ）の第１フイールドの走査線、（８２０）〜（
８２５）は第２フイールドの走査線である。

上記入力信号（八）の第１フイールドの走査線（ＡＩＯ
）〜（Ａ１３）　　と第２フイールドの走査線（Ａ２０
）〜（Ａ２３）はインターレースの関係になっている。

垂直フィルタ回路（２３）では、入力信号（Ａ）の第１
フイールドの走査線（ＡＩＯ）〜（Ａ１３）を出力信号
（Ｂ）の第１フイールドの走査線（ＢＩＯ）〜（Ｂ１５
）へ、また人力信号（八）の第２フイールドの走査線（
Ａ２０）〜（Ａ　２３　）を出力信号（Ｂ）の第２フイ
ールトノ走査線（８２０）〜（Ｂ２５）へそれぞれ走査
線変換をおこなう。

このとき、走査線は３本から４本の割合で変換され、そ
の位相は、（ＢＩＯ）は（１０）と同位相、（Ｂ１１）
は（へ１０）と（ＡＬＬ）の３：１の位相、（Ｂ１２）
は（Ａｌｌ）と（Ａ１２）の１：１の位相、（Ｂ１３）
は（Ａ１２）　と（Ａ１３）の１＝３の位相、（Ｂ１４
）は（Ａ１３）と同位相、（８２１）は（Ａ２０）と（
Ａ２１）の１：３の位相、（Ｂ２２）は（Ａ２１）　と
同位相、（Ｂ２３）は（Ａ　２１　）と（へ２２）の３
：１の位相、（Ｂ２４）は（Ａ２２）と（Ａ　２３　）
の１：１の位相である。上記信号（Ｂ）は第６図（ａ）
　に示すような７００木／フレーム、６０Ｈｚの信号で
ある。上記信号（Ｂ）は第１の走査線間引回路（２４）
および第２の走査線間引回路（２５）へ人力される。

第４図は第１の走査線間引回路（２４）および第２５ の走査線間引回路（２５）の動作を示したものである。

第４図において、口中は垂直フィルタ回路（２３）から
第１の走査線間引回路（２４）および第２の走査線間引
回路（２５）への入力信号（Ｂ）の走査線、Ｏ印は第１
の走査線間引回路（２４）の出力信号（Ｃ１）および第
２の走査線間引回路（２５）の出力信号（Ｃ２）の走査
線を示す、また、記号（ＢＯ）〜（Ｂ５）は入力信号（
Ｂ）の走査線、（ＣＩＯ）〜（Ｃ１２）は（ＢＯ）〜（
Ｂ５）を入力としたときの第１の走査線間引回路（２０
の出力信号（Ｃ：１）の走査線、（０２０）〜（０２２
）は（ＢＯ）〜（Ｂ５）を入力としたときの第２の走査
線間引回路（２５）の出力信号（Ｃ２）の走査線を示す
。

上記第１の走査線間引回路（２４）は入力信号（Ｂ）の
走査ｍ　（ＢＯ）〜（Ｂ５）を２：ｌの割合で走査線を
間引いて、（０１０）〜（Ｃ：１２）の信号（Ｃ１）を
出力する。

一方、上記第２の走査線間引回路（２５）は入力信号（
Ｂ）の走査線（ＢＯ）〜（Ｂ５）を２＝１の割合で走査
線を間引いて、（Ｃ２０）〜（Ｃ２２）の信号（Ｃ２）
を出力する。−上記第１の走査線間引回路（２０の出力
信号６ （Ｃ１）と上記第２の走査線間引回路（２５）の出力信
号（Ｃ２）は３５０木／フレーム、６０）１ｚの信号で
、その位相関係は、（Ｃ：２０）は（ＣＩＯ）と（０１
１）の中央、（Ｃ：２１）は（Ｃａｌｌ）と（０１２）
の中央の位相となる。

ついで、上記第１の走査線間引回路（２４）の出力信号
（Ｃ１）および上記第２の走査線間引回路（２５）の出
力信号（Ｃ２）はそれぞれ上記セレクタ回路（２８）へ
入力される。このセレクタ回路（２Ｂ）は第１フイール
ドの期間は第１の走査線間引回路（２４）の出力信号（
ＣＩ）を選択し、第２フイールドの期間は第２の走査線
間引回路（２５）の出力信号（Ｃ２）を選択して出力端
子（２８）へ出力する。

第５図はセレクタ回路（２Ｂ）の出力信号を示す。

第５図において、記号（０１０）〜（０１３）はセレク
タ回路（２６）の出力信号（Ｄ）の第１フイールドの走
査線、（０２０）〜（［１２３）はセレクタ回路（２６
）の出力信号（Ｄ）の第２フイールドの走査線を示す。

このセレクタ回路（２６）の出力信号の第１フイールド
（０１０）〜（０１３）　と第２フイールド（０２０）
〜（Ｂ２３）はインターレースの関係である。出力端子
（２９）へ出力される信号（Ｄ）は第６図（ｂ）に示す
ような３５０木／フレーム、６０Ｈｚ、２：１インター
レースの信号である。

つづいて、上記セレクタ回路（２６）の出力信号は速度
変換メモリ回路（２０）へ入力される。この速度変換メ
モリ回路（２０）はメモリで構成されており、書き込み
より速い速度で読み出すことにより、第６図（ｂ）に示
すような信号を垂直方向に時間軸圧縮された第６図（Ｃ
）に示すような信号へ変換して出力する。

つぎに、上記速度変換メモリ回路（２０）の出力信号は
ブランキング挿入回路（２１）へ入力され、このブラン
キング挿入回路（２１１おいて、第６図（Ｃ）に示した
斜線部分にブランキングを走査線１７５本の期間にわた
り付加する。このブランキング挿入回路（２１）から、
５２５木／フレーム、６０ＨｚのＹ信号およびＲ−Ｙ％
Ｂ−Ｙ信号を出力する。

これにより得られた信号は第６図（Ｃ）　に示すような
縦長を補正した映像である。

以上のようにして得られたＹおよびＲ−Ｙ、Ｂ−Ｙ信号
はＤ／Ａ変換器（８）において、アナログ信号に変換さ
れてスイッチ回路（１０）に入力される。

一方、入力端子（１０に入力されたＮＴＳＣ信号はＮＴ
ＳＣデコーダ（１５）に入力され、このＮＴＳＣデコー
ダ（１５）において、ＮＴＳＣ信号をＹ信号およびＲ−
Ｙ、Ｂ−Ｙ信号へ変換する。このＮＴＳＣデコーダ（１
５）から出力された信号はスイッチ回路（１０）に入力
され、このスイッチ回路（１０）において、入力端子（
１３）から入力されるＭＵＳＥ／ＮＴＳＣ選択信号によ
り、Ｄ／Ａ変換器（８）の出力とＮＴＳＣデコーダ（１
５）の出力のいずれか一方を選択し、逆マトリックス回
路（１１）へ出力する。この逆マトリックス回路（１１
）に入力されたＹ信号およびＲ−Ｙ、Ｂ−Ｙ信号はＲ，
Ｇ、Ｂ信号へ変換され、ＣＲＴ　（１２）に表示される
。

なお、上記実施例では、テレビジョン受信機に内蔵され
た変換装置に適用した場合について説明したが、Ｄ／Ａ
変換器（８）の後段にＮＴＳＣエン９ コーグを設け、色差信号を変調することにより、ＮＴＳ
Ｃコンポジット信号、Ｙ／Ｃセパレート信号を出力する
アダプタ型のテレビジョン方式変換装置に適用しても、
上記実施例と同様の効果を奏する。

［発明の効果］ 以上のように、この発明によれば、テレビジョンの７ス
ベクト比変換をディジタルフィルタおよび走査線間引回
路での走査線数変換によりおこない、その変換された信
号を垂直方向に時間軸圧縮するように構成したので、Ｎ
ＴＳＣモニタの垂直偏向回路を改造する必要なく、ハイ
ビジョンの映像の全画面を正しいアスペクト比で表示さ
せることができる効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例によるテレビジョン方式変
換装置の構成を示すブロック図、第２図は第１図中の走
査線変換フィルタ回路の構成を示すブロック図、第３図
、第４図、第５図は第２図の動作を説明する図、第６図
は１８１図の動作を説０ 明する図、第７図は従来例のテレビジョン方式変換装置
の構成を示すブロック図、第８図は第７図の動作を説明
する図である。 （６）・・・走査線変換回路、（７）・・・Ｙ信号処理
回路、（８）・・・Ｃ信号処理回路、（９）・・・Ｄ／
Ａ変換回路、（１０）・・・スイッチ回路、（１１）・
・・逆マトリックス回路、（１８）・・・走査線変換フ
ィルタ回路、（２０）・・・速度変換メモリ回路、（２
１）・・・ブランキング挿入回路、（２４）、（２５）
・・・走査線間引回路、（２６）・・・セレクタ回路。 なお、図−中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ハイビジョン信号の１１２５本の走査線を１０５
   ０本へ変換する走査線変換手段と、走査線変換された輝
   度信号にフィールド内内挿処理を施す内挿処理手段と、
   上記輝度信号の走査線数を５２５本にインターレース変
   換するインターレース変換手段と、上記走査線変換手段
   により走査線変換された色信号を時間軸伸長して２つの
   色差信号を出力する色差信号出力手段と、この２つの色
   差信号にフィールド内内挿処理を施す内挿処理手段と、
   この色差信号の走査線数を５２５本にインターレース変
   換するインターレース変換手段とを備え、ハイビジョン
   信号をＮＴＳＣ方式へ変換するように構成されたテレビ
   ジョン方式変換装置において、１フレームあたり５２５
   本の走査線を３本から４本へ変換するディジタルフィル
   タと、上記ディジタルフィルタの出力を２本から１本へ
   間引く異なる２つの走査線間引回路と、この２つの走査
   線間引回路をフィールド毎に切替えるセレクタ回路と、
   このセレクタ回路の出力を垂直方向に時間軸圧縮する時
   間軸圧縮回路と、この時間軸圧縮回路の出力にブランキ
   ングを付加するブランキング挿入回路とを備えたことを
   特徴とするテレビジョン方式変換装置。