JPH04350960A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH04350960A
JPH04350960A JP15090491A JP15090491A JPH04350960A JP H04350960 A JPH04350960 A JP H04350960A JP 15090491 A JP15090491 A JP 15090491A JP 15090491 A JP15090491 A JP 15090491A JP H04350960 A JPH04350960 A JP H04350960A
Authority
JP
Japan
Prior art keywords
semiconductor package
tab
hanging
hanging pin
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15090491A
Other languages
English (en)
Inventor
Tatsumi Imoto
達美 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP15090491A priority Critical patent/JPH04350960A/ja
Publication of JPH04350960A publication Critical patent/JPH04350960A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路等に使用
する半導体パッケージに関し、特に、半導体ペレットが
載置されるタブおよびこのタブを支持する吊ピンを有す
るリードフレームを用いて製作された半導体パッケージ
に関する。
【0002】
【従来の技術】従来、半導体ペレット載置用のタブと、
このタブを支持する吊ピンとを有するリードフレームを
用いて製作された半導体パッケージとしては、図8〜1
3に示すようなものが知られている。図8,9に示すよ
うに、前記従来の半導体パッケージPoは、平面から見
て略四辺形で且つ4つのコーナ部01aに面取りが施さ
れた成形樹脂性の封止体01と、この封止体01の四辺
からそれぞれ突出する外部リード02,02,…と、封
止体01の前記4つのコーナ部01aまで延びる吊ピン
03,03,…とを備えている。前記封止体01の内部
には、前記吊ピン03,03,…に接続するタブ04と
このタブ04に支持された半導体ペレット05が封入さ
れており、半導体ペレット05の電極と前記外部リード
02とはボンディングワイヤ06によって接続されてい
る。
【0003】次に、前記半導体パッケージPoの製造方
法の概略を図10〜13により説明する。先ず、外部リ
ード02,02,…、吊ピン03,03,…、およびタ
ブ04等を有するリードフレームFoを用い、このリー
ドフレームFoのタブ04に半導体ペレット05を支持
させる。そして、図10に示すように、前記半導体ペレ
ット05の電極と前記外部リード02とをボンディング
ワイヤ06によって接続する。
【0004】次に、前記図10に示すリードフレームF
o、半導体ペレット05およびボンディングワイヤ06
等を、図11に示す成形型07にセットする。そして、
この成形型07に封止用の樹脂を充填して固化させる(
樹脂モールド工程)。そうすると、前記タブ04、半導
体ペレット05、およびボンディングワイヤ06等を封
止する前記封止体01が形成される。
【0005】次に、前記リードフレームFoの不要な部
分をカット後、前記封止体01の外側方に突出した外部
リード02,02,…を折り曲げ、図12,13に示す
ように、封止体01の前記4つのコーナ部01aより外
側に突出した吊ピン03,03,…をそれぞれ支持台0
8で挟持し、封止体01を図13の白抜き矢印の方向に
急激に押しさげると、前記吊ピン03の封止体01から
の突出部分はせん断力により切断される。そして、前記
図8,9に示すような半導体パッケージPOが得られる
【発明が解決しようとする課題】ところで、前記吊ピン
03,03,…は、前記ボンディングワイヤ06をボン
ディングする工程、および前記樹脂モールド工程におい
て前記半導体ペレット05の端子と外部リード02,0
2,…とを所定の位置関係に保持するように作用する。 そのためこの種の半導体パッケージPoにおいては、タ
ブ04を支持する前記複数の吊ピン03,03,…の各
々は、所定の強度が必要である。したがって、各々の吊
ピン03の幅は、所定の強度を有する寸法、例えば0.
2〜0.25mmに設定されている。そして、従来の各
吊ピン03はそれぞれ全長にわたって直線状に形成され
ている。
【0006】このような従来の吊ピン03,03,…を
有するリードフレームFoの外側部分を固定して前記樹
脂モールドを行うと、前記直線状の吊ピン03,03,
…の熱膨張により前記タブ04の位置がずれる場合があ
った。そして前記タブ04の位置ズレが生じた場合、前
記タブ04上の半導体ペレット05と前記外部リード0
2との相対的な位置がずれるので、前記ボンディングワ
イヤ06が切断したり隣接するものどうしが接触したり
するおそれがあった。また、前記封止体01の4つのコ
ーナ部01aより外側に延びた吊ピン03,03,…を
切断する際、切断応力が前記コーナ部01aに集中して
、図14に示すように封止体01の一部が欠けるおそれ
があった。
【0007】本発明は前述の事情に鑑み、樹脂モールド
時の吊ピン熱膨張を十分に吸収するとともに、封止体外
側に延びた吊ピンの切断時に封止体に切断応力が集中す
るのを防ぐことを課題とする。
【課題を解決するための手段】前記課題を解決するため
に、本発明の半導体パッケージは、半導体ペレットを支
持するタブと、このタブと一体的に形成された吊ピンと
、前記半導体ペレットの電極に接続された外部リードと
、前記半導体ペレットと前記外部リードとの接続部およ
び前記半導体ペレットを封止する封止体とを備えた半導
体パッケージにおいて、前記吊ピンは、前記封止体外側
部分で幅の狭い複数本の部分に分割されたことを特徴と
する。
【0008】
【作用】前述の構成を備えた本発明の半導体パッケージ
は、吊ピンが封止体外側部で幅の狭い複数本の部分に分
割されているので、吊ピンの分割された部分の一本づつ
の剛性は分割されていない部分の剛性よりも小さくなっ
ている。そのため樹脂モールド時、前記吊ピンに熱応力
が発生した際前記分割された部分が変形し易くなってい
る。したがって、樹脂モールド時に吊ピンに発生するの
熱応力は前記分割された部分が変形して吸収される。ま
た、前記吊ピンの切断時には前記分割された部分が切断
されるので吊ピンに発生するせん断応力は分散される。 そして、吊ピンの前記分割された部分は他の部分より幅
が狭く、剛性が小さいので、その切断時に封止体に作用
する切断応力は複数の小さな応力に分散される。
【0009】
【実施例】以下、図1〜7により本発明の一実施例を説
明する。
【0010】図1,2に示すように、本発明の半導体パ
ッケージPは、平面から見て略四辺形の成形樹脂製の封
止体1と、この封止体1の四辺からそれぞれ突出する幅
0.2〜0.25mm,厚さ0.15mmの外部リード
2,2,…と、封止体1の4つのコーナ部1aまで延び
る幅0.2〜0.25mm,厚さ0.15mmの吊ピン
3,3,…とを備えている。前記各吊ピン3は図3〜5
に示すように封止体1の前記コーナ部(すなわち、封止
体1の外側部分)1aにおいて分割されており、二又状
に分岐する枝部3a,3aを有している。そしてこの枝
部3a,3aの幅は、吊ピン3の枝部3a以外の部分の
幅よりも狭く、例えば0.15mmに設定されている。 ところでこのように枝部3aの幅を吊ピン3の他の部分
の幅より小さく設定した場合、一本の枝部3aの剛性は
枝部3a以外の部分の剛性より小さくても、分岐した2
本枝部3a,3aの幅それらの剛性が十分の大きさとな
るように設定されるので、吊ピン3自体の強度が低下す
るようなことはない。
【0011】前記封止体1の内部には、前記吊ピン3,
3,…に接続するタブ4とこのタブ4に支持された半導
体ペレット5が封入されており、半導体ペレット5の電
極と前記外部リード2とはボンディングワイヤ6によっ
て接続されている。
【0012】次に、前記半導体パッケージPの製造方法
を図3〜7により説明する。先ず、図3に示すように、
外部リード2,2,…、吊ピン3,3,…、およびタブ
4等を有するリードフレームFを用い、このリードフレ
ームFのタブ4に半導体ペレット5を支持させる。次に
、図4に示すように、前記半導体ペレット5の電極と前
記外部リード2とをボンディングワイヤ6によって接続
する。
【0013】次に、前記図4に示すリードフレームF、
半導体ペレット5およびボンディングワイヤ6等を、前
記図11に示したものと同じような成形型(図示せず)
にセットする。そして、この成形型に封止用の樹脂を充
填して固化させる(樹脂モールド工程)。そうすると、
前記タブ4、半導体ペレット5、およびボンディングワ
イヤ6等を封止する前記封止体1が形成される。ところ
でこの場合、前記各吊ピン3の各枝部3a,3aの剛性
は、枝部3aを除く他の部分の剛性より小さいので、前
記樹脂モールド時に吊ピン3に熱応力が発生した際、他
の部分と比べて枝部3a,3aは変形し易い。前記変形
により、吊ピン3は樹脂モールド時の熱応力を吸収する
ことができる。従って、樹脂モールド時の前記タブ4の
位置ずれ量が少なくなり、タブ4上の半導体ペレット5
と前記外部リード2との相対的な位置ずれ量も少なくな
る。したがって、前記ボンディングワイヤ6が切断した
り、隣接するワイヤどうしが接触したりするようなこと
が少なくなる。
【0014】次に、前記リードフレームFの不要な部分
をカット後、図5,6に示すように、封止体1の前記4
つのコーナ部1aより外側にはみ出した吊ピン3の枝部
3a,3aを支持台8で挟持し、封止体1を図6の白抜
き矢印の方向に押しさげると、図7に示すような封止体
1の四辺から外部リード2,2,…のみが突出した、半
導体パッケージ中間製品P’が形成される。ところでこ
の場合、前記各吊ピン3の枝部3a,3aは上述したよ
うに他の部分より細く、従って切断され易いので、その
切断時に封止体1の外側部に大きな切断応力が集中する
ようなことはない。そのため前記封止体1のコーナ部1
aに切断応力が集中して、封止体1の一部が欠けるとい
うようなことがない。
【0015】以上、本発明による半導体パッケージPの
一実施例を詳述したが、本発明は、前記実施例に限定さ
れるものではなく、特許請求の範囲に記載された本発明
を逸脱することなく、種々の小設計変更を行うことが可
能である。
【0016】例えば、前記枝部3aは分岐していれば上
記実施例の形状に限定されることはない。また前記吊ピ
ン3の枝部3aを3本以上分岐させるように構成するこ
とが可能である。
【0017】
【発明の効果】前述の本発明の半導体パッケージは、吊
ピンが封止体外側部分で幅の狭い複数本の部分に分割さ
れているので、分割された部分の吊ピンの剛性はそれ以
外の部分の剛性よりも小さくなっている。そのため樹脂
モールド時に吊ピンに熱応力が発生した際、前記分割さ
れた部分が変形し易い。前記変形により樹脂モールド時
に吊ピンに生じる熱応力が吸収されるのでタブずれを少
なくすることができる。また、前記吊ピンの分割された
部分の切断時に封止体に作用する切断応力は分散される
ので、その切断時に封止体の外側部に切断応力が集中し
て封止体の一部が欠けるというようなことが防止される
【図面の簡単な説明】
【図1】  本発明の半導体パッケージの全体斜視図で
ある。
【図2】  前記図1のII−II線断面図である。
【図3】  前記半導体パッケージを製造する際に使用
するリードフレームの平面図である。
【図4】  同半導体パッケージの製造過程におけるワ
イヤボンディングを行う工程を示す図である。
【図5】  同半導体パッケージの製造過程における吊
ピンの不要部分をカットする工程を示す図である。
【図6】  前記図5のVI−VI線断面図である。
【図7】  前記半導体パッケージが完成する直前の半
導体パッケージ形成素体の全体斜視図である。
【図8】  従来の半導体パッケージの全体斜視図であ
る。
【図9】  前記図8のIX−IX線断面図である。
【図10】  同半導体パッケージの製造過程における
ワイヤボンディングを行う工程を示す図である。
【図11】  同半導体パッケージの製造過程における
封止工程を示す図である。
【図12】  同半導体パッケージの製造過程における
吊ピンの不要部分をカットする工程を示す図である。
【図13】  前記図12のXIII−XIII線断面
図である。
【図14】  前記吊ピンの不要部分のカット時の作用
を説明する図である。
【符号の説明】

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体ペレットを支持するタブと、こ
    のタブと一体的に形成された吊ピンと、前記半導体ペレ
    ットの電極に接続された外部リードと、前記半導体ペレ
    ットと前記外部リードとの接続部および前記半導体ペレ
    ットを封止する封止体とを備えた半導体パッケージにお
    いて、前記吊ピンは、前記封止体外側部分で幅の狭い複
    数本の部分に分割されたことを特徴とする半導体パッケ
    ージ。
JP15090491A 1991-05-28 1991-05-28 半導体パッケージ Pending JPH04350960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15090491A JPH04350960A (ja) 1991-05-28 1991-05-28 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15090491A JPH04350960A (ja) 1991-05-28 1991-05-28 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH04350960A true JPH04350960A (ja) 1992-12-04

Family

ID=15506930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15090491A Pending JPH04350960A (ja) 1991-05-28 1991-05-28 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH04350960A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103341A (en) * 1981-11-02 1982-06-26 Hitachi Ltd Resin sealed semiconductor device
JPS60121750A (ja) * 1984-07-25 1985-06-29 Hitachi Ltd リ−ドフレ−ム
JPS60161645A (ja) * 1984-02-01 1985-08-23 Hitachi Ltd 半導体装置
JPS6163047A (ja) * 1985-06-28 1986-04-01 Hitachi Ltd 樹脂封止型形半導体装置用リ−ドフレ−ム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103341A (en) * 1981-11-02 1982-06-26 Hitachi Ltd Resin sealed semiconductor device
JPS60161645A (ja) * 1984-02-01 1985-08-23 Hitachi Ltd 半導体装置
JPS60121750A (ja) * 1984-07-25 1985-06-29 Hitachi Ltd リ−ドフレ−ム
JPS6163047A (ja) * 1985-06-28 1986-04-01 Hitachi Ltd 樹脂封止型形半導体装置用リ−ドフレ−ム

Similar Documents

Publication Publication Date Title
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
US4951120A (en) Lead frame and semiconductor device using the same
KR20030052502A (ko) 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
JPH0498864A (ja) 樹脂封止型半導体装置
US5508232A (en) Method of manufacturing a semiconductor device
US5338972A (en) Lead frame with deformable buffer portions
US5920113A (en) Leadframe structure having moveable sub-frame
JPH04350960A (ja) 半導体パッケージ
JPH0519958Y2 (ja)
US5283466A (en) Lead frame for semiconductor device of the resin encapsulation type
JPH0233961A (ja) リードフレーム
JPS635252Y2 (ja)
JP2503646B2 (ja) リ―ドフレ―ムおよび半導体集積回路装置
JPH0135478Y2 (ja)
KR0184108B1 (ko) 집적회로패키지 제조용 윈도우테이핑 방법 및 윈도우테이프
JPH0831556B2 (ja) 半導体装置用リードフレーム
JPH04139868A (ja) 半導体装置用リードフレーム
JPH06232304A (ja) フルモールドパッケージ用リードフレーム
JPH0290558A (ja) リードフレーム
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPH0470778B2 (ja)
KR200289924Y1 (ko) 리드프레임
JPS63222454A (ja) 半導体装置およびその製造方法
JPH0297051A (ja) リードフレーム
JP2001035987A (ja) 半導体装置およびその製造方法