JPH0434754B2

JPH0434754B2 -

Info

Publication number: JPH0434754B2
Application number: JP58054379A
Authority: JP
Inventors: Mitsuhiko Mori; Takamichi Sawase
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1983-03-30
Filing date: 1983-03-30
Publication date: 1992-06-08
Also published as: JPS59178495A

Description

【発明の詳細な説明】この発明はピアノ自動演奏装置に係り、特にピ
アノに設けられているソステヌートペダルの効果
を再生する自動ピアノのソステヌートペダル効果
再生装置に関する。

従来、ピアノ自動演奏装置として、ピアノの各
キーの各々に対応してキー操作検出用のキースイ
ツチを設け、このキースイツチの出力に基づいて
演奏データを作成し、この演奏データをフロツピ
イデイスク等の記憶手段に収録し、自動演奏時に
おいて、この収録した演奏データを読出し、読出
した演奏データに基づいて各キーに設けられたキ
ー駆動用のソレノイドを駆動してピアノの自動演
奏を行うものが知られている。

さて、周知のように、グランドピアノにはソス
テヌートペダルが設けられている。このペダルの
機能は次の通りである。すなわち、あるキーを押
下しつつこのペダルを踏むと、かかる押下してい
るキーを離してもダンパが同キーの弦に当接せ
ず、したがつて、発音が持続し、しかる後ソステ
ヌートペダルを離した時に始めてダンパが弦に当
接し、消音される機能をなすものであり、楽音に
微妙な変化を与え、演奏能力の拡大を計るために
操作されるものである。なお、当接ペダルが、踏
み込まれるよりも前に離鍵されたキーおよび当接
ペダルが踏み込まれた後に押下されたキーの発音
はかかるキーのみの操作に従い、前記ソステヌー
トペダルの効果は付与されない。

ところで、このソステヌートペダルの効果を再
生することができるピアノ自動演奏装置は末だ製
作されていない。そこで、このペダルの効果を再
生するため、同ペダルにペダル操作検出用のペダ
ルスイツチとペダル駆動用のソレノイドとを設
け、ペダルスイツチの出力に基づいてペダルデー
タを作成して記憶手段に記憶させ、このペダルデ
ータを読出してソレノイドを駆動することが考え
られる。しかしながら、このような方法によれ
ば、ペダルにソレノイドを設けなければならず、
したがつて機械部分が増加し、また、元来、楽音
に微妙な変化を与えるソステヌートペダル効果を
充分に発揮させるにはこのソレノイドを微妙なタ
イミングで制御しなければならず、このためのタ
イミング制御回路が複雑になるという問題があ
る。

そこでこの発明はソステヌートペダルの駆動用
のソレノイドを設ける必要がなく、したがつて複
雑なタイミング制御回路を必要とせず、簡単かつ
安価な構成によつて微妙なソステヌートペダルの
効果を再生することを可能とする自動ピアノのソ
ステヌートペダル効果再生装置を提供するもの
で、ピアノの各鍵の操作状態を検出する鍵操作検
出手段と、上記ピアノのソステヌートペダルの操
作を検出するペダル操作検出手段と、上記ピアノ
の演奏記録時、上記鍵操作検出手段および上記ペ
ダル操作検出手段の検出結果に基づく演奏データ
を記憶する記憶手段と、演奏再生時、上記記憶手
段に記憶された演奏データに従つて演奏を再生す
る再生手段と、演奏再生時、上記演奏データに基
づき、上記ソステヌートペダル踏込み時に打鍵さ
れている鍵であつて、該ソステヌートペダル解放
時まで離鍵される鍵の離鍵時期を上記ソステヌー
トペダル解放時まで延長する補正手段とを備えた
ことを特徴としている。

以下、図面を参照してこの発明の一実施例につ
いて説明する。

第１図はこの発明による自動ピアノのソステヌ
ートペダル効果再生装置の構成を示すブロツク図
である。この図において、符号１はピアノの鍵盤
であり、この鍵盤１の各キーの下方には各々、キ
ーのオン／オフおよび打鍵強度を検出するための
第１キースイツチK₁および第２キースイツチK₂
（図示は省略する）が並列に設けられている。そ
して、キーを操作すると、まず第１キースイツチ
K₁がオン状態となり、次いで第２キースイツチ
K₂がオン状態となる。この場合、キーオンは第
２キースイツチK₂のオンにより検出され、キー
オフは第１キースイツチK₁のオフにより検出さ
れ、また、打鍵強度は第１キースイツチK₁がオ
ンとなつた時刻と第２キースイツチK₂がオンと
なつた時刻との時刻差により検出される。キース
イツチ群２（キー操作検出手段）は上述したキー
スイツチの集合を示すブロツク図である。キーデ
ータ発生回路３は、キースイツチ群２の各キース
イツチの出力を順次走査することにより各キース
イツチのオン／オフ状態を検出する。そして、あ
るキーが操作された場合、同キーの第１キースイ
ツチK₁がオンとなつた時刻から第２キースイツ
チK₂がオンとなるまでの時間を計測し、この計
測結果（すなわち、キーの動作スピード）を打鍵
強度データKDとして出力し、また、第２キース
イツチK₂がオンとなつた時点で、同キーのキー
コードKCを出力し、第１キースイツチK₁がオフ
となつた時点でキーコードKCの出力を停止する。

次に、符号５〜７は各々ピアノに設けられたソ
フトペダル、ダンパペダル、ソステヌートペダル
であり、また、符号８〜１０は各々ペダル５〜７
の下方に設けられたペダル操作検出用のペダルス
イツチである。なお、第２図にペダルスイツチ８
〜１０の一例を示す。この図において符号１１，
１２は接点であり、ペダル５，（６，７）が踏込
まれると、接点１１，１２が接触する。そして、
これらのペダルスイツチ８〜１０の各出力は各々
ペダルデータ発生回路１４へ供給される。ペダル
データ発生回路１４はペダルスイツチ８〜１０の
オン／オフ状態を検出し、オン状態にあるペダル
スイツチ８〜１０に対応するペダルデータPDを
オン状態にある間連続的に出力する。

CPU（中央処理装置）１５は装置各部をプログ
ラムに基づいて制御するもので、バスライン１６
を介して装置各部と接続されている。ROM（リ
ードオンメモリ）１７は、CPU１５において用
いられるプログラムが予め記憶されているメモリ
である。RAM（ランダムアクセスメモリ）１８
はデータ一時記憶用のメモリ、ROM１９は予め
打鍵強度データ／ソレノイド駆動データ変換テー
ブルが書込まれているメモリである。ここで、
RAM１８内には、第３図に示すキーオンテーブ
ル１８ａおよびソステヌートペダルテーブル（以
下SNPテーブルと略称する）１８ｂが各々設定
されている。キーオンテーブル１８ａは８ビツト
のエリア１８_a-1〜１８_a-oから構成され、各エリ
ア１８_a-1〜１８_a-oの第０ビツト（LSB）〜第６
ビツトにキーコードKCが書込まれ、第７ビツト
（MSB）にキーのオン／オフを示す“１”／
“０”のデータが書込まれる。また、SNPテーブ
ル１８ｂはキーオンテーブル１８ａの各エリア１
８_a-1〜１８_a-oに各々対応するエリア１８_b-1〜１
８_b-oを有して構成されている。なお、これらの
テーブル１８ａ，１８ｂは共に自動演奏時におい
て用いられるもので、詳細は後述する。また、２
０はフロツピイデイスク装置（記憶手段）、２１
はこのフロツピイデイスク装置２０を制御するデ
イスクコントローラ、２２は一定周期（例えば、
４ｍsce）のクロツクパルスφを発生するパルス
発生器、２３はキー駆動用のソレノイド２４，２
４…およびダンパペダル駆動用のソレノイド２
５、ソフトペダル駆動用のソレノイド２６を各々
駆動するソレノイド駆動回路である。

次に、第１図に示す装置の動作を説明する。

最初に、フロツピイデイスク装置２０のフロツ
ピイデイスクにデータを収録する場合について説
明する。

CPU１５はパルス発生器２２からクロツクパ
ルスφが４ｍsec周期で出力される毎に、その時
点でキーデータ発生回路３から出力されているキ
ーコードKC、打鍵強度データKDおよびペダルデータ発生回
路１４から出力されているペダルデータPDを読
込み、読込んだ各データKC、KDおよびPDを
RAM１８に書込む。次いで、前回（４ｍsec前）
RAM１８に書込んだキーコードKCと今回書込
んだキーコードKCとを比較することにより、各
キーおよびペダル５〜７のオン／オフ状態の変化
（以下、イベントと称す）を検出し、この検出結
果に基づいてRAM１８内に第４図に示すイベン
トブロツクEBを作成する。このイベントブロツ
クEBにおいて、タイマデータTDは前回のイベ
ント発生時刻から今回のイベント発生時刻までの
時間に対応するデータであり、また、イベントデ
ータEDは第５図イ〜ニに示す形式のデータであ
る。ここで、第５図イはイベントがキーオンの場
合であり、この場合、オン状態になつたキーのキ
ーコードKCと、同キーの打鍵強度データKDと、
キーオンを示すデータ“１”が各々イベントデー
タEDとしてイベントブロツクEBに書込まれる。
ロはイベントがキーオフの場合であり、この場
合、オフとされたキーのキーコードKCとキーオ
フを示すデータ“０”が各々イベントデータED
としてイベントブロツクEB内に書込まれる。ハ
はイベントペダルオンの場合であり、この場合、
オンとされたペダルに対応するペダルデータPD
およびペダルオンを示すデータ“１”が各々イベ
ントデータEDとしてイベントブロツクEB内に書
込まれる。また、ニはイベントがペダルオフの場
合であり、この場合、オフとされたペダルのペダ
ルデータPDおよびペダルオフを示すデータ“０”
が各々イベントブロツクEB内に書込まれる。な
お、例えばあるイベント検出時点において、キー
オンとペダルオンの両イベントが共に検出された
時は、第４図イおよびハに示す形式のデータが共
にイベントデータEDとしてイベントブロツクEB
内に書込まれる。一方、あるイベント検出時点に
おいて、イベントが全く検出されなかつた場合、
すなわちキーおよびペダル５〜７の操作状態が前
回のイベント検出時点（４ｍsec前）から全く変
化しなかつた場合は、イベントブロツクEBの作
成が行われない。

しかして、CPU１５はクロツクパルスφが供
給される毎にイベント検出を行い、イベントを検
出した場合は上述したイベントブロツクEBを
RAM１８内に作成する。例えば、第６図イ〜ハ
に示すようにキーＡ，Ｂおよびソステヌートペダ
ル７が操作された場合、同図に示す時刻t₁〜t₆に
おいて各々作成されるイベントブロツクEBは第
７図イ〜ヘとなる。なお、第６図において時刻t₀
はデータ収録のスタート時点である。そして、
RAM１８内に一定数（あるいは一曲分）のイベ
ントブロツクEBが作成された時点で、CPU１５
はRAM１８内の各イベントブロツクEBを作成
された順に順次フロツピイデイスク装置２０へ転
送し、フロツピイデイスクに書込む。

以上が、データ収録時の第１図に示す装置の動
作である。次に、データ再生時（自動演奏時）の
動作を第７図に示す各イベントブロツクEBが順
次フロツピイデイスクに記録されている場合を例
にとり、かつ、第６図に示す時刻t₀，t₁…を利用
して説明する。

例えば時刻t₀において再生スタートスイツチ
（図示略）が投入されたとすると、CPU１５は、
まず第３図に示すテーブル１８ａ，１８ｂを共に
クリアする。次に、フロツピイデイスク装置２０
のフロツピイデイスク内の一定数（あるいは１曲
分）のイベントブロツクEBをRAM１８へ転送
する。次に、RAM１８内の先頭のイベントブロ
ツクEB、すなわち、第７図イに示すイベントブ
ロツクEBのタイマーデータTD（T₁）の時間計測
を開始する。次に、同イベントブロツクEBのイ
ベントデータEDが第４図イ〜ニのいずれの形式
のデータであるかをチエツクする。そして、第７
図イのイベントデータEDのようにキーオンを示
すイベントデータEDであつた場合は、次の処理
を行う。まず、イベントデータEDのキーコード
KCを、第３図に示すキーオンテーブル１８ａの
第７ビツト（MSB）が“０”のエリア内に書込
み、次いで同エリアの第７ビツトに“１”を書込
む。この例の場合、第８図イに示すようにエリア
１８_a-1にキーＡのキーコードKCおよびデータ
“１”が書込まれる。次に、イベントデータEDの
打鍵強度データKDを読出し、アドレスデータに
変換し、ROM１９へ供給する。これにより、
ROM１９から打鍵強度データKDに対応するソ
レノイド駆動データSDが読出され、バスライン
１６を介してCPU１５へ供給される。CPU１５
は、供給されたソレノイド駆動データSDをRAM
１８内に一時記憶させる。次に、タイマデータ
TD（T₁）の時間が経過した時刻t₁において、上
述したソレノイド駆動データSD、キーＡのキー
コードKC、キーオンを示すデータ“１”を各々
ソレノイド駆動回路２３へ出力する。これらの各
データが各々ソレノイド駆動回路２３へ供給され
ると、ソレノイド駆動回路２３はキーＡのキーコ
ードKCに対応するソレノイド２４へソレノイド
駆動データSDに対応するレベル（ソレノイド２
４をパルス信号によつて駆動する場合はパルス
幅）を有する駆動信号を出力する。これにより、
キーＡがソレノイド駆動データSDに対応する強
度で駆動される（第６図ニ参照）。

CPU１５はキーＡのキーコードKC等をソレノ
イド駆動回路２３へ出力した後、第２番目のイベ
ントブロツクEB、すなわち、第７図ロに示すイ
ベントブロツクEBのタイマデータTD（T₂）の時
間計測を開始する。次に、同イベントブロツク
EBのイベントデータEDをチエツクし、ソステヌ
ートペダル７のオンを示すイベントデータEDで
あるので次の処理を行う。まず、キーオンテーブ
ル１８ａの各エリア１８_a-1〜１８_a-oの第７ビツ
トを走査し、データ“１”が書込まれているエリ
アを検出する。次に、検出されたエリアに対応す
るSNPテーブル１８ｂのエリアに“１”を書込
む。この例の場合、SNPテーブル１８ｂのエリ
ア１８_b-1に“１”が書込まれる。（第８図ロ参
照）。以後、タイマデータTD（T₂）の時間が経過
するまで待つ。そして、この時間が経過した時刻
t₂において、第３番目のイベントブロツクEB（第
７図ハ）のタイマデータTD（T₂）の時間計測を
開始する。次に、CPU１５は同イベントブロツ
クEBのイベントデータEDをチエツクし、この場
合キーＢのオンを示すイベントデータEDである
ことから、前述した場合と同様にキーオンテーブ
ル１８ａにキーＢのキーコードKCおよびデータ
“１”を書込み（第８図ハ参照）、また、打鍵強度
データKDをソレノイド駆動データSDに変換す
る。そして、タイマデータTD（T₃）の時間が経
過した時刻t₃において、キーＢのキーコードKC、
データ“１”、ソレノイド駆動データSDをソレノ
イド駆動回路２３へ出力する。これにより、キー
Ｂが駆動される（第６図ホ参照）。

次に、CPU１５は第４番目のイベントブロツ
クEB（第７図ニ）のタイマデータTD（T₄）の時
間計測を開始する。次いで、同イベントブロツク
EBのイベントデータEDをチエツクし、この場合
キーＡのオフを示すイベントデータEDであるこ
とから、次の処理を行う。すなわち、まずキーオ
ンテーブル１８ａを走査し、キーＡのキーコード
KCおよびデータ“１”（第７ビツト）が書込まれ
ているエリア１８ａ−ｌを検出する。次に、同エ
リア１８_a-1に対応するSNPテーブル１８ｂのエ
リア１８_b-1内にデータをチエツクする。そして、
同データが“１”の場合は、以後何の処理も行わ
ずタイマデータTD（T₄）の時間経過を待つ。な
お、同データが“０”の場合については後に述べ
る。次に、タイマデータTD（T₄）の時間が経過
した時刻t₄において、第５番目のイベントブロツ
クEB（第７図ホ）のタイマデータTD（T₅）の時
間計測を開始する。次いで、同イベントブロツク
EBのイベントデータEDをチエツクし、キーＢの
オフを示すイベントデータEDであることから次
の処理を行う。まず、上述したキーＡのオフの場
合と同様にキーオンテーブル１８ａを走査し、キ
ーＢのキーコードKCおよびデータ“１”が書込
まれているエリア１８_a-2を検出し、このエリア
１８_a-2に対応するSNPテーブル１８ｂのエリア
１８_b-2内のデータをチエツクする。そして、こ
の場合同データが“０”であることから、エリア
１８_a-2の第７ビツトに“０”を書込む。（第８図
ニ参照）。次に、タイマデータTD（T₅）の時間が
経過した時刻t₅においてキーＢのキーコードKC
およびキーオフを示すデータ“０”をソレノイド
駆動回路２３へ出力する。ソレノイド駆動回路２
３は、供給されたキーＢのキーコードKCおよび
データ“０”に基づいてキーＢオフを検知し、キ
ーＢのソレノイド駆動信号をオフとする。これに
より、キーＢがオフ状態に戻る。（第６図ホ参
照）。

CPU１５はキーＢのキーコードKCおよびデー
タ“０”を出力した後、第６番目のイベントブロ
ツクＥ（Ｂ第７図ヘ）のタイマデータTD（T₆）の
時間計測を開始する。次いで、同イベントブロツ
クEBのイベントデータEDをチエツクし、この場
合ソステヌートペダル７のオフを示すイベントデ
ータEDであることから、次の処理を行う。まず、
SNPテーブル１８ｂを走査し、データ“１”が
書込まれているエリア１８_b-1を検出する。次に、
同エリア１８_b-1に対応するキーオンテーブル１
８ａのエリア１８_a-1の第７ビツトに“０”を書
込み、またSNPテーブル１８ｂのエリア１８_b-1
をクリアする（第８図ホ参照）。そして、タイマ
データTD（T₆）の時間が経過した時刻t₆におい
て、上述したエリア１８_a-1内のキーＡのキーコ
ードKCをキーオフを示すデータ“０”と共にソ
レノイド駆動回路２３へ出力する。これにより、
キーＡがオフとされる。（第６図ニ参照）。

このように、第１図に示す実施例においては、
ソステヌートペダル７がオンとされた時点におい
てオン状態にあつたキーのオフ時刻を、同キーの
実際のオフ時刻ではなく、ソステヌートペダル７
のオフ時刻として処理し、これにより、ソステヌ
ートペダル７の効果を再生している。したがつ
て、ソステヌートペダル７を駆動するソレノイド
を設けることなく同ペダル７の効果を再生するこ
とができる。

なお、ソフトペダル５、ダンパペダル６の駆動
は次の様にして行われる。すなわち、例えばソフ
トペダルについて説明すればソフトペダル５のオ
ンを示すイベントブロツクEBの処理においては、
タイマデータTDの時間が経過した時点で、CPU
１５が同ペダル５のペダルデータPDおよびペダ
ルオンを示すデータ“１”を各々ソレノイド駆動
回路２３へ出力する。これにより、ソレノイド２
６が駆動される。また、ソフトペダル５のオフを
示すイベントブロツクEBの処理においては、
CPU１５がペダル５のペダルデータPDおよびペ
ダルオフを示すデータ“０”を各々ソレノイド駆
動回路２３へ出力する。これにより、ソレノイド
２６の駆動信号がオフとされ、ソフトペダル５が
オフとされる。

ところで、上述した実施例には次の様な問題が
ある。すなわち、例えばあるキー（以下、キーＣ
と称す。）が第６図に示す時刻t₂（ソステヌートペ
ダル７のオン時刻）以前にオンとされ、時刻t₆
（ペダル７のオフ時刻）以後にオフされた場合、
上述した実施例にあつては、自動演奏時に、キー
Ｃが時刻t₆においてオフとされてしまう。この問
題を解決するには次のようにすればよい。すなわ
ち、予めRAM１８内にキーオフを検出するため
のキーオフテーブル３０（第９図参照）を別個に
用意しておく。なお、第９図には前述したキーオ
ンテーブル１８ａ、SNPテーブル１８ｂ（第３
図）を並記する。そして、自動演奏時においてキ
ーオンを示すイベントデータEDが検出された時、
キーオンテーブル１８ａの書込みと同時に、上記
キーオンテーブル３０の対応するエリアにデータ
“１”を書込む。また、キーオフを示すイベント
データEDが検出された時は、他の処理と同時に
オフが検出されたキーに対応するキーオフテーブ
ル３０のデータ“１”を“０”に戻す。また、ソ
ステヌートペダル７のオフを示すイベントデータ
EDが検出された時は、まず前述した場合と同様
にSNPテーブル１８ｂのデータ“１”を検出す
る。次いで、検出したデータ“１”が書込まれて
いるSNPテーブル１８ｂのエリア（１８_b-1〜１
８_b-oに対応するキーオフテーブル３０のエリア
をチエツクし、同エリア内のデータが“０”の場
合（すでにキーがオフとされている場合）は前記
と全く同じ処理（キーオフ処理）を行う。一方、
同エリア内のデータが“１”の場合（すなわち、
上述したキーＣのように末だキーがオフとされて
いない場合）は、同キーに対応するSNPテーブ
ル１８ｂのデータ“１”を“０”に戻す処理のみ
を行う。以上の処理により、前述したキーＣはソ
ステヌートペダル７のオフ時にオウとされず、キ
ーＣのオフを示すイベントデータEDが検出され
た時、オフとされることになる。

以上説明したように、この発明によればピアノ
の各鍵の操作状態を検出する鍵操作検出手段と、
上記ピアノのソステヌートペダルの操作を検出す
るペダル操作検出手段と、上記ピアノの演奏記録
時、上記鍵操作検出手段および上記ペダル操作検
出手段の検出結果に基づく演奏データを記憶する
記憶手段と、演奏再生時、上記記憶手段に記憶さ
れた演奏データに従つて演奏を再生する再生手段
と、演奏再生時、上記演奏データに基づき、上記
ソステヌートペダル踏込み時に打鍵されている鍵
であつて、該ソステヌートペダル解放時まで離鍵
される鍵の離鍵時期を上記ソステヌートペダル解
放時まで延長する補正手段と、を備えたので、微
妙な効果を与えるソステヌートペダルにかかるペ
ダルの駆動用ソレノイドを設ける必要がなく、し
たがつて高精度の駆動が要求されるソレノイド駆
動用の複雑なタイミング制御回路を必要とせず、
簡単かつ安価な構成によつてソステヌートペダル
効果を再生し得る利点が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図は同実施例におけるペダルスイツ
チ８〜１０の一例を示す斜視図、第３図はRAM
１８内に設定されるキーオンテーブル１８ａおよ
びソステヌートペダルテーブル１８ｂを示す図、
第４図はイベントブロツクEBの構成を示す図、
第５図イ〜ニは各々イベントデータEDの形式を
示す図、第６図イ〜ハはキーおよびペダル操作の
一例を示すタイミング図、第６図ニ，ホは各々自
動演奏時におけるキー動作の一例を示すタイミン
グ図、第７図イ〜ヘは各々第６図イ〜ハに示すキ
ーおよびペダル操作に対応して作成されるイベン
トブロツクEBを示す図、第８図イ〜ホは、キー
オンテーブル１８ａ，ソステヌートペダルテーブ
ル１８ｂ内のデータ変化の状態を示す図、第９図
は第１図に示すRAM１８内に設定されるキーオ
フテーブル３０を第３図に示すキーオンテーブル
１８ａ，SNPテーブル１８ｂと共に示す図であ
る。１……鍵盤、２……キースイツチ群（キー操作
検出手段）、７……ソステヌートペダル、１０…
…ペダルスイツチ（ペダル操作検出手段）、１５
……CPU、１７，１９……ROM、１８……
RAM、２０……フロツピイデイスク装置（記憶
手段）、２２……パルス発生器（１５，１７，１
９，２２は再生手段、１５，１７，２２は補正手
段）。

Claims

【特許請求の範囲】１ピアノの各鍵の操作状態を検出する鍵操作検
出手段と、上記ピアノのソステヌートペダルの操作を検出
するペダル操作検出手段と、上記ピアノの演奏記録時、上記鍵操作検出手段
および上記ペダル操作検出手段の検出結果に基づ
く演奏データを記憶する記憶手段と、演奏再生時、上記記憶手段に記憶された演奏デ
ータに従つて演奏を再生する再生手段と、演奏再生時、上記演奏データに基づき、上記ソ
ステヌートペダル踏込み時に打鍵されている鍵で
あつて、該ソステヌートペダル解放時まで離鍵さ
れる鍵の離鍵時期を上記ソステヌートペダル解放
時まで延長する補正手段と、を備えたことを特徴とする自動ピアノのソステヌ
ートペダル効果再生装置。