JPS6215839Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案はピアノ自動演奏装置に係り、特に、
誤動作によつて操作状態となつた操作子（鍵盤キ
ーまたはペダル）を検出し、同操作子をもとの状
態に戻す誤動作補正回路に関する。

近年、ピアノを自動的に演奏するピアノ自動演
奏装置が開発されている。この装置は、ピアノの
各キー（鍵）およびペダルに各々駆動用のソレノ
イドを設け、これらのソレノイドを、カセツトテ
ープあるいはフロツピイデイスク等の記憶部に記
憶されている演奏データに基づいて駆動すること
により、ピアノを自動的に演奏するものである。

ところで、このピアノ自動演奏装置における内
部回路が雑音等によつて誤動作を起こすと、駆動
されるべきでないソレノイドが駆動されたり、最
悪の場合は、ソレノイドに許容時間以上信号が印
加され、ソレノイドを焼損するという問題が生じ
る。

そこでこの考案は、誤動作によつて操作状態と
なつた操作子を検出し、同操作子を駆動するため
のソレノイドを即座にオフ状態とする誤動作補正
回路を提供するもので、操作子の操作状態を検出
する検出手段と、ソレノイドを駆動するためのソ
レノイド駆動データの出力状態を示すオン／オフ
テーブルを作成する手段と、前記検出手段の出力
および前記オン／オフテーブルに基づいて、現在
操作状態にあり、かつ、前記オン／オフテーブル
の情報によればオフ状態にある操作子を検出し、
検出された操作子に対応する操作子駆動用のソレ
ノイドをオフ状態とする手段とを具備してなるも
のである。

以下、図面を参照しこの考案の一実施例につい
て説明する。第１図はこの考案による誤動作補正
回路を適用したピアノ自動演奏装置の構成を示す
ブロツク図である。この図において符号１はピア
ノの鍵盤、符号２はペダルであり、鍵盤１の各キ
ーおよびペダル２，２の各々には、近接してキー
またはペダル駆動用のソレノイド３およびキーま
たはペダル２の操作状態（オン状態にあるかオフ
状態にあるか）を検出するキースイツチまたはペ
ダルスイツチが設けられている。なお、図におい
てキースイツチ群４は上記キースイツチの集合を
示すブロツク、ペダルスイツチ群５は上記ペダル
スイツチの集合を示すブロツクである。そして、
この図に示す回路は、上述したソレノイド３，３
…を自動的に駆動することにより、ピアノの自動
演奏を行い、また、キースイツチ群４およびペダ
ルスイツチ群５の各スイツチの出力に基づいて誤
動作状態にある操作子（キーまたはペダル）を検
出するものである。

以下、第１図の各部を詳細に説明する。

まず、記憶部６は予め各ソレノイド３を駆動す
るための演奏データが楽曲の進行順に記憶されて
いるもので、例えばフロツピイデイスク装置が用
いられる。ここで、この記憶部２に記憶されてい
る演奏データについて説明する。まず、キーオン
またはペダルオンを指定する演奏データED−１
は、第２図イに示すように、オン／オフ識別コー
ド“１”と、操作子を指定する操作子コードSC
と、キーの打鍵強度を指定する打鍵強度データ
DDと、操作子を駆動すべき時刻に関する時間デ
ータTDとから構成される。なお、操作子がペダ
ルの場合は打鍵強度データDDが含まれない。（ペ
ダルの駆動強度は一定である。）また、キーオフ
またはペダルオフを指定する演奏データED−２
は、第２図ロに示すように、オン／オフ識別コー
ド“０”と、操作子コードSCと、時間データTD
とから構成される。そして、記憶部６には、これ
らの演奏データEDが、順次、楽曲の進行順に記
憶されている。

操作部８は、自動演奏のスタートを指示するス
タートスイツチ、自動演奏の停止を指示するスト
ツプスイツチ、音量を指示する音量スイツチ等を
有して構成されるもので、各スイツチの出力は制
御回路９へ供給される。

制御回路９は、記憶部６から演奏データEDを
順次読出し、読出した演奏データEDに基づい
て、操作子３を指定する操作子アドレスSADお
よびソレノイド駆動データSKDを各々ソレノイ
ド駆動部１０へ出力すると共に、各キーおよびペ
ダル２の操作状態を常時チエツクして必要な処置
をとるもので、例えばマイクロコンピユータを用
いて構成される。なお、この制御回路９について
は後に詳述する。メモリ１１はデーター時記憶用
のRAM（ランダムアクセスメモリ）である。

ソレノイド駆動部１０はソレノイド３を駆動す
るためのもので、第３図に示すように、操作子ア
ドレスSADをデコードするデコーダ１３と、ソ
レノイド駆動データSKDをラツチするソレノイ
ド３と同数のラツチ回路１４と、このラツチ回路
１４の出力データに対応するパルス幅を有する一
定周期のソレノイド駆動信号を作成して出力する
ソレノイド３と同数の駆動信号発生回路１５とか
ら構成され、各駆動信号発生回路１５から出力さ
れるソレノイド駆動信号が各々対応するソレノイ
ド３へ供給される。この場合、デコーダ１３は、
供給された操作子アドレスSADに対応するラツ
チ回路１４へ“１”信号を供給し、また、ラツチ
回路１４はデコーダ１３から“１”信号が供給さ
れた時、ソレノイド駆動データSKDを読込む。
すなわち、ソレノイド駆動データSKDは、操作
子アドレスSADに対応するラツチ回路１４に読
込まれ、これにより、操作子アドレスSADに対
応するソレノイド３が駆動される。

次に、上記構成による回路の動作を説明する。

操作者が操作部８のスタートスイツチを押す
と、制御回路９が、まず、記憶部６の先頭番地に
記憶されている演奏データEDを読出す。ここ
で、読出された演奏データが第２図イに示す演奏
データED−１であるとし、また、この演奏デー
タED−１の操作子コードSCがキーF₃（第３オク
ターブＦ音のキー）の操作子コードSCであると
する。以後、制御回路９は、クロツクパルスに基
づいて演奏データED−１の時間データTDに対応
する時間を計測する。そして、時間データTDに
対応する時間が経過した時点で、次の演奏データ
EDを読出す。ここで、読出された演奏データED
が第２図ロに示す演奏データＤ−２であるとし、
また、この演奏データED−２の操作子コードSC
がキーF₃の操作子コードSCであるとする。以
後、制御回路９は、上記演奏データED−２の時
間データTDに対応する時間を計測すると共に、
時間計測が終了した演奏データED−１の操作子
コードSCおよび打鍵強度データDDの処理を行
う。

すなわち、まず、操作子コードSCを操作子ア
ドレスSADに変換する。次に、第４図に示すよ
うに、前述した演奏データED−２が読出された
時刻t₁からオンデイレイ時間T₁が経過した時刻t₂
において、アタツクデータSKD₁（一定値）を操
作子アドレスSADと共に出力する。ここで、オ
ンデイレイ時間T₁は強い音の場合と弱い音の場
合とでソレノイド３の動作時間が異なるため、こ
の違いを補正するための時間である。次に、時刻
t₂からアタツク時間T₂（一定）が経過した時刻t₃
において、タツチデータSKD₂を操作子アドレス
SADと共に出力する。ここで、タツチデータ
SKD₂は演奏データED−１の打鍵強度データに対
応する値のデータである。次に、時刻t₃からタツ
チ時間T₃が経過した時刻t₄において、保持データ
SKD₃（一定値）を操作子アドレスSADと共に出
力る。なお、上述したデータSKD₁〜SKD₃を総称
してソレノイド駆動データSKDと称する。

アタツクデータSKD₁が操作子アドレスSAD
（キーF₃の操作子アドレス）と共に出力される
と、同データSKD₁がキーF₃に対応するラツチ回
路１４（第３図）に読込まれ、駆動信号発生回路
１５はアタツクデータSKD₁に対応するデユーテ
イ比を有するソレノイド駆動信号を作成し、次の
SKDデータが来るまでそれを維持し、時間T₂の
間、キーF₃を駆動するためのソレノイド３へ供
給する。これにより、同ソレノイド３のプランジ
ヤが静止摩擦を脱出した状態となる。次に、時刻
t₃においてタツチデータSKD₂がキーF₃の操作子
アドレスSADと共に出力されると、同データ
SKD₂が上記ラツチ回路１４（キーF₃に対応する
ラツチ回路１４）に読込まれ、駆動信号発生回路
１５はタツチデータSKD₂に対応するデユーテイ
比を有するソレノイド駆動信号を作成し、次の
SKDデータが来るまでそれを維持し、キーF₃の
ソレノイド３へ供給する。これにより、同ソレノ
イド３のプランジヤがタツチデータSKD₂に対応
する速さ、すなわち、打鍵強度データDDに対応
する速さで駆動され、キーF₃の楽音が発生す
る。次に、時刻t₄において、保持データSKD₃が
キーF₃の操作子アドレスSADと共に出力される
と、同データSKD₃がキーF₃に対応するラツチ回
路１４に読込まれ、駆動信号発生回路１５は、保
持データSKD₃に対応するデユーテイ比を有する
ソレノイド駆動信号を、以後連続的に出力し、こ
れにより、以後、キーF₃のソレノイド３のプラ
ンジヤが駆動状態で保持される。

以上が記憶部６から読出された演奏データED
−１に基づいてキーF₃が駆動される過程であ
る。なお、第４図における破線は、ラツチ回路１
４の出力データの変化を示している。

次に、記憶部６から読出された前記演奏データ
ED−２の時間データTDに対応する時間が経過す
ると、制御回路９が次の演奏データEDを記憶部
６から読出す。以後、制御回路９は読出した演奏
データEDの時間データTDに対応する時間を計測
すると共に、演奏データED−２の処理を行う。
すなわち、まず、演奏データED−２の操作子コ
ードSC（キーF₃の操作子コード）をキーF₃の操
作子アドレスSADに変換する。次に、演奏デー
タED−２の時間データTDに対応する時間が経過
した時刻を第４図に示す時刻t₅とすれば、この時
刻t₅からオフデイレイ時間T₄が経過した時点で、
ソレノイド３をオフとするデータ（以後、オフデ
ータOFDと称す）をキーF₃の操作子アドレス
SADと共に出力する。これにより、オフデータ
OFDがキーF₃に対応するラツチ回路１４に読込
まれ、この結果、駆動信号発生回路１５からキー
F₃のソレノイド３へ出力されていたソレノイド
駆動信号（保持データSKD₃に基づく信号）がオ
フとされ、キーF₃の駆動状態が解除される。な
お、上述したオフデイレイ時間T₄は、オンデイ
レイ時間T₁によるキー駆動開始時の遅れを補正
するための時間である。

以下、上述した動作が繰返えされ、ピアノが自
動的に演奏される。なお、上述した説明において
は、キーの駆動の場合についてのみ説明したが、
ペダル２の駆動も同様にして行われる。ただし、
このペダル駆動の場合はタツチデータSKD₂およ
びタツチ時間T₃が共に一定値となる。

次に、このピアノ自動演奏装置において採られ
ている誤動作に対する処置について説明する。

まず、このピアノ自動演奏装置においては、雑
音、記憶部６の記憶ミス、記憶部６からデータを
読出す際の読出しミス等に起因する次の様な誤動
作が考えられる。

アタツクデータSKD₁、タツチデータSKD₂、
保持データSKD₃が各々、本来印加されるべき
時間以上連続して駆動信号発生回路１５へ印加
される場合。この場合、ソレノイド３が発熱
し、最悪の場合は焼損する恐れがある。

本来駆動されるべきでないソレノイド３が誤
つて駆動される場合。この場合、記憶部６の演
奏データEDに係る楽音以外の楽音が発音され
る不都合が生じる。また、同ソレノイド３に許
容時間以上連続して信号が印加され、ソレノイ
ド３を焼損する恐れがある。

そこで、このピアノ自動演奏装置においては、
これらの誤動作に対する処置として次の処置が採
られている。

〔に対する処置〕 予め、メモリ１１内に第５図に示すオン／オフ
テーブル１１ａおよびタイマテーブル１１ｂを用
意しておく。ここで、オン／オフテーブル１１ａ
は「88＋２」ビツト（各ビツトは88キーおよび２
個のペダル２に対応）のテーブルであり、また、
タイマテーブル１１ｂは「88＋２」エリア（１エ
リア＝15ビツト）からなるテーブルである。ま
た、タイマテーブル１１ｂの各エリアは各々、図
に示すようにオン／オフテーブルの各ビツトに対
応している。そして、制御回路９は、これらのテ
ーブル１１ａ，１１ｂを用いて次の処理を行う
が、以下の説明においては、キーF₃が自動打鍵
される場合を例にとる。

まず、制御回路９はキーF₃のアタツクデータ
SKD₁を出力すると同時に、キーF₃に対応するオ
ン／オフテーブル１１ａのビツトＢに“１”を書
込み、また、タイマテーブル１１ｂのキーF₃に
対応するエリアＥに、アタツク時間T₂よりわず
かに長い時間T₂＋αを書込む。以後、制御回路
９は一定時間（4msec）が経過する毎に、エリア
Ｅの内容から「１」を減算し、この減算結果を再
び同エリアＥに書込む。次に、制御回路９はタツ
チデータSKD₂を出力すると同時に、タイマテー
ブル１１ｂのエリアＥにタツチ時間T₃よりわず
かに長い時間T₃＋αを書込み、以後、上述した
場合と同様に4msecが経過するごとにエリアＥの
内容から「１」を減算する。次に、保持データ
SKD₃を出力すると同時に、一定時間Ts（例えば
15秒）をエリアＥに書込む。ここで、一定時間
Tsはキーまたはペダルの最長押下時間より長い
時間である。以後、4msecが経過する毎にエリア
Ｅの内容から「１」を減算する。次に、キーF₃
のキーオフを指示するオフデータOFDを出力す
ると同時に、オン／オフテーブル１１ａのビツト
Ｂおよびタイマテーブル１１ｂのエリアＥをクリ
アする。

以上の処理において、キーF₃の動作が正常の
場合は、ビツトＢが“１”の状態においてエリア
Ｅの内容が「０」となることはない。言い換えれ
ば、ビツトＢが“１”の状態においてエリアＥの
内容が「０」になつた場合は、データSKD₁〜
SKD₃のいずれかが本来出力されるべき時間以上
連続して出力されていることを示している。この
場合、制御回路９は、ただちにキーF₃の操作子
アドレスSADおよびオフデータOFDを出力し、
キーF₃をオフ状態に戻す。

〔に対する処置〕 制御回路９は、一定時間（例えば、4msec）毎
にキースイツチ群４およびペダルスイツチ群５の
各スイツチの出力を走査し、これにより、現在オ
ン状態にある操作子を検出する。次に、この検出
結果と、第５図に示すオン／オフテーブル１１ａ
とを比較することにより、現在オン状態にある操
作子であつて、かつ、同操作子に対応するオン／
オフテーブル１１ａのビツトが“０”状態にある
操作子を検出する。この操作子が誤動作状態にあ
ることは勿論である。そして、この誤動作状態に
ある操作子が検出された場合は、同操作子に対応
する操作子アドレスSADおよびオフデータOFD
を出力し、同操作子のソレノイド３をオフとす
る。

以上説明したように、この考案によれば操作子
の操作状態を検出する検出手段（キースイツチ群
４およびペダルスイツチ群５）と、オン／オフテ
ーブルを作成する手段（制御回路９）と、現在操
作状態にあり、かつ、オン／オフテーブルの情報
によれば非操作状態にある操作子を検出し、検出
された操作子に対応するソレノイドをオフ状態と
する手段（制御回路９）とを設けたので、誤動作
によつて操作状態となつた操作子を検出し、同操
作子を駆動するためのソレノイドを即座にオフ状
態とすることができる。この結果、記憶部に記憶
されている演奏データに係る楽音以外の楽音の発
生を防止することができると共に、誤動作による
ソレノイドの焼損を防止することができる。

【図面の簡単な説明】

第１図はこの考案の一実施例を適用したピアノ
自動演奏装置の構成を示すブロツク図、第２図
イ，ロは各々同ピアノ自動演奏装置において用い
られる演奏データの形式を示す図、第３図は同ピ
アノ自動演奏装置におけるソレノイド駆動部１０
の構成を示すブロツク図、第４図は同ピアノ自動
演奏装置の動作を説明するための波形図、第５図
は同ピアノ自動演奏装置におけるメモリ１１内に
作成されるオン／オフテーブルおよびタイマテー
ブルを示す図である。 ３……ソレノイド、４……キースイツチ群、５
……ペダルスイツチ群、６……記憶部、９……制
御回路、１１……メモリ。

Claims (1)

【実用新案登録請求の範囲】
1. 記憶部に記憶されている演奏データを読出し、
   読出した演奏データに基づいて操作子駆動用のソ
   レノイドを駆動してピアノを自動的に演奏するピ
   アノ自動演奏装置において、前記操作子の操作状
   態を検出する検出手段と、前記ソレノイドを駆動
   するためのソレノイド駆動データの出力状態を示
   すオン／オフテーブルを作成する手段と、前記検
   出手段の出力および前記オン／オフテーブルに基
   づいて、現在操作状態にあり、かつ、前記オン／
   オフテーブルの情報によれば非操作状態にある操
   作子を検出し、検出された操作子に対応する前記
   操作子駆動用のソレノイドをオフ状態とする手段
   とを具備してなるピアノ自動演奏装置における誤
   動作補正回路。