JPH0136637B2

JPH0136637B2 -

Info

Publication number: JPH0136637B2
Application number: JP56189441A
Authority: JP
Inventors: Juji Fujiwara; Shigeru Muramatsu; Mitsuhiko Mori; Takamichi Sawase
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1981-11-26
Filing date: 1981-11-26
Publication date: 1989-08-01
Also published as: US4469000A; JPS5891568A

Description

【発明の詳細な説明】

この発明はピアノ自動演奏装置に係り、特に、
ピアノの各キーに各々設けられたソレノイドを駆
動するソレノイド駆動方法に関する。第１図はピアノ自動演奏装置の一構成例を示す
概略構成図である。この図において、１はピアノ
のキー（鍵）であり、このキー１の操作部１ａを
押下すると支点２を中心としてキー１が回動し、
その後端部１ｂが上方へ移動する。この後端部１
ｂの移動はピアノアクシヨン３を介してハンマ４
へ伝達され、これにより、ハンマ４が弦５が打撃
する。一方、キー１の操作部１ａを押下すると、可動
バネ６および接点７からなるキースイツチ８がオ
ン状態となる。また、弦５において発生した楽音
はマイクロフオン９によつて収録され、記録制御
回路１０へ供給される。なお、マイクロフオン９
は通常１台のピアノに１個もしくは２個設けられ
る。記録制御回路１０はキースイツチ８の出力に
基づいてキー１が押下されたことを検知し、この
押下キーのキーコードをカセツトテープ方式のデ
ータレコード１１へ出力する。また同時に、記録
制御回路１０はマイクロフオン９の出力に基づい
てキー１の打鍵強度を検出し、検出した打鍵強度
に対応する打鍵強度データをデータレコーダ１１
へ出力する。データレコーダ１１はピアノの演奏
開始と同時に記録状態とされ（カセツトテープの
回転が開始され）、上述したキーコードおよび打
鍵強度データを実時間で順次記録していく。以上が演奏データの収録過程である。次に、収
録した演奏データを再生する場合は、データレコ
ーダ１１が収録したデータを順次、実時間で再生
ロジツク回路１２へ出力する。再生ロジツク回路
１２はデータレコーダ１１から供給されたデータ
に基づいてキーコードおよび打鍵強度データを再
生し、ソレノイド駆動回路１３へ出力する。ソレ
ノイド駆動回路１３は供給されたキーコードおよ
び打鍵強度データに基づいてソレノイド駆動信号
を作成し、供給されたキーコードに対応するソレ
ノイド１４へ出力する。これにより、ソレノイド
１４のプランジヤ１４ａが打鍵強度データに対応
する速度で上方へ駆動され、プランジヤ１４ａの
先端部がキー１の後端部１ｂを上方へ移動させ
る。この後端部１ｂの移動はピアノアクシヨン３
を介してハンマ４へ伝達され、この結果、ハンマ
４が打鍵強度データに対応する強さで弦５を打撃
する。以上が、従来のピアノ自動演奏装置の概略であ
る。ところで、上述したピアノ自動演奏装置にお
いて、キースイツチ８のオン／オフタイミング
と、実際の楽音の発音／停止のタイミングとはわ
ずかずれがあり、したがつて、キースイツチ８の
出力に基づいて収録された演奏データにしたがつ
てソレノイドを駆動すると、実際の発音時間と再
生時の発音時間、あるいは実際の休止時間と再生
時の休止時間が異なる問題が生じる。また、ソレ
ノイド１４にも動作遅れがあり、この動作遅れを
考慮せずにソレノイド１４を駆動すると、上述し
た場合と同様の問題が生じる。この発明は以上の点に鑑みてなされたもので、
実際の発音時間を忠実に再生することできるソレ
ノイド駆動方法を提供することを目的とする。そして、この発明による方法は、ソレノイドオ
ン指令から打鍵強度によつて決定される時間経過
後に、前記ソレノイドのプランジヤの静止摩擦を
脱出するための第１のデータを、一定時間、前記
ソレノイドを駆動するソレノイド駆動手段へ供給
し、次いで、打鍵強度に対応する値を有する第２
のデータを、前記ソレノイド駆動手段へ供給し、
次いで、前記ソレノイドのプランジヤを保持する
ための第３のデータを前記ソレノイド駆動手段へ
供給し、そして、前記ソレノイド指令から所定時
間経過後に前記第３のデータをオフ状態とするこ
とを特徴としている。以下、図面を参照しこの発明の一実施例につい
て説明する。第２図はこの発明による方法を適用
したピアノ自動演奏装置の構成を示すブロツク図
である。最初に、このピアノ自動演奏装置の構成
の概略を説明する。まず、鍵盤２０の各キーには各々、２個のキー
スイツチおよび第１図に示すようなキー駆動用の
ソレノイド（第１図における符号１４参照）４７
が設けられている。この場合、各キーに各々設け
られる２個のキースイツチは、キー操作に対し異
なるタイミングで動作するようになつている（詳
細は後述する）。また、ピアノに設けられている
ダンパ−ペダルおよびソステヌートペダル等（こ
れらを合わせてペダル装置２１として示す）には
各々、ペダルスイツチおよびペダルを駆動するソ
レノイドが設けられている。そして、各キースイ
ツチの出力に基づいてキーの押鍵／離鍵を検出
し、また、１個のキーに設けられている２個のキ
ースイツチの動作間隔に基づいてキー操作速度、
すなわち打鍵強度を検出し、また、ペダルスイツ
チの出力に基づいて各ペダルの踏込み／開放を検
出する。そして、これらの検出結果に基づいて演
奏データを作成し、フロツピイデイスク装置２２
のデイスク盤に書込む。演奏データを再生する場
合（ピアノの自動演奏を行う場合）は、フロツピ
イデイスク装置２２に収録した演奏データを順次
読出し、所定のデータ変換をした後ソレノイド駆
動回路２３へ供給する。これにより、各キーおよ
び各ペダルに設けられたソレノイドが演奏データ
に基づいて駆動され、ピアノの自動演奏が行われ
る。以下、上述したピアノ自動演奏装置について詳
述する。第２図において、キースイツチ群２４は鍵盤２
０の各キーに各々設けられたキースイツチの集合
を示すブロツクである。ここで、１個のキーに対
応して設けられる２個のキースイツチの構成例を
第３図を参照して説明する。この図において、符
号２４ａはキーであり、このキー２４ａの前端部
下方にはそれぞれのキー２４ａに対応して第１キ
ースイツチK₁および第２キースイツチK₂が並列
配置されている。この場合、第１キースイツチ
K¹および第２キースイツチK²は各々、先端部が
上方に略逆Ｊ字状に折り曲げられてキー２４ａに
よる被押圧部イ，ロを構成する可動接点SK₁，
SK₃と、この可動接点SK₁，SK₃の下面に近接す
る固定接点SK₂，SK₄とから構成され、第１キー
スイツチK₁の可動接点SK₁の被押圧部イは第２
キースイツチK₂の可動接点SK₃の被押圧部ロよ
り高く設定されてキー２４ａの下面に近接してい
る。したがつて、キー２４ａの操作部が押下され
ると、まず被押圧部イが下方に弾性変形して固定
接点SK₂と接触し第１キースイツチK₁がオン状
態となり、次いで被押圧部ロが下方に弾性変形す
ることにより第２キースイツチK₂がオン状態と
なる。ペダルスイツチ群２５は、ペダル装置２１の各
ペダルに各々設けられたペダルスイツチからなる
もので、各ペダルスイツチの出力はペダルスイツ
チインターフエイス２６へ供給される。キー情報発生回路２７はキースイツチ群２４の
各キースイツチK₁，K₂を走査することにより各
キースイツチK₁，K₂のオン／オフ状態を検出し、
この検出結果にしたがつて、キーコードKC（７ビ
ツト）、打鍵強度データSD（８ビツト）および打
鍵確認コードKD（１ビツト）からなるキー情報
を出力する回路である。すなわち、このキー情報
発生回路は、クロツククパルスφ₀によつて駆動
される３個のシフトレジスタ２８（16ステージ・
７ビツト）、２９（16ステージ・８ビツト）、３０
（16ステージ・１ビツト）を有して構成される。
そして、いずれかのキー（以下、キーＡと称す）
が新たに押下された場合、キーＡの第１キースイ
ツチK₁がオン状態となつた時点でキーＡのキー
コードKCをシフトレジスタ２８の空ステージ
（今、この空ステージを第10ステージと仮定する）
に書込み、また、キーＡの第１キースイツチK₁
がオン状態となつた時点から第２キースイツチ
K₂がオン状態になるまでの時間を計測し、この
計測結果を打鍵強度データSDとしてシフトレジ
スタ２９の第10ステージに書込み、さらに、キー
Ａの第２キースイツチK₂がオンとなつた時点で
打鍵確認コードKD（“１”信号）をシフトレジス
タ３０の第10ステージへ書込む。また、キーＡが
離鍵された場合は、第１キースイツチK₁がオフ
となつた時点で各シフトレジスタ２８〜３０の第
１０ステージのデータを消去する（「０」とす
る）。ここで、上述したシフトレジスタ２８〜３０が
各々１６ステージ構成であることから明らかなよ
うに、このキー情報発生回路２７は最大16個のキ
ーのキー情報をシフトレジスタ２８〜３０の各ス
テージに割当てることができる。そして、シフト
レジスタ２８〜３０の各ステージに各々割当てら
れたキー情報は前述したクロツクパルスφ₀にし
たがつて、時分割でFI−FOメモリ３４へ出力さ
れる。また、この実施例においては打鍵強度デー
タSDを得るために、次の過程がとられる。すな
わち、例えば上述したキーＡの例において、第１
キースイツチK₁がオン状態になると、以後一定
時間毎にシフトレジスタ２９の第10ステージに
「１」が加算される。（なお、シフトレジスタ２９
の第10ステージの内容は、キーＡの第１キースイ
ツチがオンとなる前は「０」となつている。）そ
して、キーＡの第２キースイツチK₂が閉じた時
点で上記「１」の加算が停止し、以後、この加算
結果がキーＡがオンされている間はずつとシフト
レジスタ２９の第10ステージから打鍵強度データ
SDとして出力される。このように、この実施例
においては、第２キースイツチK₂が閉じる以前
のシフトレジスタ２９の内容は時間計測の途中経
過を示しており、正しい打鍵強度データSDを示
してはいない。第２キースイツチがオンとなつた
時点以後、言い換えれば、打鍵確認コードKDが
“１”となつた時点以後、正しい打鍵強度データ
SDがシフトレジスタ２９から出力される。以上
がキー情報発生回路２７の構成である。次に、中央処理装置（以下、CPUと称す）３
５は、プログラムに基づいて装置各部を制御する
もので、バスライン３６を介して装置各部と接続
されている。 ROM（リードオンリメモリ）３７はCPU３５
において用いられるプログラムおよび後述する強
度データ変換テーブル、強度データ補正テーブル
が各々記憶されているメモリでる。RAM（ラン
ダアクセスメモリ）３８は、第４図に示すように
領域３８ａ〜３８ｄを有する16Kワードのメモリ
であり、各領域３８ａ〜３８ｄは各々4Kワード
の記憶容量を有する。そして、領域３８ａ〜３８
ｃがフロツピイデイスク装置２２のデイスク搬へ
のデータ書込み、あるいはデイスク盤からのデー
タ読出しの際のバツフアメモリとして用いられ、
また、領域３８ｄがワーキング領域として用いら
れる。 FI−FOメモリ３４は16×16ビツトのフアース
トインフアーストアウトメモリであり、その書込
み／読出しはメモリコントローラ３９によつて制
御される。すなわち、CPU３５から書込み指令
がメモリコントローラ３９へ供給されると、メモ
リコントローラ３９がFI−FOメモリ３４を書込
み状態とする。これにより、キー情報発生回路２
７のシフトレジスタ２８〜３０内の全データがク
ロツクパルスφ₀に基づいてFI−FOメモリ３４へ
書込まれる。また、CPU３５からメモリコント
ローラ３９へ読出し指令が供給された場合は、メ
モリコントローラ３９がFI−FOメモリ３４を読
出し状態とする。これにより、FI−FOメモリ３
４内の全データがCPU３５を介してRAM３８の
領域３８ｄのニユーデータエリアNDEへ書込ま
れる。なお、このFI−FOメモリ３４を挿入して
いる理由は、CPU３５とキー情報発生回路２７
が各々異なる（同期していない）クロツクパルス
によつて駆動されているからである。ペダルスイツチインターフエイス２６は、ペダ
ルスイツチ群２５内の各ペダルスイツチのオン／
オフ状態を検出し、検出したオン／オフ状態に対
応するペダルデータPDを出力する回路である。制御信号発生回路４１は基本クロツク発生回路
４２から供給される2MHzのクロツクパルスφ₁を
CPU３５から供給される繰返しデータBDに基づ
いてカウントし、この結果得られる制御信号SS
をバスライン３６を介してCPU３５へ出力する。
この制御信号SSの周期は、通常４ｍsecである
が、場合によつて3.5ｍsec、３ｍsec、あるいは
200μsec等に変更される。操作部４３は、スタートスイツチ、ストツプス
イツチ、フロツピイデイスク装置２２のデイスク
盤への書込みを指定する書込み指定スイツチ、同
デイスク盤からの読出しを指定する読出し指定ス
イツチ等のスイツチ類および曲番号を指定するた
めの例えばテンキー等からなる操作釦を有して構
成され、各スイツチおよび操作釦の出力が各々コ
ード化され、バスライン３６へ出力される。ソレノイド駆動回路２３はCPU３５からバス
ライン３６およびアウトプツトインターフエイス
４５を介して供給されるソレノイド駆動データ
SKDに基づいて、周期が一定で、かつ同データ
SKDに対応するパルス幅を有するソレノイド駆
動信号を作成し、このソレノイド駆動信号を増幅
器４６，４６…を介して、CPU３５から供給さ
れるキーコードKCまたはペダルデータPDに対応
するソレノイド４７，４７…へ供給する。次に、上記構成によるピアノ自動演奏装置の動
作を説明する。〔1〕フロツピイデイスク装置２２のデイスク盤
に演奏者の演奏に関するデータを収録する場
合。この場合、演奏者は操作部４３に設けられて
いるデイスク書込み指定スイツチをオン状態と
した後、スタートスイツチを押し、以後、鍵盤
２０およびペダル装置２１を使用して通常のピ
アノ演奏を行い、第１曲目の演奏が終了したら
ストツプスイツチを押す。そして第２曲目を続
けて演奏する場合は、再びスタートスイツチを
押してから演奏を開始し、演奏が終了した場合
はストツプスイツチを押す。演奏者によつてスタートスイツチが押される
と、CPU３５が、まず４ｍsec周期を指定する
繰り返しデータBDを制御信号発生回路４１へ
出力する。これにより、以後４ｍsec周期の制
御信号SSが制御信号発生回路４１から出力さ
れ、CPU３５へ供給される。CPU３５は制御
信号SSが供給されるたびに次の各処理を行う。まず、メモリコントローラ３９へ書込み指
令を出力し、キー情報発生回路２７のシフト
レジスタ２８〜３０内の全データをFI−FO
メモリ３４へ転送させる。次に、FI−FOメモリ３４へ転送されたデ
ータをRAM３８の領域３８ｄ内に設定され
たニユーデータエリアNDE内に書込む。次に、ペダルスイツチインターフエイス２
６から出力されているペダルデータPDを
RAM３８のニユーデータエリアNDE内に書
込む。次に、RAM３８の領域３８ｄ内に設定さ
れているタイマエリアTE内のデータに「１」
を加算する。なお、この意味については後に
説明する。次に、RAM３８のニユーデータエリア
NDE内のデータと、RAM３８の領域３８ｄ
内に設定されているオールドデータエリア
ODE内のデータとを比較することにより、
鍵盤２０の押鍵状態およびペダル装置２１の
操作状態の変化（以下、この変化をイベント
と称する）を検出する。なお、オールドデー
タエリアODE内には前回（４ｍsec前）制御
信号SSが出力された時のシフトレジスタ２
８〜３０の内容およびペダルデータPDが
各々格納されている。ここで、上述したイベント検出について更
に説明する。まず、ペダル装置２１に関して
は、ペダルデータPDに変化があつた場合に
イベントとして検出される。次に、新たにキ
ーが押下された場合（キーオンの場合）は、
第１キースイツチK₁がオン状態となつたの
みではイベントとして検出されない。第２キ
ースイツチK₂がオン状態となつた時点、す
なわち、打鍵確認コードKD“１”信号とな
つた時点でイベントとして検出される。なお
このイベント検出時点は、厳密には、打鍵確
認コードが“１”信号となつた時点以後最初
に制御信号SSが出力される時点である。ま
た、キーが離鍵された場合（キーオフの場
合）は、前述したように第１キースイツチ
K₁がオフとなつた時キーコードKC、打鍵確
認コードKD等が「０」に戻り、したがつ
て、この時点（厳密にはこの時点以後最初に
制御信号SSが出力される時点）でイベント
が検出される。上記の処理においてイベントが検出され
なかつた場合は、RAM３８のニユーデータ
エリアNDEの内容をオールドデータエリア
ODEに移し、一連の処理を終了する。以後、
CPU３５は次の制御信号SSの発生を待つ。上記の処理においてイベントが検出され
た場合は、第５図に示すデータ群（以下、イ
ベントフレームEFと称す）を作成し、RAM
３８の領域３８ａに書込む。なお、イベント
フレームEFについては以下に詳述する。次に、イベントが検出された場合はタイマ
エリアTEをクリアする。次に、ニユーデータエリアNDEの内容を
オールドデータエリアODEへ移し、一連の
動作を終了する。以後、CPU３５は次の制
御信号SSの発生を待つ。以上が、制御信号SSが発生するたびにCPU
３５が行う処理である。ここで、上述したタイマエリアTE内のデー
タおよびイベントフレームEFについて説明す
る。まず、タイマエリアTE内のデータは、上述
したの処理から明らかなように、イベントが
発生するたびにクリアされ、上述したの処理
から明らかなように、制御信号SSが発生する
たびに「１」が加算される。すなわち、イベン
ト発生時におけるタイマエリアTE内のデータ
は、前回イベントが発生した時点から、今回の
イベント発生時までの時間（制御信号SSの周
期４ｍsecを基本単位とする時間）を示してい
る。次に、イベントフレームEFは第５図に示す
ように第１ワード数データWD１、タイマデー
タTD、イベントデータED、第２ワード数デ
ータWD２の４データから構成される。以下、
これらのデータを順次説明する。 (i) 第１ワード数データWD１このデータはタイマデータTDのワード数
およびイベントデータEDのワード数の合計
ワード数を示すデータである。 (ii) タイマデータTD 前記の処理を行う時点においてRAM３
８のタイマーエリアTE内に記憶されている
データであり、前回のイベント発生時点から
今回のイベント発生時点までの時間を示すデ
ータでる。なお、このタイマデータTDは２
ワード構成である。 (iii) イベントデータED このデータはイベントが発生したキーある
いはペダルに関するデータである。すななわ
ち、新たにキーが押下され、第２キースイツ
チK₂がオンとなつた場合は、第６図イに示
すように、押下キーのキーコードKC（７ビツ
ト）、キーオンコード（“１”）および同キー
の打鍵強度データSD（８ビツト）からなる２
ワードのデータがイベントデータEDとなる。
なお、上記キーコードKCおよび打鍵強度デ
ータSDはニユーデータエリアNDE内に記憶
されている。また、キーが離鍵された場合
は、第６図ロに示すように、離鍵されたキー
のキーコードKCおよびキーオフコード
（“０”）からなる１ワードのデータがイベン
トデータEDとなる。また、ペダル装置２１
のいずれかのペダルがオンとされた場合は第
６図ハに示すようにペダルデータPDおよび
ペダルオンコード（“１”）からなる１ワード
のデータがイベントデータEDとなり、オン
状態にあるペダルがオフとされた場合は、第
６図ニに示すようにペダルデータPDおよび
ペダルオフコード（“０”）からなる１ワード
のデータがイベントデータEDとなる。また、
例えば２個のキーが同時にオンとされた場合
は、第６図イに示すデータ２組がイベントデ
ータEDとなり、例えば、キーとペダルが同
時にオンとされた場合は、第６図イおよびハ
に示すデータがイベントデータEDとなる。
なお、上述したタイマデータTDおよびイベ
ントデータEDを合わせて演奏データと称す
る。 (iv) 第２ワード数データWD２このデータは第１ワード数データWD１と
全く同一のデータである。すなわち、この実
施例においては、同一のワード数データがイ
ベントフレームEFの頭部および最後部に付
加される。次に、上述したイベントフレームEFが領域
３８ａ内に書込まれる過程を例を挙げて具体的
に説明する。今、例えば第７図に示す時刻t₀においてスタ
ートスイツチがオンとされ、時刻t₄においてキ
ーF₃（第３オクターブ・Ｆ音のキー）のキース
イツチK₂がオンとされ、時刻t₈においてキー
G₃（第３オクターブ・Ｇ音のキー）のキースイ
ツチK₂がオンとされ、時刻t₁₁においてキーG₃
のキースイツチK₂がオフとされ、時刻t₁₄にお
いてキーF₃のキースイツチK₁がオフとされた
とする。時刻t₀においてスタートスイツチがオ
ンとされると、以後、４ｍsec毎の時刻t₁、t₂、
t₃において制御信号SSが発生するが、これらの
時刻t₁〜t₃において押鍵状態に変化はなく、イ
ベントは検出されない。次いで、時刻t₅におい
てイベントチエツクが行なわれると、時刻t₃の
状態に比較しキーF₃の押鍵状態が変化してい
ることからイベントが検出され、この結果、第
８図に示すイベントフレームEF−１がRAM３
８の領域３８ａ内に書込まれる。この場合、タ
イマデータTD−１「４」（このデータは第７図
における時間T₁を示している）となり、イベ
ントデータED−１はキーF₃のキーコードKC、
キーオンコード“１”および打鍵強度データ
SDとなり、また、第１、第２ワード数データ
WD１−１、WD２−１が共に「４」となる。次いで、時刻t₆、t₇においてイベントチエツ
クが行なれるが、これらの時刻t₆、t₇において
イベントは検出されず、したがつて、イベント
フレームEFの作成も行なわない。次に、時刻
t₉においてイベントチエツクが行われると、キ
ーG₃の押鍵状態が変化していることからイベ
ントが検出され、この結果、第８図に示すイベ
ントフレームEF−２がRAM３８の領域３８ａ
内に、前述したイベントフレームEF−１に連
続して書込まれる。以下同様に、時刻t₁₂にお
いてはキーG₃の押鍵状態が変化していること
からイベントが検出され、この結果、RAM３
８の領域３８ａ内に第８図に示すイベントフレ
ームEF−３が作成され、また、時刻t₁₅におい
ては、キーF₃の押鍵状態が変化していること
から、イベントが検出され、この結果、第８図
に示すイベントフレームEF−４が作成される。このように、この実施例においてはイベント
が検出されるたびに、演奏データ（タイマデー
タTDおよびイベントデータED）をイベント
フレームEFの形式でRAM３８の領域３８ａ内
に記憶していく。そして、領域３８ａがFull
（満ばい）の状態になると、以後、イベントフ
レームEFがRAM３８の領域３８ｂ内に書込ま
れ、また、CPU３５が領域３８ａ内のデータ
を順次DMAコントローラ５０の制御に従つて
デイスクコントローラ４９を介してフロツピイ
デイスク装置２２へ供給し、同デイスク装置２
２内のデイスク盤へ書込む。次いで、領域３８
ｂがFullの状態になつた場合は、領域３８ｃ内
にイベントフレームEFが作成され、また、領
域３８ｂ内のデータがデイスク盤に書込まれ
る。このように領域３８ａ，３８ｂ，３８ｃは
サイクリツクに使用される。以上がピアノ演奏者の演奏に係る演奏データ
をフロツピイデイスク装置２２内のデイスク盤
に収録する過程である。ところで、この実施例においては複数の曲の
演奏データを各々デイスク盤に書込むことがで
きるが、収録された各曲の演奏データを読出す
際の便宜上次の処置が採られている。すなわち、まずスタートスイツチが押される
と、第９図イに示すように各ビツトが全て
“０”の曲間コードMC−１がRM３８の領域３
８ａの先頭番地に書込まれ、以後、イベントが
発生するたびにイベントフレームEFが曲間コ
ードMC−１に連続して順次領域３８ａ内に書
込まれる。なお、第８図における符号MC−１
も上記曲間コードを示している。そして、第１
曲目の演奏が終了した後、演奏者が再びスター
トスイツチを押し、次いで第２曲目の演奏を開
始すると、曲間コードMC−２が再び領域３８
ａ（あるいは領域３８ｂ、３８ｃ）に書込まれ、
以後、この曲間コードMC−２に続けてイベン
トフレームEFが書込まれていく。第３曲目、
第４曲目…の演奏を続けて行う場合も同様であ
る。そして、各曲の演奏が終了するごとに、演
奏者がストツプスイツチを押すと、領域３８ａ
〜３８ｃ内のデータがフロツピイデイスク装置
２２のデイスク盤に書込まれた後、曲間コード
のアドレス（デイスク盤のアドレス）がデイス
ク盤の別のトラツクに第１曲目から順次書込ま
れ、これにより、第９図ロに示すインデイツク
ステーブルIDTが作成される。このように、この実施例においては、曲間コ
ードを第１曲目の先頭および曲間に書込むこ
と、および、インデツクステーブルIDTをデイ
スク盤内に作成することにより、演奏データを
読出す際の便宜を図つている。〔2〕自動演奏を行う場合。次に、フロツピイデイスク装置２２のデイス
ク盤に書込まれた演奏データを読出し、この読
出した演奏データに基づいてピアノの自動演奏
を行う場合の第２図に示す装置の動作を説明す
る。この場合、操作者はまず操作部４３のデイス
ク読出し指定スイツチをオンとした後、操作部
４３の操作釦によつて曲番号を指定し、そし
て、スタートスイツチを押す。スタートスイツチが押されると、CPU３５
は、まずフロツピイデイスク装置２２のデイス
ク盤のインデイツクステーブル（第９図ロ参
照）から、繰作釦によつて指定された曲番号に
対応するアドレス（曲間コードのアドレス）を
読出す。次いで、読出したアドレスをデイスク
コントローラ４９を介してフロツピイデイスク
装置２２へ供給し、デイスク盤の同アドレス以
降に収録されているデータを12Kワード分
RAM３８の領域３８ａ〜３８ｃへ順次転送す
る。次いでCPU３５は、前述したデータ収録
の場合と同様に４ｍsecを指定する繰り返しデ
ータBDを制御信号発生回路４１へ出力する。
これにより、制御信号発生回路４１から４ｍ
sec周期の制御信号SSが出力され、CPU３５へ
供給される。以後、CPU３５は制御信号SSに
基づいて領域３８ａ〜３８ｃ内のデータの処理
を行う。以下、この処理過程について説明する
が、説明の便宜上、領域３８ａの先頭番地から
順に第８図に示す曲間コードMC−１およびイ
ベントフレームEF−１、EF−２、…が書込ま
れているものとする。さて、CPU３５は４ｍsec周期を指定する繰
り返しデータBDを制御信号発生回路４１へ出
力した後、第８図に示す第１ワードデータWD
１−１（「４」）およびタイミングデータTD−
１（「４」）をRAM３８の領域３８ａから読出
し、領域３８ｄの一時記憶エリアSPEおよびタ
イマエリアTEへ各々書込む。以後、制御信号
SSが出力されるたびに、タイマエリアTEの内
容から「１」を減算し、この減算結果を再びタ
イマエリアTEに書込む。そして、タイマエリ
アTEの内容が「０」となつた時点、すなわち、
第７図に示す時間T₁が経過した時点で、次の
処理を行う。 (a) RAM３８の一時記憶エリアSPEに記憶さ
れている第１ワード数データWD１−１
（「４」）からタイマデータTDのワード数
「２」を減算する。 (b) この減算結果、すなわち、イベントデータ
ED−１のワード数「２」に基づいて領域３
８ａからイベントデータED−１（第８図）
を読出し、読出したイベントデータED−１
を領域３８ｄのイベントデータエリアEDE
に書込む。 (c) 領域３８ａから第８図に示す第ワード数デ
ータWD１−２（「４」）およびタイマデータ
TD−２（「３」）を読出し、領域３８ｄの一
時記憶エリアSPEおよびタイマエリアTEへ
各々書込む。領域３８ｄのイベントデータエリアEDE
にイベントデータED−１が書込まれると
（上記(b)の処理）、このイベントデータED−
１（キーF₃のキーコードKC、打鍵強度デー
タSD、キーオンコード“１”）に基づいてソ
レノイド駆動データSKDが作成され、ソレ
ノイド駆動回路２３へ供給される。ソレノイ
ド駆動回路２３はソレノイド駆動データ
SKDに基づいてソレノイド駆動信号を作成
し、増幅器４６を介してキーF₃に設けられ
たソレノイド４７へ供給する。これにより、
キーF₃が打鍵強度データSDに対応する強さ
で駆動される。なお、このソレノイド４７が
駆動される過程については後に詳述する以後、制御信号SSが出力されるごとに、前述
した場合と同様に、タイマエリアTEの内容（こ
の場合、「３」）から「１」が減算される。そし
て、タイマエリアTEの内容が「０」となつた時
点（第７図に示す時間T₂が経過した点）で、再
び前述した場合と同様の処理が行なわれる。すな
わち、 (a) 第１ワード数データWD１−２（「４」）から
タイマデータTDのワード数「２」が減算され
る。 (b) この減算結果（「２」）に基づいて領域３８ａ
からイベントデータED−２が読出され、イベ
ントデータエリアEDEに書込まれる。 (c) 領域３８ａから第１ワ−ド数データWD１−
３（「３」）およびタイマデータTD−３
（「２」）が読出され、一時記憶エリアSPEおよ
びタイマエリアTEに各々書込まれる。また、イベントデータエリアEDEにイベント
データED−２（キーG₃のキーコードKC、打鍵
強度データSD、キーオンコード“１”）が書込ま
れると、このイベントデータED−２に基づいて、
キーG₃に設けられたソレノイド４７が駆動され
る。次いで、タイマデータTD−３（「２」）に対応
する時間T₃（第７図）が経過すると、再び前述し
た(a)〜(c)と同様の処理が行われ、この結果、タイ
マエリアTEにタイマデータTD−４（「２」）が、
イベントデータエリアEDEにイベントデータED
−３が、一時記憶エリアSPEに第１ワード数デー
タWD１−４各々書込まれる。そして、イベント
データエリアEDEにイベントデータED−３（キ
ーG₃のキーコードKCおよびキーオフコード
“０”）が書込まれると、キーG₃に設けられたソ
レノイド４７がオフとされる。以下同様の過程が繰り返えされ、ピアノが自動
的に演奏される。そして、RAM３８の領域３８
ａ内の全データの自動演奏が終了すると、引続い
て領域３８ｂ内のデータに基づいて自動演奏が行
われる。また、領域３８ｂ内のデータによる自動
演奏が行われている間に、フロツピイデイスク装
置２２のデイスク盤から次のデータが読出され、
領域３８ａに書込まれる。領域３８ｂ内のデータ
の自動演奏が終了すると、引き続いて領域３８ｃ
→３８ａ→３８ｂ→…の順で自動演奏が行われ、
また、領域３８ａのデータ書込みが終了すると、
以後、領域３８ｂ→３８ｃ→３８ａ…の順で各領
域内にデータが書込まれる。なお、上述した例においては鍵盤２０のキーの
駆動のみについて説明したが、ペダル装置２１の
ペダルの駆動も同様にして行われる。また、自動演奏のテンポを変更したい場合は４
ｍsec周期を指定する繰り返しデータBDに代えて
例えば３ｍsec、3.5ｍsec等の周期を指定する繰
り返しデータBDと制御信号発生回路４１へ供給
すればよい。次に、イベントデータエリアEDE内に書込ま
れたイベントデータEDに基づいてソレノイド４
７が駆動される過程を第１０図を参照して説明す
る。なお、以下の説明においては、キーF₃が駆
動される場合を例にとる。まず、第１０図においてイ〜ハは各々次の波形
を示している。 (イ) キーF₃のオン／オフ動作を示す波形。ここで、時刻t₁は演奏者がキーF₃にタツチし
た時刻、時刻t₂はキーF₃の第２キースイツチ
K₂がオンとなつた時刻、すなわち、イベント
データED−１（第８図）がRAM３８の領域
３８ａに書込まれる時刻、時刻t₃はキーF₃が下
限位置に達した時刻、時刻t₄は演奏者がキーF₃
を離し始めた時刻、時刻t₅はキーF₃の第１キー
スイツチK₁がオフとなつた時刻、すなわち、
イベントデータED−４がRAM３８の領域３
８ａに書込まれる時刻、時刻t₆は演奏者がキー
F₃を完全に離した時刻である。 (ロ) キーF₃のキーオンが検出されてから、キー
F₃のキーオフが検出されるまでの時間を示す
波形、すなわち、回路上のキーオン時間を示す
波形。 (ハ) 実際の楽音（弦の打撃による楽音）が発生し
ている時間を示す波形。すなわち、実際の楽音はキーF₃略下限位置
に達した時刻において発生し、以後キーF₃が
押下されている間、楽音が連続して発生し、キ
ーが離されつつある途中、キーの移動距離の略
中間において楽音の発生が停止する。以上の波形が演奏データ収録時の状態を示して
いる。そして、(イ)に示すキー動作に基づいてデイ
スク盤に収録された演奏データを再生する場合、
時刻t₂においてイベントデータED−１がイベン
トデータエリアEDEに書込まれたとすると、イ
ベントデータED−４が時刻t₅においてイベント
データエリアEDEに書込まれることになる。な
お、データ収録時とデータ再生時の時間軸は当然
異なるが、ここでは説明の便宜上同一時間軸とす
る。さて、時刻t₂においてイベントデータエリア
EDE内にイベントデータED−１が書込まれる
と、まず、このイベントデータED−１の打鍵強
度データSDがROM３７内に記憶されている打鍵
強度データ変換テーブルおよび打鍵強度データ補
正テーブルに基づいて変換される。この結果得ら
れるデータを打鍵強度データHSDと称する。なお、打鍵強度データSDを打鍵強度データ
HSDに変換する理由は次の通りである。 (i) 打鍵強度データSDは演奏者の打鍵強度に比
例した値を有するデータであるのに対し、ソレ
ノイド４７はそのプランジヤの動作速度がソレ
ノイド駆動信号のパルス幅にリニアに対応しな
い。すなわち、打鍵強度データSDに比例する
パルス幅を有するソレノイド駆動信号をソレノ
イド４７へ印加しても、打鍵強度データSDに
比例するプランジヤの動作速度を得ることはで
きない。したがつて、打鍵強度データSDに対
応するプランジヤの動作速度が得られないよう
に打鍵強度データSDを変換する必要がある。 (ii) 黒鍵、白鍵によつてキーを駆動する力が異な
り、したがつて、黒鍵であるか白鍵であるかに
よつて打鍵強度データを補正する必要がある。 (iii) ソレノイド４７，４７…はスペースの関係で
一直線上に配置することができず例えば千鳥状
に配置する場合がある。この場合、ソレノイド
４７の位置による補正が必要となる。 (iv) キーの音高によつても打鍵強度データSDを
わずかに補正する必要がある。（キースケーリ
ングと称される。）次に、上述した打鍵強度データHSDに基づい
て、時間の経過とともに第１０図ニまたはヘに示
すようにその値が変化するソレノイド駆動データ
SKDが作成される。なお、ニは打鍵強度データ
HSDの値が小の場合（弱い音の場合）であり、
またヘは打鍵強度データHSDの値が大の場合
（強い音の場合）である。そして、これらのソレ
ノイド駆動データSKDが、遂次、イベントデー
タエリアEDE内のキーコードKC（キーF₃のキー
コード）と共にアウトプツトインターフエイス４
５を介してソレノイド駆動回路２３へ供給され
る。ソレノイド駆動回路２３は、供給されたソレ
ノイド駆動データSKDに対応するパルス幅を有
する一定周期のソレノイド駆動信号を作成し、キ
ーF₃に設けられたソレノイド４７へ供給する。
これにより、イベントデータED−１の打鍵強度
データSDに対応する強さでキーF₃が駆動され、
キーF₃の楽音が発生する。次いで、時刻t₅におい
て、イベントデータエリアEDE内にイベントデ
ータED−４が読込まれると、この時刻t₅からら
一定時間T₄（第１０図ニ、ヘ参照）が経過した時
点でソレノイド駆動データSKDが零とされ、こ
の結果キーF₃のソレノイドへ印加されていた駆
動信号がオフとされ、キーF₃の楽音が停止する。
なお、第１０図ニに示すソレノイド駆動データ
SKDがソレノイド駆動回路２３へ印加された場
合のキーF₃の楽音の発音タイミングを第１０図
ホに、第１０図ヘに示すソレノイド駆動データ
SKDがソレノイド駆動回路２３へ印加された場
合のキーF₃の楽音の発音タイミングを第１０図
トにそれぞれ示す。次に、第１０図ニあるいはヘに示すソレノイド
駆動データSKDにおける時間T₁〜T₄およびデー
タSKD₁〜SKD₃について説明する。 T₁：オンデイレイ時間このオンデイレイ時間T₁は、強い音の場合と
弱い音の場合とでソレノイド４７の動作時間（ソ
レノイド４７のプランジヤの動作時間）が異なる
ため、この動作時間の違いを補正するための時間
である。すなわち、弱い音の場合はソレノイド４
７の動作時間が長いため、ソレノイド駆動データ
SKDをソレノイド駆動回路２３へ出力してから、
実際に楽音が発生するまでの時間（第１０図ホに
おける時間Ta）が長くなる。これに対し、強い
音の場合は、ソレノイド４７の動作時間が短か
く、この結果、ソレノイド駆動データSKDをソ
レノイド駆動回路２３へ出力してから、楽音が発
生するまでの時間（第１０図トにおける時間Tb）
が短かくなる。したがつて、弱い音の場合は時間
T₁を小とし、また、強い音の場合、時間T₁を大
とする補正が必要となる。この補正を行わない
と、例えば弱い音と強い音が同時に演奏された場
合、常に弱い音が強い音より遅れて発生するとい
う不都合が生じる。また、第１０図イに示す時刻t₂およびt₃の間の
時間（同図ハに示す時間Tc）は強い音の場合と
弱い音の場合とで異なつてくる。（この理由は、
キー操作のスピードが異なるからである。）そこ
で、オンデイレイ時間T₁は、この時間差も加味
されて決定される。このオンデイレイ時間T₁を求めるには種々の
方法があるが、例えばROM３７内に予め打鍵強
度データSDとオンデイレイ時間T₁との対称テー
ブルを用意しておけばよい。 SKD₁：静止摩擦脱出のためのデータ。すなわち、このデータSKD₁がソレノイド駆動
信号に変換され、ソレノイド４７へ供給されると
ソレノイド４７のプランジヤが静止摩擦を脱出し
た状態となる。このデータSKD₁の値は常に一定
である。 T₂：静止摩擦脱出のための時間（一定）。 SKD₂：打鍵強度データHSDの値に対応する値を
有するデータ。このデータSKD₂の値の大小により、ソレノイ
ド４７のプランジヤの動作速度が決定され、した
がつて、打鍵強度が決定される。 T₃：ソレノイド４７のプランジヤを完全に突出
状態とするための時間。データSKD₂の値が大の場合は、ソレノイド４
７のプランジヤの動作時間が短かく、したがつ
て、時間T₃は小さくてよい。一方、データSKD₂
の値が小の場合はプランジヤの動作時間が長く、
したがつて、時間T₃を大とすることが必要とな
る。 SKD₃：ソレノイド保持データ。すなわち、一旦駆動されたソレノイド４７のプ
ランジヤを突出状態で保持するためのデータ。 T₄：オフデイレイ時間。このオフデイレイ時間は、第１０図ハに示す演
奏時の発音時間と、第１０図ホまたはトに示す再
生時の発音時間とを一致させるための時間であ
る。すなわち、演奏時の楽音は、第１０図ハに示
すように時刻t₂よりも時間Tcだけ遅れて発生し、
時刻t₅により時間Tdだけ前の時点で終了する。
これに対し、再生時の楽音は、第１０図ホに示す
ように時刻t₂より時間Teだけ遅れて発生し、ソ
レノイド駆動データSKDが零となる時刻t₇（第１
０図ニ）よりソレノイド４７の動作遅れ時間Tf
だけ遅れて停止する。したがつて、演奏時の発音
時間と再生時の発音時間とを一致させるために
は、時間T₄として、 T₄＝（Te−Tc）−Td−Tf …(1) なる値を選べばよい。なお、この時間T₄は、こ
の実施例においては予め一定値が設定される。なお、第１０図ニあるいはヘに示すソレノイド
駆動データSKDは、静止摩擦脱出のためのデー
タSKD₁が打鍵強度データHSDの値に対応する値
を有するデータSKD₂より大きい値の場合を示し
たが、SKD₁がSKD₂より小さい値の場合もある
ことはいうまでもない。以上詳細に説明したように、この発明によれば
ソレノイドのプランジヤの静止摩擦を脱出するた
めの第１のデータと、打鍵強度に対応する第２の
データと、ソレノイドのプランジヤを保持するた
めの第３のデータとを順次所定のタイミングでソ
レノイド駆動手段へ供給することにより、ソレノ
イドを駆動手段するようにしたので、演奏時の発
音時間および打鍵強度を忠実に再生することがで
きる利点が得られる。

【図面の簡単な説明】

第１図は従来のピアノ自動演奏装置の構成を示
す概略構成図、第２図はこの発明の一実施列の構
成を示すブロツク図、第３図はピアノの各キーに
設けられるキースイツチK₁，K₂の構成を示す側
断面図、第４図は第２図におけるRAM３８の内
部構成を示す図、第５図はイベントフレームEF
の構成を示す図、第６図はイ〜ニは各々、イベン
トデータEDのフオーマツトを示す図、第７図は
キー操作の一例を示すタイミング図、第８図は第
７図に示すキー操作に対応して第２図に示す
RAM３８に書込まれるデータを示す図、第９図
イ、ロは曲番号検索用のインデツクステーブル
IDTを説明するための図、第１０図イ〜トは各々
ソレノイド４７の駆動過程を説明するためのタイ
ミングチヤートである。２３……ソレノイド駆動回路、４７……ソレノ
イド、SKD₁……第１のデータ、SKD₂……第２
のデータ、SKD₃……第３のデータ。

Claims

【特許請求の範囲】

１ピアノの各キーに各々設けられたソレノイド
を、ソレノイドオン指令およびソレノイドオフ指
令に基づいて駆動するソレノイド駆動方法におい
て、前記ソレノイドオン指令から打鍵強度によつ
て決定される時間経過後に、前記ソレノイドのプ
ランジヤの静止摩擦を脱出するための第１のデー
タを、一定時間、前記ソレノイドを駆動するソレ
ノイド駆動手段へ供給し、次いで、打鍵強度に対
応する値を有する第２のデータを、前記ソレノイ
ド駆動手段へ供給し、次いで前記ソレノイドのプ
ランジヤを保持するための第３のデータを前記ソ
レノイド駆動手段へ供給し、そして、前記ソレノ
イドオフ指令から所定時間経過後に前記第３のデ
ータをオフ状態とすることを特徴とするピアノ自
動演奏装置におけるソレノイド駆動方法。