JPH0518114B2 - - Google Patents
Info
- Publication number
- JPH0518114B2 JPH0518114B2 JP57225385A JP22538582A JPH0518114B2 JP H0518114 B2 JPH0518114 B2 JP H0518114B2 JP 57225385 A JP57225385 A JP 57225385A JP 22538582 A JP22538582 A JP 22538582A JP H0518114 B2 JPH0518114 B2 JP H0518114B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- solenoid drive
- key
- solenoid
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000005259 measurement Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
この発明はピアノ自動演奏装置に係り、特に、
ピアノの各操作子（すなわち、キーおよびペダ
ル）を自動操作するソレノイドを駆動するソレノ
イド駆動方法に関する。 従来のピアノ自動演奏装置として、フロツピイ
デイスク等の記憶媒体に記憶された演奏データを
読出し、この読出した演奏データを予めROM
（リードオンリメモリ）内に設定されている変換
テーブルを用いてソレノイド駆動データに変換
し、このソレノイド駆動データに基づいて操作子
駆動用のソレノイドを駆動して自動演奏を行うも
のが知られている。 ところで、ピアノのキーを例にとると、キー操
作をハンマに伝達する駆動機構（ピアノアクシヨ
ン）は、周囲温度の変化、周囲湿度の変化、経年
変化、あるいはピアノ個々のばらつき等により動
作特性が変化し、このため、同一の演奏データ
（すなわち、同一のソレノイド駆動データ）に基
づいてキーを駆動しても、常に同一の強度によつ
てハンマが駆動されるとは限らず、周囲温度等に
応じて異なつた強度となる。すなわち、駆動誤差
が発生する。ペダルの場合も同様のことが言え
る。 そこでこの発明は、上述した周囲温度の変化等
に基づく駆動誤差を防止することができるピアノ
自動演奏装置におけるソレノイド駆動方法を提供
するもので、自動演奏を行う前に装置内部におい
て前述した変換テーブルを自動的に作成し、この
作成した変換テーブルに基づいて演奏データ／ソ
レノイド駆動データの変換を行うことを特徴とし
ている。 以下、図面を参照しこの発明の一実施例につい
て説明する。 第１図はこの発明による方法を適用したピアノ
自動演奏装置の構成を示すブロツク図である。こ
の図において、符号１はピアノの鍵盤であり、こ
の鍵盤１の各キーの下方には各々、キーのオン／
オフおよび打鍵強度を検出するための第１キース
イツチK1および第２キースイツチK2（図示は省略
する）が並列に設けられている。そして、キーを
操作すると、まず第１キースイツチK1がオン状
態となり、次いで第２キースイツチK2がオン状
態となる。この場合、キーオンは第２キースイツ
チK2のオンにより検出され、キーオフは第１キ
ースイツチK1のオフにより検出され、また、打
鍵強度は第１キースイツチK1がオンとなつた時
刻と第２キースイツチK2がオンとなつた時刻と
の時間差により検出される。キースイツチ群２は
上述したキースイツチの集合を示すブロツクであ
る。キーデータ発生回路３は、キースイツチ群２
の各キースイツチの出力を順次走査することによ
り各キースイツチのオン／オフ状態を検出する。
そして、あるキーが操作された場合、同キーの第
１キースイツチK1がオンとなつた時刻から第２
キースイツチK2がオンとなるまでの時間を計測
し、この計測結果（すなわち、キーの動作スピー
ド）を打鍵強度データKD（演奏データ）として
出力し、また、第２キースイツチK2がオンとな
つた時点で、同キーのキーコードKCを出力し、
第１キースイツチK1がオフとなつた時点でキー
コードKCの出力を停止する。CPU（中央処理装
置）４は装置各部をプログラムに基づいて制御す
るもので、バスライン５を介して装置各部と接続
されている。ROM（リードオンリメモリ）６は、
CPU４において用いられるプログラムが予め記
憶されているメモリである。RAM（ランダムア
クセスメモリ）７はデータ一時記憶用のメモリ、
RAM８は電源投入時において、打鍵強度デー
タ／ソレノイド駆動データ変換テーブルが書込ま
れるメモリである。また、９はフロツピイデイス
ク装置、１０はこのフロツピイデイスク装置９を
制御するデイスクコントローラ、１１は一定周期
（例えば、4msec）のクロツクパルスφを発生す
るパルス発生器、１２は鍵盤１の各キーに各々対
応して設けられたキー駆動用のソレノイド１３，
１３……を駆動するソレノイド駆動回路である。
以上説明した各要素のうちCPU４、キーデータ
発生回路３、ROM６、RAM７、RAM８、デイ
スクコントローラ１０およびパルス発生器１１に
より制御装置１００が構成されている。この制御
装置１００により、上記打鍵強度データ／ソレノ
イド駆動データ変換テーブルを作成するための制
御および演奏データの再生／記憶に関する制御が
行われる。 次に、第１図に示す回路の動作を説明する。最
初に、フロツピイデイスク装置９のフロツピイデ
イスクにデータを収録する場合について説明す
る。 CPU４はパルス発生器１１からクロツクパル
スφが出力される毎に、その時点でキーデータ発
生回路３から出力されているキーコードKCおよ
び打鍵強度データKDを読込み、読込んだ各デー
タKCおよびKDをRAM７に書込む。次いで、前
回（4msec前）RAM７に書込んだキーコードKC
と今回書込んだキーコードKCとを比較すること
により、各キーのオン／オフ状態の変化（以下、
イベントと称す）を検出し、この検出結果に基づ
いてRAM７内に第２図に示すイベントブロツク
EBを作成する。このイベントブロツクEBにおい
て、タイマデータTDは前回のイベント発生時刻
から今回のイベント発生時刻までの時間に対応す
るデータであり、また、イベントデータEDは第
３図イまたはロに示す形式のデータである。ここ
で、第３図イはイベントがキーオンの場合であ
り、この場合、オン状態になつたキーのキーコー
ドKCと、同キーの打鍵強度データKDと、キー
オンを示すデータ“１”が各々イベントデータ
EDとしてイベントブロツクEBに書込まれる。ま
た、第３図ロはイベントがキーオフの場合であ
り、この場合、オフとされたキーのキーコード
KCとキーオフを示すデータ“０”が各々イベン
トデータEDとしてイベントブロツクEB内に書込
まれる。 以下、クロツクパルスφが供給される毎に上述
したイベントブロツクEBがRAM７内に作成さ
れる。なお、イベントが検出されなかつた場合は
勿論イベントブロツクEBの作成は行われない。
そして、RAM７内に一定数（あるいは一曲分）
のイベントブロツクEBが作成された時点で、
CPU４はRAM７内の各イベントブロツクEBを
作成された順に順次フロツピイデイスク装置９へ
転送し、フロツピイデイスクに書込む。 以上が、データ収録時の第１図に示す装置の動
作である。次に、データ再生時（自動演奏時）の
動作を説明する。 装置に電源が投入されると、CPU４は、まず
RAM８内に打鍵強度データ／ソレノイド駆動デ
ータ変換テーブルを作成する。なお、この作成課
程については後に詳述する。次に、CPU４は、
フロツピイデイスク装置９のフロツピイデイスク
内の一定数（あるいは１曲分）のイベントブロツ
クEBをRAM７へ転送する。次に、RAM７内の
先頭のイベントブロツクEB（すなわち、データ収
録時において、最初に作成されたイベントブロツ
クEB）のイベントデータEDがキーオンを示すイ
ベントデータED（第３図イ参照）であるか、キー
オフを示すイベントデータED（第３図ロ参照）で
あるかをチエツクする。そして、キーオンを示す
イベントデータEDであつた場合は次の処理を行
う。すなわち、先ず、先頭のイベントブロツク
EB内のタイマデータTDの時間を計測する。そ
して、この時間が経過した時点で先頭のイベント
ブロツクEB内の打鍵強度データKDを読出、ア
ドレスデータに変換し、RAM８へ供給する。こ
れにより、RAM８から先頭のイベントブロツク
EB内の打鍵強度データKDに対応するソレノイ
ド駆動データSDが読出され、バスライン５を介
してCPU４へ供給される。CPU４は、供給され
たソレノイド駆動データSDをソレノイド駆動回
路１２へ出力し、またこの時、同時に先頭のイベ
ントブロツクEB内のキーコードKCおよびデータ
“１”を各々ソレノイド駆動回路１２へ出力する。
これらの各データが各々ソレノイド駆動回路１２
へ供給されると、ソレノイド駆動回路１２はキー
コードKCに対応するソレノイド１３へソレノイ
ド駆動データSDに対応するレベル（ソレノイド
１３をパルス信号によつて駆動する場合はパルス
幅）を有する駆動信号を出力する。これにより、
キーコードKCに対応するキーがソレノイド駆動
データSDに対応する強度で駆動される。次に 次にCPU４は、第２番目のイベントブロツク
EBのイベントデータEDがキーオンを示すイベン
トデータEDであるか、キーオフを示すイベント
データEDであるかをチエツクする。そして、キ
ーオンを示すイベントデータEDであつた場合は
前述した場合と同様の処理を行うが、キーオフを
示すイベントデータEDであつた場合は、第２番
目のイベントブロツクEBのタイマデータTDの
時間を計測し、この時間が経過した時点で同イベ
ントブロツクEB内のキーコードKCおよびデータ
“０”をソレノイド駆動回路１２へ出力する。第
２番目のイベントブロツクEBのキーコードKCお
よびデータ“０”がソレノイド駆動回路１２へ供
給されると、ソレノイド駆動回路１２が供給され
たキーコードKCに対応するソレノイド１３の駆
動信号をオフとする。これにより、上記キーコー
ドKCに対応するキーがオフとされる。以下、上
述した過程が順次繰返えされて、ピアノの自動演
奏が行われる。 次に、CPU４がRAM８内に打鍵強度データ／
ソレノイド駆動データ変換テーブルを作成する過
程については説明する。なお、第１図に示す実施
例においては、打鍵強度データKDが「０」〜
「255」の256段階に、ソレノイド駆動データSDが
「０」〜「127」の128段階に各々変化し得るもの
とする。 装置に電源が投入されると、CPU４は、まず
予め決められている例えば４個のキー（以下、こ
れらのキーをKI1〜KI4とする）をソレノイド駆
動データSD「０」で駆動する。すなわち、まずソ
レノイド駆動データSD「０」と、キーKI1のキー
コードKCと、データ“１”を各々ソレノイド駆
動回路１２へ出力し、次いで、〔SD「０」、キー
KI2のキーコードKC、“１”〕、〔SD「０」、キー
KI3のキーコードKC、“１”〕〔SD「０」、キーKI4
のキーコードKC、“１”〕を順次ソレノイド駆動
回路１２へ出力する。なお、キーKI1〜KI4とし
ては、例えば低音部、中低音部、中高音部、高音
部から各々１キーづつ選ばれる。次にCPU４は、
キーデータ発生回路３から出力されるキーKI1〜
KI4の各打鍵強度データKDをRAM７に格納す
る。次に、キーKI1〜KI4を共にオフとし、次い
で、キーKI1〜KI4をソレノイド駆動データ「１」
で駆動し、そして、キーデータ発生回路３から出
力されるキーKI1〜KI4の各打鍵強度データKDを
RAM７に格納する。以下、ソレノイド駆動デー
タ「２」〜「127」の各々について上記動作を繰
返す。これにより、RAM７内にソレノイド駆動
データSD「０」〜「127」の各々に対応して４種
の打鍵強度データKDが格納される。 次に、CPU４はRAM７内のソレノイド駆動デ
ータSD「０」〜「127」の各々に対応する４種の
打鍵強度データKDの各平均値を求める。ここ
で、求められた打鍵強度データKDの各平均値が
例えば第１表に示すものであつたとする。
ピアノの各操作子（すなわち、キーおよびペダ
ル）を自動操作するソレノイドを駆動するソレノ
イド駆動方法に関する。 従来のピアノ自動演奏装置として、フロツピイ
デイスク等の記憶媒体に記憶された演奏データを
読出し、この読出した演奏データを予めROM
（リードオンリメモリ）内に設定されている変換
テーブルを用いてソレノイド駆動データに変換
し、このソレノイド駆動データに基づいて操作子
駆動用のソレノイドを駆動して自動演奏を行うも
のが知られている。 ところで、ピアノのキーを例にとると、キー操
作をハンマに伝達する駆動機構（ピアノアクシヨ
ン）は、周囲温度の変化、周囲湿度の変化、経年
変化、あるいはピアノ個々のばらつき等により動
作特性が変化し、このため、同一の演奏データ
（すなわち、同一のソレノイド駆動データ）に基
づいてキーを駆動しても、常に同一の強度によつ
てハンマが駆動されるとは限らず、周囲温度等に
応じて異なつた強度となる。すなわち、駆動誤差
が発生する。ペダルの場合も同様のことが言え
る。 そこでこの発明は、上述した周囲温度の変化等
に基づく駆動誤差を防止することができるピアノ
自動演奏装置におけるソレノイド駆動方法を提供
するもので、自動演奏を行う前に装置内部におい
て前述した変換テーブルを自動的に作成し、この
作成した変換テーブルに基づいて演奏データ／ソ
レノイド駆動データの変換を行うことを特徴とし
ている。 以下、図面を参照しこの発明の一実施例につい
て説明する。 第１図はこの発明による方法を適用したピアノ
自動演奏装置の構成を示すブロツク図である。こ
の図において、符号１はピアノの鍵盤であり、こ
の鍵盤１の各キーの下方には各々、キーのオン／
オフおよび打鍵強度を検出するための第１キース
イツチK1および第２キースイツチK2（図示は省略
する）が並列に設けられている。そして、キーを
操作すると、まず第１キースイツチK1がオン状
態となり、次いで第２キースイツチK2がオン状
態となる。この場合、キーオンは第２キースイツ
チK2のオンにより検出され、キーオフは第１キ
ースイツチK1のオフにより検出され、また、打
鍵強度は第１キースイツチK1がオンとなつた時
刻と第２キースイツチK2がオンとなつた時刻と
の時間差により検出される。キースイツチ群２は
上述したキースイツチの集合を示すブロツクであ
る。キーデータ発生回路３は、キースイツチ群２
の各キースイツチの出力を順次走査することによ
り各キースイツチのオン／オフ状態を検出する。
そして、あるキーが操作された場合、同キーの第
１キースイツチK1がオンとなつた時刻から第２
キースイツチK2がオンとなるまでの時間を計測
し、この計測結果（すなわち、キーの動作スピー
ド）を打鍵強度データKD（演奏データ）として
出力し、また、第２キースイツチK2がオンとな
つた時点で、同キーのキーコードKCを出力し、
第１キースイツチK1がオフとなつた時点でキー
コードKCの出力を停止する。CPU（中央処理装
置）４は装置各部をプログラムに基づいて制御す
るもので、バスライン５を介して装置各部と接続
されている。ROM（リードオンリメモリ）６は、
CPU４において用いられるプログラムが予め記
憶されているメモリである。RAM（ランダムア
クセスメモリ）７はデータ一時記憶用のメモリ、
RAM８は電源投入時において、打鍵強度デー
タ／ソレノイド駆動データ変換テーブルが書込ま
れるメモリである。また、９はフロツピイデイス
ク装置、１０はこのフロツピイデイスク装置９を
制御するデイスクコントローラ、１１は一定周期
（例えば、4msec）のクロツクパルスφを発生す
るパルス発生器、１２は鍵盤１の各キーに各々対
応して設けられたキー駆動用のソレノイド１３，
１３……を駆動するソレノイド駆動回路である。
以上説明した各要素のうちCPU４、キーデータ
発生回路３、ROM６、RAM７、RAM８、デイ
スクコントローラ１０およびパルス発生器１１に
より制御装置１００が構成されている。この制御
装置１００により、上記打鍵強度データ／ソレノ
イド駆動データ変換テーブルを作成するための制
御および演奏データの再生／記憶に関する制御が
行われる。 次に、第１図に示す回路の動作を説明する。最
初に、フロツピイデイスク装置９のフロツピイデ
イスクにデータを収録する場合について説明す
る。 CPU４はパルス発生器１１からクロツクパル
スφが出力される毎に、その時点でキーデータ発
生回路３から出力されているキーコードKCおよ
び打鍵強度データKDを読込み、読込んだ各デー
タKCおよびKDをRAM７に書込む。次いで、前
回（4msec前）RAM７に書込んだキーコードKC
と今回書込んだキーコードKCとを比較すること
により、各キーのオン／オフ状態の変化（以下、
イベントと称す）を検出し、この検出結果に基づ
いてRAM７内に第２図に示すイベントブロツク
EBを作成する。このイベントブロツクEBにおい
て、タイマデータTDは前回のイベント発生時刻
から今回のイベント発生時刻までの時間に対応す
るデータであり、また、イベントデータEDは第
３図イまたはロに示す形式のデータである。ここ
で、第３図イはイベントがキーオンの場合であ
り、この場合、オン状態になつたキーのキーコー
ドKCと、同キーの打鍵強度データKDと、キー
オンを示すデータ“１”が各々イベントデータ
EDとしてイベントブロツクEBに書込まれる。ま
た、第３図ロはイベントがキーオフの場合であ
り、この場合、オフとされたキーのキーコード
KCとキーオフを示すデータ“０”が各々イベン
トデータEDとしてイベントブロツクEB内に書込
まれる。 以下、クロツクパルスφが供給される毎に上述
したイベントブロツクEBがRAM７内に作成さ
れる。なお、イベントが検出されなかつた場合は
勿論イベントブロツクEBの作成は行われない。
そして、RAM７内に一定数（あるいは一曲分）
のイベントブロツクEBが作成された時点で、
CPU４はRAM７内の各イベントブロツクEBを
作成された順に順次フロツピイデイスク装置９へ
転送し、フロツピイデイスクに書込む。 以上が、データ収録時の第１図に示す装置の動
作である。次に、データ再生時（自動演奏時）の
動作を説明する。 装置に電源が投入されると、CPU４は、まず
RAM８内に打鍵強度データ／ソレノイド駆動デ
ータ変換テーブルを作成する。なお、この作成課
程については後に詳述する。次に、CPU４は、
フロツピイデイスク装置９のフロツピイデイスク
内の一定数（あるいは１曲分）のイベントブロツ
クEBをRAM７へ転送する。次に、RAM７内の
先頭のイベントブロツクEB（すなわち、データ収
録時において、最初に作成されたイベントブロツ
クEB）のイベントデータEDがキーオンを示すイ
ベントデータED（第３図イ参照）であるか、キー
オフを示すイベントデータED（第３図ロ参照）で
あるかをチエツクする。そして、キーオンを示す
イベントデータEDであつた場合は次の処理を行
う。すなわち、先ず、先頭のイベントブロツク
EB内のタイマデータTDの時間を計測する。そ
して、この時間が経過した時点で先頭のイベント
ブロツクEB内の打鍵強度データKDを読出、ア
ドレスデータに変換し、RAM８へ供給する。こ
れにより、RAM８から先頭のイベントブロツク
EB内の打鍵強度データKDに対応するソレノイ
ド駆動データSDが読出され、バスライン５を介
してCPU４へ供給される。CPU４は、供給され
たソレノイド駆動データSDをソレノイド駆動回
路１２へ出力し、またこの時、同時に先頭のイベ
ントブロツクEB内のキーコードKCおよびデータ
“１”を各々ソレノイド駆動回路１２へ出力する。
これらの各データが各々ソレノイド駆動回路１２
へ供給されると、ソレノイド駆動回路１２はキー
コードKCに対応するソレノイド１３へソレノイ
ド駆動データSDに対応するレベル（ソレノイド
１３をパルス信号によつて駆動する場合はパルス
幅）を有する駆動信号を出力する。これにより、
キーコードKCに対応するキーがソレノイド駆動
データSDに対応する強度で駆動される。次に 次にCPU４は、第２番目のイベントブロツク
EBのイベントデータEDがキーオンを示すイベン
トデータEDであるか、キーオフを示すイベント
データEDであるかをチエツクする。そして、キ
ーオンを示すイベントデータEDであつた場合は
前述した場合と同様の処理を行うが、キーオフを
示すイベントデータEDであつた場合は、第２番
目のイベントブロツクEBのタイマデータTDの
時間を計測し、この時間が経過した時点で同イベ
ントブロツクEB内のキーコードKCおよびデータ
“０”をソレノイド駆動回路１２へ出力する。第
２番目のイベントブロツクEBのキーコードKCお
よびデータ“０”がソレノイド駆動回路１２へ供
給されると、ソレノイド駆動回路１２が供給され
たキーコードKCに対応するソレノイド１３の駆
動信号をオフとする。これにより、上記キーコー
ドKCに対応するキーがオフとされる。以下、上
述した過程が順次繰返えされて、ピアノの自動演
奏が行われる。 次に、CPU４がRAM８内に打鍵強度データ／
ソレノイド駆動データ変換テーブルを作成する過
程については説明する。なお、第１図に示す実施
例においては、打鍵強度データKDが「０」〜
「255」の256段階に、ソレノイド駆動データSDが
「０」〜「127」の128段階に各々変化し得るもの
とする。 装置に電源が投入されると、CPU４は、まず
予め決められている例えば４個のキー（以下、こ
れらのキーをKI1〜KI4とする）をソレノイド駆
動データSD「０」で駆動する。すなわち、まずソ
レノイド駆動データSD「０」と、キーKI1のキー
コードKCと、データ“１”を各々ソレノイド駆
動回路１２へ出力し、次いで、〔SD「０」、キー
KI2のキーコードKC、“１”〕、〔SD「０」、キー
KI3のキーコードKC、“１”〕〔SD「０」、キーKI4
のキーコードKC、“１”〕を順次ソレノイド駆動
回路１２へ出力する。なお、キーKI1〜KI4とし
ては、例えば低音部、中低音部、中高音部、高音
部から各々１キーづつ選ばれる。次にCPU４は、
キーデータ発生回路３から出力されるキーKI1〜
KI4の各打鍵強度データKDをRAM７に格納す
る。次に、キーKI1〜KI4を共にオフとし、次い
で、キーKI1〜KI4をソレノイド駆動データ「１」
で駆動し、そして、キーデータ発生回路３から出
力されるキーKI1〜KI4の各打鍵強度データKDを
RAM７に格納する。以下、ソレノイド駆動デー
タ「２」〜「127」の各々について上記動作を繰
返す。これにより、RAM７内にソレノイド駆動
データSD「０」〜「127」の各々に対応して４種
の打鍵強度データKDが格納される。 次に、CPU４はRAM７内のソレノイド駆動デ
ータSD「０」〜「127」の各々に対応する４種の
打鍵強度データKDの各平均値を求める。ここ
で、求められた打鍵強度データKDの各平均値が
例えば第１表に示すものであつたとする。
【表】
次にCPU４は、この第１表に示す各打鍵強度
データKDの平均値に基づいて第２表に示す打鍵
強度データ／ソレノイド駆動データ変換テーブル
をRAM８内に作成する。
データKDの平均値に基づいて第２表に示す打鍵
強度データ／ソレノイド駆動データ変換テーブル
をRAM８内に作成する。
【表】
以下、その作成方法を説明する。まず、第１表
に表われる打鍵強度データKDの最小値「20」未
満の打鍵強度データ「０」〜「19」については、
ソレノイド駆動データSDの最小値「０」を割当
てる。次に、打鍵強度データKD「20」について
は、対応する３個のソレノイド駆動データSD
「０」、「１」、「２」の平均値「１」を割当てる。
次に、打鍵強度データKD「21」については
「３」、KD「22」については「４」を各々割当て
る。次に、打鍵強度データKD「23」のように、
第１表に表われないものは、その前後の打鍵強度
データKD「22」、「24」に対応するソレノイド駆
動データSD「４」、「５」間を直線補間してソレノ
イド駆動データSDを求める。この場合、「4.5」
なる値が求まるが小数点以下については例えば４
捨５入により処理する。次に、第１表に表われる
打鍵強度データKDの最大値「200」以上の打鍵
強度データKD「201」〜「255」については、ソ
レノイド駆動データSDの最大値「127」を割当て
る。このようにして、第２表に示す変換テーブル
がRAM８内に作成される。なお、この第２表の
各値の内、RAM８に書込まれるのはソレノイド
駆動データSDのみである。そして、自動演奏時
においてはこの書込まれたデータSDが打鍵強度
データKDに対応するアドレスデータによつて読
出される。 なお、上述した実施例においては、電源投入時
においてRAM８内に変換テーブルが作成される
ものとしたが、例えば自動演奏スタートスイツチ
が操作された時変換テーブルの作成が行われるよ
うにしてもよく、あるいは、変換テーブル作成を
指示するスイツチを設けてもよい。 以上説明したように、この発明によればある一
定値もしくは最小値から最大値までの範囲にわた
つて順次変化するソレノイド駆動データによつて
操作子を駆動し、この時操作子状態検出用のセン
サの出力に基づいて得られるデータをメモリ内に
記憶させ、この記憶させたデータに基づいて演奏
データ／ソレノイド駆動データ変換テーブルを作
成するようにしたので、自動演奏を行う直前にお
いて変換テーブルを作成することが可能となり、
この結果、従来の変換テーブルが固定のものに比
較し、周囲温度の変化、周囲湿度の変化、経年変
化、ピアノ個々のばらつき等に基づく駆動誤差を
防止することができる利点が得られる。
に表われる打鍵強度データKDの最小値「20」未
満の打鍵強度データ「０」〜「19」については、
ソレノイド駆動データSDの最小値「０」を割当
てる。次に、打鍵強度データKD「20」について
は、対応する３個のソレノイド駆動データSD
「０」、「１」、「２」の平均値「１」を割当てる。
次に、打鍵強度データKD「21」については
「３」、KD「22」については「４」を各々割当て
る。次に、打鍵強度データKD「23」のように、
第１表に表われないものは、その前後の打鍵強度
データKD「22」、「24」に対応するソレノイド駆
動データSD「４」、「５」間を直線補間してソレノ
イド駆動データSDを求める。この場合、「4.5」
なる値が求まるが小数点以下については例えば４
捨５入により処理する。次に、第１表に表われる
打鍵強度データKDの最大値「200」以上の打鍵
強度データKD「201」〜「255」については、ソ
レノイド駆動データSDの最大値「127」を割当て
る。このようにして、第２表に示す変換テーブル
がRAM８内に作成される。なお、この第２表の
各値の内、RAM８に書込まれるのはソレノイド
駆動データSDのみである。そして、自動演奏時
においてはこの書込まれたデータSDが打鍵強度
データKDに対応するアドレスデータによつて読
出される。 なお、上述した実施例においては、電源投入時
においてRAM８内に変換テーブルが作成される
ものとしたが、例えば自動演奏スタートスイツチ
が操作された時変換テーブルの作成が行われるよ
うにしてもよく、あるいは、変換テーブル作成を
指示するスイツチを設けてもよい。 以上説明したように、この発明によればある一
定値もしくは最小値から最大値までの範囲にわた
つて順次変化するソレノイド駆動データによつて
操作子を駆動し、この時操作子状態検出用のセン
サの出力に基づいて得られるデータをメモリ内に
記憶させ、この記憶させたデータに基づいて演奏
データ／ソレノイド駆動データ変換テーブルを作
成するようにしたので、自動演奏を行う直前にお
いて変換テーブルを作成することが可能となり、
この結果、従来の変換テーブルが固定のものに比
較し、周囲温度の変化、周囲湿度の変化、経年変
化、ピアノ個々のばらつき等に基づく駆動誤差を
防止することができる利点が得られる。
第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図は第１図におけるRAM７内に作
成されるイベントブロツクEBを示す図、第３図
イ，ロは各々同イベントブロツクEBにおけるイ
ベントデータEDの形式およびデータ内容を示す
図である。 ９……フロツピイデイスク装置（記憶媒体）、
１……鍵盤（演奏用操作子）、１３……ソレノイ
ド、２……キースイツチ群（センサ）、４……
CPU、８……RAM（変換テーブルを記憶するメ
モリ）、１００……制御装置。
ツク図、第２図は第１図におけるRAM７内に作
成されるイベントブロツクEBを示す図、第３図
イ，ロは各々同イベントブロツクEBにおけるイ
ベントデータEDの形式およびデータ内容を示す
図である。 ９……フロツピイデイスク装置（記憶媒体）、
１……鍵盤（演奏用操作子）、１３……ソレノイ
ド、２……キースイツチ群（センサ）、４……
CPU、８……RAM（変換テーブルを記憶するメ
モリ）、１００……制御装置。
Claims (1)
- 【特許請求の範囲】 １ 記憶媒体９から演奏データを読み出し、この
演奏データに含まれる操作強度指定データ
（KD）をソレノイド駆動データ（SD）に変換し、
ソレノイド１３がこのソレノイド駆動データ
（SD）に従つて自動ピアノの演奏用操作子１を駆
動することにより自動演奏を行う自動ピアノのソ
レノイド駆動制御装置であり、 センサ２と、制御装置１００とを有し、 センサ２は、演奏用操作子１に対してなされる
操作の強度を検出し操作強度測定データ）として
出力するものであり、 制御装置１００は、CPU４とメモリ８とを有
し、 CPU４が、 所定範囲内の各々値の異なつたソレノイド駆動
データ（SD）をソレノイド１３に順次与え、 各々、ソレノイド１３がこれらのソレノイド駆
動データ（SD）に従つて演奏用操作子１を駆動
することによりセンサ２から出力されるデータで
あつて、各ソレノイド駆動データ（SD）に対応
した操作強度測定データを取得し、 各ソレノイド駆動データ（SD）およびこれら
に対応した各操作強度測定データに基づき、操作
強度指定データ（KD）をソレノイド駆動データ
（SD）に対応付ける変換テーブルを作成してメモ
リ８に書き込み、 以後、前記演奏データに含まれる操作強度指定
データ（KD）を前記変換テーブルに従つてソレ
ノイド駆動データ（SD）に変換しソレノイド１
３に与えるものである 自動ピアノのソレノイド駆動制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22538582A JPS59114593A (ja) | 1982-12-22 | 1982-12-22 | 自動ピアノのソレノイド駆動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22538582A JPS59114593A (ja) | 1982-12-22 | 1982-12-22 | 自動ピアノのソレノイド駆動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114593A JPS59114593A (ja) | 1984-07-02 |
| JPH0518114B2 true JPH0518114B2 (ja) | 1993-03-11 |
Family
ID=16828523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22538582A Granted JPS59114593A (ja) | 1982-12-22 | 1982-12-22 | 自動ピアノのソレノイド駆動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114593A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5131306A (en) * | 1989-01-19 | 1992-07-21 | Yamaha Corporation | Automatic music playing piano |
| JP2606616B2 (ja) * | 1989-01-19 | 1997-05-07 | ヤマハ株式会社 | 自動ピアノ |
| JP2606179B2 (ja) * | 1989-01-19 | 1997-04-30 | ヤマハ株式会社 | 自動ピアノ |
| JPH087575B2 (ja) * | 1990-02-02 | 1996-01-29 | ヤマハ株式会社 | 自動ピアノ |
| JPH10161648A (ja) * | 1996-12-04 | 1998-06-19 | Yamaha Corp | 打鍵−打弦特性対応装置、駆動信号−打弦特性対応装置、および鍵盤楽器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595995A (en) * | 1979-01-11 | 1980-07-21 | Nippon Marantz | Control system of piano key force |
-
1982
- 1982-12-22 JP JP22538582A patent/JPS59114593A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595995A (en) * | 1979-01-11 | 1980-07-21 | Nippon Marantz | Control system of piano key force |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114593A (ja) | 1984-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0518114B2 (ja) | ||
| JPS61172192A (ja) | 電子楽器 | |
| JPH0518113B2 (ja) | ||
| JPH0434754B2 (ja) | ||
| JPS6344867Y2 (ja) | ||
| JPH0536795B2 (ja) | ||
| JPS6215840Y2 (ja) | ||
| JPH0314715Y2 (ja) | ||
| JPH0531160B2 (ja) | ||
| JPH0125989Y2 (ja) | ||
| JPS6215839Y2 (ja) | ||
| JPH044596B2 (ja) | ||
| JPH0375874B2 (ja) | ||
| JPH0125993Y2 (ja) | ||
| JP2625800B2 (ja) | 自動演奏装置 | |
| JP2692539B2 (ja) | 自動伴奏装置 | |
| JPH046076Y2 (ja) | ||
| JPH0137753B2 (ja) | ||
| JPH0415956B2 (ja) | ||
| JPH07121177A (ja) | 自動伴奏装置 | |
| JPH0352762U (ja) | ||
| JPS5928282A (ja) | 演奏デ−タの圧縮記録方法 | |
| JPH0125992Y2 (ja) | ||
| JPH0744160A (ja) | 演奏データ収録装置 | |
| JPH044595B2 (ja) |