JPH04336471A - 半導体薄膜のピンホールの除去方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体デバイスの製造中
に半導体薄膜に発生するピンホールを除去する、半導体
薄膜のピンホールの除去方法に関する。

【０００２】

【従来技術】近年、太陽電池、フラットパネルディスプ
レイ、フォトセンサー、電子写真感光体といった大面積
の半導体デバイスを光透過性の基板、例えばガラス等の
上に形成する研究がなされており、アモルファスシリコ
ンなどの非晶質半導体がコストの面からその材料として
有望視されている。

【０００３】例えば、ガラス基板上に形成されたＰＩＮ
型アモルファスシリコン太陽電池の場合には、非晶質半
導体薄膜中で発生したフォトキャリアを半導体内部の電
界によって、光入射側の透明電極、およびこれと対向す
る上部電極に移動させ、所望の太陽電池出力を得ること
ができる。

【０００４】しかしながら、上記の透明電極、および半
導体薄膜はプラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶＤ法
、真空蒸着法、スパッタリング法等の方法によって真空
容器内で形成されるが、該透明電極、および該半導体薄
膜の膜厚は通常約０．００５〜数十μｍであるため、透
明電極、あるいは半導体薄膜上に微塵（大きさ数μｍ程
度）が付着し、のちに剥がれたり、または半導体薄膜の
内部応力や、透明電極との密着性の悪さによって半導体
薄膜の一部が剥がれたりして、基板上に所望の半導体薄
膜が形成されない領域ができてしまう。この状態で上部
電極を形成すると、半導体薄膜が形成されていない領域
において上記光入射側の透明電極と、これと対向する上
部電極がこの領域に於て接触し、電気的に短絡状態とな
り、半導体デバイスとしての機能を果たせなくなるとい
う問題がある。

【０００５】特に、上記太陽電池、フラットパネルディ
スプレイ、フォトセンサー、電子写真感光体といった大
面積の半導体デバイスにおいては、上記の問題は深刻で
あり、微塵がほとんどまったくないクリーンな環境のも
とにおいても短絡状態となっている領域がまったくない
大面積の半導体デバイスを製造するのは非常に困難であ
る。

【０００６】このような問題を解決する手段として特公
昭６２−５９９０１、特公昭６２−５３９５８が開示さ
れている。これらの手段はレーザービームを用いてピン
ホールを検出し、その部分をレーザービームで溶融し、
ピンホールを埋没させるものであるが、レーザービーム
によって大面積基板に存在する数多くのピンホールを検
出することは長時間に及ぶ工程になってしまい、この工
程によってコストが高くなるという問題点がある。また
大面積に存在する数多くのピンホールのすべてを検出し
、埋没させることは非常に困難であるため、歩留りの向
上は期待したほど望めるものではない。また特開昭６２
−２１３１７７においては光透過性基板上に透明電極と
半導体薄膜を順次形成した後に、直ちに感光塗料を塗り
、露光してピンホールの除去を行っている。しかしこの
方法においても露光する前に発生したピンホールは感光
塗料を充填し、短絡を防止できるが、露光させた後に半
導体薄膜が剥がれてピンホールが発生した場合には、短
絡を防止できず、この場合には有効な方法とは言えない
。

【０００７】

【発明が解決しようとする課題】本発明は上記問題を解
決するためになされたもので、半導体薄膜に発生するピ
ンホールに起因する短絡を確実に防止し、製造歩留りの
向上、製造時間の短縮を可能とする大面積の半導体薄膜
等のピンホールの除去方法を提供することを目的とする
ものである。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は光透過性基板の一主面に透明電極と半導体
薄膜とを順次形成してなる製造工程中の半導体デバイス
の前記形成した半導体薄膜に発生したピンホールを除去
する方法において、まず液体中に設けられた一対の対向
電極間に前記製造工程中の半導体デバイスを配設して前
記一対の対向電極間に電圧を印加すると共に液体に高周
波を照射することによって前記半導体デバイスに付着し
ている微塵を除去した後、前記半導体薄膜表面に硬化後
に絶縁性を有するネガレジストを塗布し、次いで前記レ
ジストは硬化するが前記半導体薄膜は透過しない波長の
光を基板の一主面の反対面に照射し、その後前記レジス
トを現像することにより硬化した絶縁性を有するネガレ
ジストでピンホールを充填するもので、半導体デバイス
を半導体薄膜表面を下面にして一対の対向電極間にほぼ
水平に配設すること、高周波の周波数が１０〜８０ｋＨ
ｚ　であること、ネガレジストを硬化させ得る光の波長
域が可視光短波から遠紫外光までであること、硬化した
絶縁性を有するネガレジストでピンホールを埋めた後に
、上部電極を形成すること、及び硬化した絶縁性を有す
るネガレジストでピンホールを埋めた後に、該ネガレジ
スト用の剥離液で半導体薄膜表面上に残ったネガレジス
トを除去することを含む。

【０００９】

【作用】本発明は上記のように構成することにより、主
に静電気的な力や分子間力で半導体薄膜に付着している
微塵を完全に半導体薄膜表面から除去し、対向電極に集
塵し、潜在しているピンホールを顕在化させ、基板の主
面の反対面より照射された光によってピンホール内のネ
ガレジストのみが露光され、ピンホールが存在しない領
域上のネガレジストは半導体薄膜によって上記の光がほ
ぼ完全に吸収されるため、露光されて硬化されず、現像
後は半導体表面から除去されてしまい、選択的にピンホ
ール内のみに絶縁性の樹脂を充填することができるため
、上部電極を形成しても上部電極と透明電極が短絡する
ことはない。

【００１０】本発明の半導体薄膜のピンホール除去方法
によれば、半導体薄膜を用いた半導体デバイスの歩留り
を飛躍的に向上させることができる。

【００１１】以下、図面に従って本発明を実施できる半
導体デバイス、および本発明の方法を具体的に説明する
。

【００１２】図１は本発明を実施できる半導体デバイス
の一例として太陽電池１０１を用いた場合の概略的断面
図であり、１０２は光透過性のあるガラス基板である。 １０３はＩＴＯなどの透明電極、１０４はＰＩＮ接合を
有し、光起電力層であるアモルファスシリコン半導体薄
膜、１０５は上部電極である。上記構成の太陽電池１０
１の製造に際しては、まず基板１０２上に透明電極を形
成する。

【００１３】膜厚約０．００５〜０．５μｍの透明電極
１０３は通常行われているように、真空蒸着法、スパッ
タリング法などの方法を用いてガラス等の基板１０２上
に形成する。０．１〜０．７μｍの膜厚を有するアモル
ファスシリコン半導体薄膜１０４は通常行われているよ
うにプラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法などの
方法で透明電極１０３上に形成する。膜厚約０．１〜１
０μｍの上部電極１０５は透明電極１０３と同様に真空
蒸着法、スパッタリング法、スクリーン印刷法等の方法
を用いてアモルファスシリコン半導体薄膜１０４上に形
成する。

【００１４】図２（ａ）、（ｂ）、（ｃ）は本発明のピ
ンホール除去方法の具体的な例を示す図である。２０１
、２０２、２０３はアモルファスシリコン半導体薄膜２
０６に発生したピンホールの一例で、ピンホール２０１
はアモルファスシリコン半導体薄膜２０６のみが剥がれ
、ピンホール２０２では透明電極２０５とアモルファス
シリコン半導体薄膜２０６の両層が剥がれ、ピンホール
２０３では透明電極上に微塵２０４が付着した状態でそ
の上にアモルファスシリコン半導体薄膜２０６が形成さ
れている。もし微塵２０４がこの領域から剥がれるとピ
ンホール２０３が形成されることとなる。これらのピン
ホールを有するアモルファスシリコン半導体薄膜の上に
上部電極を形成すると、図１で示した透明電極１０３と
上部電極１０５とが短絡し、光起電力を発生することは
できない。ピンホール２０１、２０２、２０３は主にア
モルファスシリコン半導体薄膜２０６を形成する工程で
発生し、具体的には、形成する際に用いる真空容器内の
微塵が透明電極１０３上に付着し、のちに剥がれる場合
や、あるいはアモルファスシリコン半導体薄膜１０４の
内部応力や、透明電極との密着性の悪さによって一部の
領域が剥がれることなどにより発生する。

【００１５】以下に、半導体薄膜を形成したときに発生
したこのピンホールを絶縁性ネガレジストで埋め、上部
電極を形成した場合に透明電極１０３と上部電極１０５
とが短絡するのを防ぐ方法を説明する。

【００１６】まずクリーンルーム内（０．３μｍクラス
１０等）において、よく洗浄された所定の形状（本例に
おいては１００×１００（ｍｍ）、厚さ１．０（ｍｍ）
）のガラス基板等の上に上述したように真空蒸着法で透
明電極と、プラズマＣＶＤ法でアモルファスシリコン半
導体薄膜を順次形成する。つぎに透明電極とアモルファ
スシリコン半導体薄膜が形成されているこのガラス基板
をアセトン（ＣＨ３　ＣＯＣＨ３　）等の溶媒を満たし
た図９に示す微塵除去装置の中に浸し、対向電極に電圧
を印加し、所定時間超音波等の高周波を照射し、基板に
付着している微塵の除去を行う。通常は５〜６０分程度
が好ましい。つぎに必要があれば洗浄、乾燥を行う。こ
の際、ガラス基板に対してアモルファスシリコン半導体
薄膜が形成されている面を下向きにして図２（ａ）の２
０４のような微塵がすべてアモルファスシリコン半導体
薄膜表面から剥がれ落ちるようにするとよい。微塵除去
に用いるこの装置は市販の超音波洗浄器でもよいが、図
９に示すように溶液の流れが循環系をなしているものが
よい。 図９中の９０１は基板９０４を設置する除去装置本体で
溶媒９０５で満たされている。９０３は溶媒を循環させ
るためのポンプ、９０２は本体とポンプの循環系の間に
設けられたフィルターで、剥がれ落ちた微塵を吸着、収
集することができる。高周波発振器９０６の発振周波数
は１０〜８０ｋＨｚ　のものが好適である。９０７ａ、
９０７ｂは銅、ステンレス、アルミニウムなどの金属で
できた一対の対向電極で、２枚の電極が基板９０４を挟
むようにして対向して溶媒９０５中に配設してある。９
０８はこの対向電極に直流および、または交流の電圧を
印加する電源である。

【００１７】なお、図９においては一対の対向電極９０
７ａ、９０７ｂ及び基板９０４を溶媒９０５内に水平に
配設したが、これに限られず傾斜させたり垂直に配設す
ることができ、特に基板９０４は水平面から１０度程度
傾けて配設すると良好な除塵ができるので好ましいもの
である。

【００１８】つぎにこの基板を取り出し、アモルファス
シリコン半導体薄膜の表面に、市販の少くとも硬化後絶
縁性を有するネガレジスト２０７を公知のロールコータ
ー等の塗布手段により均一に塗布し、必要があれば乾燥
させる。次いで、図２（ｂ）に示すように透明電極２０
５およびアモルファスシリコン半導体薄膜２０６が形成
されている表面とは反対側のガラス基板表面２０８から
上記のネガレジスト２０７を露光する光２０９を照射す
る。この光はネガレジストには感光してレジストを硬化
させるが、半導体薄膜はほとんど透過しない波長域のも
のを選択する。その際アモルファスシリコン半導体薄膜
２０６の一部の領域にできたピンホール２０１、２０２
、２０３の中は上記の絶縁性を有するネガレジストで充
填されており、光２０９によりピンホール内のネガレジ
ストのみが露光されて硬化するが、ピンホールがない領
域２１０上のネガレジスト２１１は光２０９がアモルフ
ァスシリコン半導体薄膜でほぼ完全に吸収されて透過し
ないため、露光されず、従って硬化しない。またこのと
き光２０９の強度、露光時間、波長等を調整し、ネガレ
ジストがピンホール内に完全に充填され、かつアモルフ
ァスシリコン半導体薄膜表面上にあまりオーバーカバー
しないようにすることが望ましい。つぎにリンス液等で
上記の露光されていないネガレジストを除去し、必要が
あれば乾燥させる。

【００１９】以上の方法によって、図２（ｃ）に示すよ
うにピンホール２０１、２０２、２０３は絶縁性を有す
るネガレジストの硬化した樹脂で完全に充填される。こ
のためアモルファスシリコン半導体薄膜上に上部電極を
形成しても透明電極と上部電極との間で短絡することは
ない。

【００２０】図３はアモルファスシリコン半導体薄膜３
０６を形成したのちに、高周波を照射して微塵を除去す
ることなく、直ちにアモルファスシリコン半導体薄膜表
面上に上記のネガレジストを上記の方法で塗布し、露光
し、露光されていないネガレジストを除去したのちに乾
燥させ、上部電極３０２を形成した太陽電池３０１を示
す。なお、３０４は透明電極である。この場合において
は、ピンホール３０３の領域に付着していた不図示の微
塵がネガレジストの除去、乾燥工程の後に剥がれたため
、このピンホール３０３は絶縁性のネガレジストで充填
されず、上部電極３０２と透明電極３０４はこの領域に
おいて短絡してしまっている。このように半導体薄膜を
形成したのちに、付着している微塵除去を行わないと、
短絡防止（ピンホールの除去）は不完全なものとなって
しまい、効果はそれほど期待できない。

【００２１】図４はネガレジストを塗布した基板４０２
を上述したような方法によって露光する露光装置４０１
を示すものであり、通常クリーンな環境に保たれたイエ
ロールーム内にて使用される。以下にこの露光装置の各
部および使用手順を説明する。

【００２２】４０３は低圧水銀灯で、球面鏡４０４の球
対称中心に置かれている。４０５は低圧水銀灯から放射
される紫外光を平行光線にするレンズであり、レンズホ
ルダー４０６によってレンズを通らない紫外光を遮断す
るようになっている。４０７は紫外光強度を検知するフ
ォトダイオードであり、コントローラー４０８を介して
低圧水銀灯の電源４０９を調節し、常に一定の光強度に
なるようにしている。４１０はネガレジストの露光時間
に応じて開閉を行うシャッターで、コントローラー４０
８で露光時間を変えることができる。シャッターを閉の
状態にし、低圧水銀灯の光強度が十分安定したところで
、ネガレジストを塗布した基板４０２を基板ホルダー４
１１の上に置き、コントローラーのシャッター開閉時間
を設定する。シャッター開閉スイッチをＯＮにするとシ
ャッター開閉時間に応じて閉から開、開から閉の動作を
おこないネガレジストの露光が終了するようになってい
る。

【００２３】上記露光装置を用いて露光したレジストを
、つぎにこのネガレジスト用の現像液で現像し、更に純
水、あるいは専用のリンス液で露光されていないネガレ
ジストを十分に洗い落とし、必要が有れば乾燥させる。 その結果、図２（ｃ）に示すようにアモルファスシリコ
ン半導体薄膜の一部にできたピンホール２０１、２０２
、２０３を硬化した絶縁性樹脂で完全に埋めることがで
きる。その後、アモルファスシリコン半導体薄膜表面の
上に上部電極を形成しても透明電極２０５と上部電極が
短絡し、該太陽電池の光起電力機能が損なわれることは
ない。またアモルファスシリコン半導体薄膜２０６の膜
厚が薄いため、露光時間を短くしたり、光２０９の強度
を弱くしてもアモルファスシリコン半導体薄膜２０６で
光２０９をほぼ完全に吸収できない場合には、半導体薄
膜を透過した光がレジストを一部硬化させることがあり
、この場合には現像後、露光されていないネガレジスト
２１１を十分に洗い落としてもピンホールがない領域２
１０上に硬化した不必要なネガレジストが残ることがあ
る。この場合には、該ネガレジスト用の剥離液を用いて
適度に剥離するなどの方法によって、ピンホールがない
領域２０７上にネガレジストが残らないようにするとよ
い。

【００２４】以上のように半導体デバイスとしてＰＩＮ
接合を有する太陽電池を例にとって説明したが、本発明
はこれに限定されるものではなく、例えばフラットパネ
ルディスプレイ、フォトセンサー、電子写真感光体など
が本発明を実施することのできる好適な半導体デバイス
として挙げることができる。また本発明を実施すること
のできる半導体薄膜としてアモルファスシリコンを例に
とって説明したが、本発明はこれに限定されるものでは
なく、例えばアモルファスシリコンカーバイド、アモル
ファスシリコンゲルマニュームなどの非晶質シリコン合
金薄膜や、微結晶シリコン薄膜や、多結晶シリコン薄膜
や、真空蒸着などの方法で形成されたＣｄＳ、ＣｄＴｅ
、ＣｕＩｎＳｅ２　薄膜などにも好適に実施することが
できる。また透明電極１０３としてはＩＴＯ、Ｉｎ２　
Ｏ３　、ＳｎＯ２　、ＺｎＯなどの酸化物や、Ｐｄ薄膜
、Ａｕ薄膜といった光透過性のよい金属薄膜であっても
よく、また集電電極として図５のようにパターニングさ
れたＡｇ、Ａｌ、Ｃｒなどの金属電極５０１を基板上に
形成したのちに、上記の透明電極を形成してもよい。ま
た上部電極１０５としてはＡｇ薄膜、Ａｌ薄膜、Ｃｒ薄
膜などの金属薄膜であってもよいし、ＩＴＯ、Ｉｎ２　
Ｏ３　、ＳｎＯ２　、ＺｎＯなどの酸化物薄膜や、Ｐｄ
薄膜、Ａｕ薄膜といった光透過性のよい金属薄膜であっ
てもよい。

【００２５】また本発明に好適に用いることのできる基
板１０２は光透過性を有するガラス、石英、樹脂フィル
ムなどが挙げられる。

【００２６】本発明に好適に用いることのできるネガレ
ジストは主原料が環化ゴム、感光基および増感剤がビス
アジドであるものや、主原料がポリけい皮酸、感光基お
よび増感剤がＮ−アセチル４ニトロ１ナフチルアミンお
よび２，４，６−トリニトロアニリン等である可視光短
波から近紫外光露光用レジストが挙げられる。あるいは
主原料が環化ゴム、感光基および増感剤がビスアジドで
あるものや、主原料がフェノール樹脂、感光基および増
感剤がビスアジドである遠紫外光用レジストが挙げられ
る。前述したようにネガレジストを半導体薄膜表面上に
均一に塗布するためにロールコーターを用いたが、スピ
ナー等の装置を用いて均一に塗布してもよい。

【００２７】また本発明に用いる露光用の光源は上記の
ネガレジストと反応し、かつ半導体薄膜で吸収される波
長の光を出すものを用い、具体的には低圧水銀灯、高圧
水銀灯、キセノンランプ、およびキセノン−水銀ランプ
が好適な例として挙げられる。

【００２８】また本発明の微塵除去工程に用いる溶媒と
しては、比較的、比抵抗の大きい（１００ｋΩ・ｃｍ以
上）もの、具体的には純水、あるいはイソプロピルアル
コール、アセトン、トリクロロエタンなどの有機溶媒が
好適に用いられる。さらに異なった種類の溶媒による微
塵除去工程が複数あっても良い。

【００２９】また対向電極に印加する電圧は直流のみで
もよいし、交流のみでもよいし、さらには直流と交流を
重畳させてもよい。このとき直流の電圧は微塵の帯電極
性を考慮にいれ、微塵の帯電極性が正であれば下の電極
９０７ｂには上の電極９０７ａに対して負の電位を与え
、逆に微塵の帯電極性が負であれば下の電極９０７ｂに
は上の電極９０７ａに対して正の電位を与えればよい。 さらには帯電極性が異なる微塵が同一基板上に付着して
いる場合には印加する電圧の極性を変え、２回の工程で
微塵の除去を行っても良い。印加する直流電圧は微塵の
静電気力にもよるが対向電極間の電界が１〜１００００
Ｖ／ｃｍとなるようにするのが望ましい。また印加する
交流電圧の周波数は１０Ｈｚ〜１０ｋＨｚとするのが望
ましい。 （実施例１）以下に製造工程中の半導体デバイスとして
ＰＩＮ接合を有するアモルファスシリコン太陽電池の製
造中のものを用いて、本発明のピンホール除去方法をさ
らに具体的に説明する。

【００３０】まずクリーンルーム内（０．３μｍクラス
１０）において、よく洗浄された１００×１００（ｍｍ
）、厚さ１．０（ｍｍ）のガラス基板上に真空蒸着法で
図５中５０１に示すようなパターン形状をなす膜厚約１
．０μｍのＡｇ集電電極を形成した。次に、形成したＡ
ｇ集電電極の上に前述したように真空蒸着法でＩＴＯ透
明電極を膜厚約０．０７μｍとなるように形成し、更に
その上にプラズマＣＶＤ法で膜厚約０．５μｍのＰＩＮ
型アモルファスシリコン半導体薄膜を形成した。次にこ
の基板をクリーンルーム内のイエロールームに搬入し、
図９に示す微塵除去装置を用いて基板に付着している微
塵を除去した。このとき本体９０１（約１００リットル
）はイソプロピルアルコールで満たし、発振周波数は４
０ｋＨｚ　、対向電極の印加電圧は交流１００Ｖ（周波
数６０Ｈｚ）にし、毎分１０リットルの循環速度でポン
プを回転させた。また基板はアモルファスシリコン半導
体薄膜が形成されている面を下にし、１０分間の運転を
行った後、温風循環乾燥機で１００℃、１０分間乾燥さ
せた。

【００３１】次にこの基板をこの乾燥機の中から取り出
し、アモルファスシリコン半導体薄膜の表面に東京応化
工業（株）製、ＯＭＲ−８３　　ネガ型フォトレジスト
をサーマトロニクス貿易（株）製、ＭＲＣ−４５０　　
ロールコーターで膜厚約１．０μｍとなるように均一に
塗布し、温風循環乾燥機で８０℃、２５分間乾燥させた
。

【００３２】次に乾燥後、室温まで冷却した基板を図４
に示す露光装置を用い、前述した手順で露光した。この
ときの露光時間は３．０秒、入射光強度は１３．０ｍＷ
／ｃｍ２である。次に露光した基板を専用の現像液（Ｏ
ＭＲ現像液）、リンス液（ＯＭＲリンス液）で処理し、
さらに温風循環乾燥機で１４５℃、２５分間乾燥させた
。

【００３３】乾燥後、室温まで冷却させた基板を取り出
し、ＰＩＮ型アモルファスシリコン半導体薄膜上に膜厚
約０．３μｍのＡｇ上部電極を真空蒸着法で形成した。

【００３４】以上のような方法で作成された太陽電池の
暗状態での電流電圧特性を調べたところ、良好なダイオ
ード特性を示し、短絡はしていなかった。またＡＭ１．
５照射下での光電変換効率は５．２％と良好なものであ
った。

【００３５】以上のような工程を２０回繰り返し行った
ところ、短絡せず良好なダイオード特性を示したものは
１９個、この１９個の平均のＡＭ１．５照射下での光電
変換効率は５．０％と良好なものであった。 （比較例１）次に本発明の方法を用いず、他は実施例１
と同様な方法で、すなわちＰＩＮ型アモルファスシリコ
ン半導体薄膜を形成したのち、ただちにＡｇ上部電極を
形成する工程を実施例１と同様に合計２０回繰り返し行
ったところ、短絡せず、良好なダイオード特性を示した
ものはわずか５個であった。この５個の平均のＡＭ１．
５照射下での光電変換効率は４．３％であった。 （比較例２）さらに図９の微塵除去装置の発振周波数を
変えて、他は実施例１と同様な方法で、各周波数ごとに
２０回繰り返したところ、周波数と短絡率（短絡した太
陽電池の数／２０）の関係は図１０に示すものであった
。また短絡せず良好なダイオード特性を示したものの平
均のＡＭ１．５照射下での光電変換効率は４．２％であ
った。

【００３６】以上にみられるように本発明のピンホール
除去方法を用いた半導体デバイス作成方法は半導体デバ
イスの品質を損なうことなく歩留りを向上させることが
できる。 （比較例３）さらに図９の微塵除去装置の対向電極に印
加する電圧を０にし、他は実施例１と同様な方法で、繰
り返し２０回行ったところ、短絡せず良好なダイオード
特性を示したものはわずか１０個であった。また短絡せ
ず良好なダイオード特性を示したものの平均のＡＭ１．
５照射下での光電変換効率は４．６％であった。

【００３７】以上にみられるように本発明のピンホール
除去方法を用いた半導体デバイス作成方法は半導体デバ
イスの品質を損なうことなく歩留りを向上させることが
できる。 （実施例２）以下に半導体デバイスとしてＰＩＮ型アモ
ルファスシリコン　　ダイオード型フォトセンサーを用
いて、本発明のピンホール除去方法を具体的に説明する
。 図６はそのデバイス構成の概略的断面図である。図６に
おいて６０１がひとつのフォトセンサーチップであり、
６０２はガラス基板、６０３は透明電極、６０４はＰＩ
Ｎ型アモルファスシリコン半導体薄膜であり、６０５は
上部電極、６０５ａは透明電極の引出し電極、６０６は
リードフレームである。

【００３８】実施例１と同様に、まずクリーンルーム内
（０．３μｍクラス１０）において、よく洗浄された１
００×１００（ｍｍ）、厚さ１．０（ｍｍ）のガラス基
板上に真空蒸着法で図７（ａ）に示すようなパターン形
状をなす膜厚約０．０７μｍのＩＴＯ透明電極を形成し
、通常のフォトリソ工程を用いて図７（ａ）に示すよう
に透明電極を各センサーサイズの電極７０１にパターニ
ングした。

【００３９】ついでプラズマＣＶＤ法で膜厚約０．８μ
ｍのＰＩＮ型アモルファスシリコン半導体薄膜を形成し
、通常のフォトリソ工程を用いて図７（ｂ）に示すよう
にパターニングし、センサーサイズの半導体薄膜７０２
を形成する。次に、実施例１と同様な方法によってこの
基板をクリーンルーム内のイエロールームに搬入し、１
０分間の微塵除去工程と１０分間の乾燥を行った。その
際、本体９０１内はアセトンで満たし、発振器９０６の
発振周波数は６０ｋＨｚ　、対向電極の電圧は交流１０
０Ｖ（周波数６０Ｈｚ）　、また下の電極９０７ｂに＋
５０Ｖを印加し、上の電極９０７ａは接地しておき、１
０分間の微塵除去を行った。次に下の電極９０７ｂは接
地しておき、上の電極９０７ａに＋５０Ｖの電圧を印加
し、他は同じ条件で１５分間の微塵除去を行った。その
後、ネガ型フォトレジストを半導体薄膜７０２上にロー
ルコーターで膜厚約１．０μｍとなるように均一に塗布
し、温風循環乾燥機を用いて８０℃で２５分間乾燥させ
た。

【００４０】乾燥後、室温まで冷却した基板を図４に示
す露光装置を用い、前述した手順で露光した。このとき
の露光時間は４．０秒、入射光強度は１３．０ｍＷ／ｃ
ｍ２　であった。次に露光した基板を専用の現像液（Ｏ
ＭＲ現像液）、リンス液（ＯＭＲリンス液）で処理し、
さらに温風循環乾燥機で１４５℃、２５分間乾燥させた
。

【００４１】乾燥後、室温まで冷却させた基板を取り出
し、ＰＩＮ型アモルファスシリコン半導体薄膜上に膜厚
約２．０μｍのＡｇ上部電極を真空蒸着法で形成し、通
常のフォトリソ工程を用いて図７（ｃ）に示すように上
部電極７０３をパターニングし、かつ同時に透明電極の
引出し電極７０３ａもパターニングした。最後に各チッ
プごとに切断し、リードフレームをつけた。

【００４２】以上のような方法で作成された３６個のダ
イオード型フォトセンサーの暗状態での電流電圧特性を
調べたところ、良好なダイオード特性を示し、短絡して
いなかったチップのかずは３４個であった。また、短絡
していないフォトセンサーの分光感度特性は非常に良好
なものであった。 （比較例４）次に本発明の方法を用いず、他は実施例２
と同様な方法で、すなわちＰＩＮ型アモルファスシリコ
ン半導体薄膜を形成したのち、ただちにＡｇ上部電極を
形成する工程を実施例２と同様に行ったところ、短絡せ
ず良好なダイオード特性を示したものはわずか２０個で
あった。

【００４３】以上にみられるように本発明のピンホール
除去方法を用いた半導体デバイス作成方法は半導体デバ
イスの品質を損なうことなく歩留りを向上させることが
できる。 （実施例３）以下に半導体デバイスとしてＰＩＮ接合を
有するアモルファスシリコンカーバイド太陽電池を用い
て、本発明の他の実施例を具体的に説明する。

【００４４】実施例１と同様な方法を用いて、よく洗浄
された１００×１００（ｍｍ）、厚さ１．０（ｍｍ）の
ガラス基板上に真空蒸着法で図５の５０１に示すような
パターン形状をなす膜厚約１．０μｍのＡｇ集電電極を
形成し、次に前述したように真空蒸着法で約０．０７μ
ｍのＩＴＯ透明電極を形成した。その後、更にその上に
プラズマＣＶＤ法でＰＩＮ型アモルファスシリコンカー
バイド半導体薄膜（膜厚約０．４μｍ）を形成した。

【００４５】次に実施例１と同様な方法によってこの基
板をクリーンルーム内のイエロールームに搬入し、１０
分間の微塵除去工程と、１０分間の乾燥を行った。つぎ
にネガ型フォトレジストをロールコーターで膜厚約１．
０μｍとなるように均一に塗布し、温風循環乾燥機で８
０℃、２５分間乾燥させた。

【００４６】乾燥後、室温まで冷却した基板を図４に示
す露光装置を用い、前述した手順で露光した。このとき
の露光時間は２．０秒、入射光強度は１１．０ｍＷ／ｃ
ｍ２　である。次に露光した基板を専用の現像液、リン
ス液で処理し、さらに専用の剥離液（ＯＭＲ剥離液）に
浸し、半導体表面上に残った不必要なネガレジストを除
去し、温風循環乾燥機を用いて１４５℃で２５分間乾燥
させた。

【００４７】乾燥後、室温まで冷却させた基板を取り出
し、実施例１と同様な方法を用いてＰＩＮ型アモルファ
スシリコンカーバイド半導体薄膜上に膜厚約０．３μｍ
のＡｇ上部電極を真空蒸着法で形成した。

【００４８】以上のような方法で作成された太陽電池の
暗状態での電流電圧特性を調べたところ、良好なダイオ
ード特性を示し、短絡はしていなかった。またＡＭ１．
５照射下での光電変換効率は３．５％と良好なものであ
った。

【００４９】以上のような工程を２０回繰り返し行った
ところ、短絡せず良好なダイオード特性を示したものは
１９個、この１９個の平均のＡＭ１．５照射下での光電
変換効率は３．４％と良好なものであった。 （実施例４）以下に半導体デバイスとして実施例１のＰ
ＩＮ型アモルファスシリコン太陽電池を用いて、本発明
の他の実施例を具体的に説明する。

【００５０】実施例１と同様な方法を用いて、よく洗浄
された１００×１００（ｍｍ）、厚さ１．０（ｍｍ）の
ガラス基板上に真空蒸着法で図５に示すようなパターン
形状をなす膜厚約１．０μｍのＡｇ集電電極５０１を形
成し、次に前述したように真空蒸着法で約０．０７μｍ
のＩＴＯ透明電極を形成した。その上にプラズマＣＶＤ
法で膜厚約０．５μｍのＰＩＮ型アモルファスシリコン
半導体薄膜を形成した。つぎに実施例１と同様に１０分
間の微塵除去工程と１０分間の乾燥を行った。

【００５１】図８はインラインで本発明の方法を連続的
に行う装置であり、上記のイエロールームに設置されて
いる。以下にこの装置を説明する。

【００５２】８０１は最大５０枚の基板を納めることの
できる基板収納カセットで、８０２は基板収納カセット
からメイン搬送ライン８０３に連続的に基板の受渡しを
おこなうハンドリング装置である。８０４はインライン
方式に対応した実施例１と同様なロールコーター（レジ
スト塗布装置）であり、８０５はインライン方式に対応
した温風循環乾燥機、冷却機で、これにより基板の加熱
、乾燥、冷却を行う。８０６はインライン方式に対応さ
せた図４に示す露光装置であり、８０７はインライン方
式に対応させた現像、リンスの処理を行う装置である。 ８０８は８０５と同じ温風循環乾燥機、冷却機であり、
基板の加熱、乾燥、冷却を行う。８０９は８０２と同じ
ハンドリング装置であり、８１０は８０１と同じ基板収
納カセットである。

【００５３】まず基板収納カセットに半導体薄膜を形成
させた５０枚の基板をセッティングし、ハンドリング装
置、およびメイン搬送ラインを１枚／３０秒のスピード
で稼動させ、基板をメイン搬送ラインに送りだしていく
。８０４のロールコーター装置も１枚／３０秒のスピー
ドで実施例１と同じ条件でネガレジストを塗布すること
ができる。８０５の温風循環乾燥機では８０℃、２０分
間の加熱、乾燥、冷却機で１０分間の冷風冷却を行い、
室温まで冷却することができる。

【００５４】次に冷却した基板を８０６の露光装置を用
いてネガレジストを露光する。このときの露光時間、入
射光強度は実施例１と同じ３．０秒、１３．０ｍＷ／ｃ
ｍ２　であり、処理スピードは１枚／３０秒である。次
に８０７の装置で露光した基板を専用の現像液、リンス
液で２枚／６０秒の処理スピードで処理し、８０８の温
風循環乾燥機で１４５℃、２０分間、加熱、乾燥、冷却
機で１０分間の冷風冷却を行い、室温まで冷却し、ハン
ドリング装置８０９で基板収納カセット８１０に収納す
る。

【００５５】次にこの５０枚の基板を取り出し、実施例
１と同様に真空蒸着法を用いてアモルファスシリコン半
導体薄膜の表面上に０．３μｍのＡｇ上部電極を真空蒸
着した。

【００５６】以上のような方法で作成された太陽電池の
暗状態での電流電圧特性を調べたところ、短絡していな
かったものは４７枚で、これらは良好なダイオード特性
を示した。短絡していない４７枚のＡＭ１．５照射下で
の光電変換効率は５．３％と良好なものであった。

【００５７】

【発明の効果】本発明のピンホール除去方法によれば、
半導体デバイスの品質を損なうことなく、大面積の基板
上に形成された半導体デバイスに発生した数多くのピン
ホールをほぼ完全に除去できるため、デバイス製造に関
する歩留りの飛躍的な向上が可能となる。さらにピンホ
ールの空間的位置を検出する必要がないので、デバイス
製造工程の飛躍的な時間短縮が可能となり、ひいてはデ
バイスのコストダウンが可能となる。

【図面の簡単な説明】

【図１】半導体デバイスの一例を示す概略断面側面図で
ある。

【図２】本発明方法を説明するための工程図である。

【図３】微塵除去工程を省略した半導体デバイス比較品
の断面側面図である。

【図４】本発明の実施に使用する露光装置の一例を示す
概略説明図である。

【図５】基板上に形成された集電電極のパターンを表わ
す概略斜視図である。

【図６】本発明を実施して製造することのできるフォト
センサーの一例を示す概略断面側面図である。

【図７】本発明を実施してフォトセンサーを製造する製
造工程の説明図である。

【図８】本発明の実施に使用する連続ピンホール除去装
置の一例を示す側面断面図である。

【図９】本発明の実施に使用する微塵除去装置の一例を
示す概略説明図である。

【図１０】本発明において使用する除塵装置の高周波の
周波数とデバイスの短絡率の関係を示すグラフである。

【符号の説明】

１０１　　　　太陽電池 １０２　　　　ガラス基板 １０３　　　　透明電極 １０４　　　　アモルファスシリコン半導体薄膜１０５
　　　　上部電極 ２０１、２０２、２０３　　　　ピンホール２０４　　
　　微塵 ２０５　　　　透明電極 ２０６　　　　アモルファスシリコン半導体薄膜２０７
　　　　ネガレジスト ２０８　　　　ガラス表面 ２０９　　　　ネガレジストを露光する光２１０　　　
　ピンホールのない半導体薄膜表面２１１　　　　露光
されないネガレジスト８０１　　　　基板収納カセット ８０２　　　　ハンドリング装置 ８０３　　　　メイン搬送ライン ８０４　　　　レジスト塗布装置 ８０５　　　　温風循環乾燥機、冷却機８０６　　　　
露光装置 ８０７　　　　現像、リンス処理装置 ８０８　　　　温風循環乾燥機、冷却機８０９　　　　
ハンドリング装置 ８１０　　　　基板収納カセット ９０１　　　　本体 ９０２　　　　フィルター ９０３　　　　循環ポンプ ９０４　　　　光透過性基板 ９０５　　　　溶液 ９０６　　　　発振器 ９０７ａ、９０７ｂ　　　　対向電極 ９０８　　　　直流電源

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　光透過性基板の一主面に透明電極と半
   導体薄膜とを順次形成してなる製造工程中の半導体デバ
   イスの前記形成した半導体薄膜に発生したピンホールを
   除去する方法において、まず液体中に設けられた一対の
   対向電極間に前記製造工程中の半導体デバイスを配設し
   て前記一対の対向電極間に電圧を印加すると共に液体に
   高周波を照射することによって前記半導体デバイスに付
   着している微塵を除去した後、前記半導体薄膜表面に硬
   化後に絶縁性を有するネガレジストを塗布し、次いで前
   記レジストは硬化するが前記半導体薄膜は透過しない波
   長の光を基板の一主面の反対面に照射し、その後前記レ
   ジストを現像することにより硬化した絶縁性を有するネ
   ガレジストでピンホールを充填することを特徴とする製
   造工程中に発生した半導体薄膜のピンホールの除去方法
   。
2. 【請求項２】　　半導体デバイスを半導体薄膜表面を下
   面にして一対の対向電極間にほぼ水平に配設した請求項
   １記載のピンホールの除去方法。
3. 【請求項３】　　高周波の周波数が１０〜８０ｋＨｚ　
   である請求項１記載のピンホールの除去方法。
4. 【請求項４】　　ネガレジストを硬化させ得る光の波長
   域が可視光短波から遠紫外光までである請求項１記載の
   ピンホールの除去方法。
5. 【請求項５】　　硬化した絶縁性を有するネガレジスト
   でピンホールを埋めた後に、上部電極を形成する請求項
   １記載のピンホールの除去方法。
6. 【請求項６】　　硬化した絶縁性を有するネガレジスト
   でピンホールを埋めた後に、該ネガレジスト用の剥離液
   で半導体薄膜表面上に残ったネガレジストを除去する請
   求項１記載のピンホールの除去方法。