JPH0433136B2 - - Google Patents
Info
- Publication number
- JPH0433136B2 JPH0433136B2 JP58230764A JP23076483A JPH0433136B2 JP H0433136 B2 JPH0433136 B2 JP H0433136B2 JP 58230764 A JP58230764 A JP 58230764A JP 23076483 A JP23076483 A JP 23076483A JP H0433136 B2 JPH0433136 B2 JP H0433136B2
- Authority
- JP
- Japan
- Prior art keywords
- bed frame
- resin
- adhesion
- inner lead
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- 239000008188 pellet Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000725 suspension Substances 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 4
- 230000035939 shock Effects 0.000 description 8
- 230000035882 stress Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はフラツトパツケージのプラスチツク品
に使用した場合に好適な半導体装置に関する。
に使用した場合に好適な半導体装置に関する。
この種の従来製品を第１図、第２図に示す。第
１図ａは製品の全体を示す平面図で、デユアルピ
ンタイプのフラツトパツケージである。同図ｂは
同製品の断面図、第２図ａはベツドフレーム付近
の表面の概略図、同図ｂは同ベツドフレーム付近
の裏面の概略図である。これら図において１は半
導体ペレツト２をマウントするベツドフレーム、
３はこのベツドフレームを固定するつりピン、４
はベツドフレーム１の近傍に設けられるインナリ
ード、５はペレツト２及びその近傍を封止する封
止樹脂である。また第２図ａにおいてハツチング
を施こした部分は、銀もしくは金めつきを施した
個所を示す。
１図ａは製品の全体を示す平面図で、デユアルピ
ンタイプのフラツトパツケージである。同図ｂは
同製品の断面図、第２図ａはベツドフレーム付近
の表面の概略図、同図ｂは同ベツドフレーム付近
の裏面の概略図である。これら図において１は半
導体ペレツト２をマウントするベツドフレーム、
３はこのベツドフレームを固定するつりピン、４
はベツドフレーム１の近傍に設けられるインナリ
ード、５はペレツト２及びその近傍を封止する封
止樹脂である。また第２図ａにおいてハツチング
を施こした部分は、銀もしくは金めつきを施した
個所を示す。
上記従来技術の問題点は次の事項である。(イ)フ
ラツトパツケージ自身耐湿性が悪く、特にヒート
シヨツク（半田浴槽につける等）後、耐湿性が更
に著しく悪くなる。(ロ)ヒートシヨツク後に製品の
外形が著しく変化する（モールド樹脂５のふくら
みとかパンクがおきる等）。
ラツトパツケージ自身耐湿性が悪く、特にヒート
シヨツク（半田浴槽につける等）後、耐湿性が更
に著しく悪くなる。(ロ)ヒートシヨツク後に製品の
外形が著しく変化する（モールド樹脂５のふくら
みとかパンクがおきる等）。
これらの不良は次のように考えられる。即ちヒ
ートシヨツク時の熱により、パツケージ内の各材
料の界面に熱応力が生じる。これは各材料の熱膨
張係数が違うために起きる。この応力は、樹脂５
とペレツト２、樹脂５とリードフレーム４の間で
特に大きい。このように生じた応力に対し、樹脂
５の耐弾性が弱い場合、外形変化が起きる。また
この外形変化と同時に樹脂とリードフレームの密
着性が悪くなり、これらの間に〓間を生じる。こ
の〓間から水分といつしよに不純物等が侵入し、
耐湿性を悪化させる。上記のような応力は、パツ
ケージ内に水分を含んでいた場合、増長する傾向
にあり、その対策としては、パツケージ内に水分
を侵入させにくくする方法、及び樹脂とリードフ
レームの密着性を良くさせる方法が考えられる。
ートシヨツク時の熱により、パツケージ内の各材
料の界面に熱応力が生じる。これは各材料の熱膨
張係数が違うために起きる。この応力は、樹脂５
とペレツト２、樹脂５とリードフレーム４の間で
特に大きい。このように生じた応力に対し、樹脂
５の耐弾性が弱い場合、外形変化が起きる。また
この外形変化と同時に樹脂とリードフレームの密
着性が悪くなり、これらの間に〓間を生じる。こ
の〓間から水分といつしよに不純物等が侵入し、
耐湿性を悪化させる。上記のような応力は、パツ
ケージ内に水分を含んでいた場合、増長する傾向
にあり、その対策としては、パツケージ内に水分
を侵入させにくくする方法、及び樹脂とリードフ
レームの密着性を良くさせる方法が考えられる。
本発明は上記実情に鑑みてなされたもので、従
来技術で問題になつていたプラスチツク製品の耐
湿性向上が図れ、またヒートシヨツク後の製品の
外形変化を押えることができる半導体装置を提供
しようとするものである。
来技術で問題になつていたプラスチツク製品の耐
湿性向上が図れ、またヒートシヨツク後の製品の
外形変化を押えることができる半導体装置を提供
しようとするものである。
本発明は耐湿性の向上に対しては、パツケージ
に水分といつしよに不純物が入ると不良の原因と
なるため、パツケージに水分が入らないようにし
た。特に樹脂とリードフレームの界面から侵入す
る系に対し、つりピン、インナリードの膨出部に
孔を設け、密着性を高めると共につりピンを蛇行
させ水分が入らないようにした。
に水分といつしよに不純物が入ると不良の原因と
なるため、パツケージに水分が入らないようにし
た。特に樹脂とリードフレームの界面から侵入す
る系に対し、つりピン、インナリードの膨出部に
孔を設け、密着性を高めると共につりピンを蛇行
させ水分が入らないようにした。
ヒートシヨツク後の外形変化に対しては、ヒー
トシヨツク時の熱応力により、ペレツト及びリー
ドフレームと樹脂との密着性が悪くなり、応力が
部分的に集中しやすくこれに外形変化を起こして
いた。特にベツドフレーム裏の部分は密着性が悪
いので、これに対し多数の孔または凹部を設ける
ことで密着性を上げるようにした。
トシヨツク時の熱応力により、ペレツト及びリー
ドフレームと樹脂との密着性が悪くなり、応力が
部分的に集中しやすくこれに外形変化を起こして
いた。特にベツドフレーム裏の部分は密着性が悪
いので、これに対し多数の孔または凹部を設ける
ことで密着性を上げるようにした。
以下図面を参照して本発明の一実施例を説明す
る。第３図は同実施例を示すが、これは前記従来
例と対応させた場合の例であるから、対応個所に
は同一符号を付して説明を省略し、特徴とする個
所の説明を行なう。第３図ａはベツドフレーム付
近の表面の概略図、同図ｂはベツドフレーム付近
の裏面の概略図である。即ち本発明の特徴は、つ
りピン３にパンチ孔３1を設けると共にインナリ
ード４にもパンチ孔４1を設け、つりピン３には
蛇行部３2を設け、ベツドフレーム１には第３図
ａに示す如くパンチ孔１1を多数設けるか、また
は第３図ｂに示す如くベツドフレーム１の裏面に
多数の凹部１2を設け、樹脂５は上記孔３1，４1、
蛇行部３2、孔１1または凹部１2を覆うように封
止を行なつたことである。
る。第３図は同実施例を示すが、これは前記従来
例と対応させた場合の例であるから、対応個所に
は同一符号を付して説明を省略し、特徴とする個
所の説明を行なう。第３図ａはベツドフレーム付
近の表面の概略図、同図ｂはベツドフレーム付近
の裏面の概略図である。即ち本発明の特徴は、つ
りピン３にパンチ孔３1を設けると共にインナリ
ード４にもパンチ孔４1を設け、つりピン３には
蛇行部３2を設け、ベツドフレーム１には第３図
ａに示す如くパンチ孔１1を多数設けるか、また
は第３図ｂに示す如くベツドフレーム１の裏面に
多数の凹部１2を設け、樹脂５は上記孔３1，４1、
蛇行部３2、孔１1または凹部１2を覆うように封
止を行なつたことである。
上記本発明の構成は、ベツドフレーム１に直接
つながるつりピン３からの水分等の侵入時間を長
くするため、蛇行部３2を設けた。またつりピン
３、インナリード４の膨出部にパンチ孔３1，４1
を開け、リードフレームと樹脂５間の密着性を上
げ、これらの間に〓間が生じにくくした。ここ
で、上記膨出部を設けかつこれらにパンチ孔３1，
４1を設けたため、これらの孔の径を大きくでき
るし、上記膨出部が存在すること自体で、リード
の引つ張り力、捩れなどの機械的応力に対し、強
度が増す利点は大きい。更にベツドフレーム１に
パンチ孔１1を設けるか、またはベツドフレーム
１の裏面に無数の凹部１2を形成することで、フ
レームと樹脂間にすべりが生ぜずかつ両者間の接
触面積を増して該ベツドフレーム、樹脂間の密着
性を高め、ヒートシヨツク時の応力が一部にかた
よらないようにし、外形変形しにくくしたもので
ある。
つながるつりピン３からの水分等の侵入時間を長
くするため、蛇行部３2を設けた。またつりピン
３、インナリード４の膨出部にパンチ孔３1，４1
を開け、リードフレームと樹脂５間の密着性を上
げ、これらの間に〓間が生じにくくした。ここ
で、上記膨出部を設けかつこれらにパンチ孔３1，
４1を設けたため、これらの孔の径を大きくでき
るし、上記膨出部が存在すること自体で、リード
の引つ張り力、捩れなどの機械的応力に対し、強
度が増す利点は大きい。更にベツドフレーム１に
パンチ孔１1を設けるか、またはベツドフレーム
１の裏面に無数の凹部１2を形成することで、フ
レームと樹脂間にすべりが生ぜずかつ両者間の接
触面積を増して該ベツドフレーム、樹脂間の密着
性を高め、ヒートシヨツク時の応力が一部にかた
よらないようにし、外形変形しにくくしたもので
ある。
以上説明した如く本発明によれば、内部に水分
を侵入させにくくし、かつ樹脂とリードフレーム
間の密着性（これら両者間の相対的動きを妨げる
方向の密着性）を良くしたため、耐湿性の向上、
及びヒートシヨツク後の外形変化を押えることが
可能となり、したがつて樹脂とリードフレーム間
の固着性が増し、装置自体の機械的強度が増大し
た半導体装置が提供できるものである。
を侵入させにくくし、かつ樹脂とリードフレーム
間の密着性（これら両者間の相対的動きを妨げる
方向の密着性）を良くしたため、耐湿性の向上、
及びヒートシヨツク後の外形変化を押えることが
可能となり、したがつて樹脂とリードフレーム間
の固着性が増し、装置自体の機械的強度が増大し
た半導体装置が提供できるものである。
第１図ａは従来装置の全体的平面図、同図ｂは
同断面図、第２図ａは上記装置の一部を示す表面
図、同図ｂは同裏面図、第３図ａは本発明の一実
施例の要部を示す平面図、同図ｂは本発明の他の
実施例の要部を示す裏面図である。 １……ベツドフレーム、２……ペレツト、３…
…つりピン、１1，３1，４1……パンチ孔、１2…
…凹部、３2……蛇行部、４……インナリード、
５……樹脂。
同断面図、第２図ａは上記装置の一部を示す表面
図、同図ｂは同裏面図、第３図ａは本発明の一実
施例の要部を示す平面図、同図ｂは本発明の他の
実施例の要部を示す裏面図である。 １……ベツドフレーム、２……ペレツト、３…
…つりピン、１1，３1，４1……パンチ孔、１2…
…凹部、３2……蛇行部、４……インナリード、
５……樹脂。
Claims (1)
- １ 半導体ペレツトをマウントするベツドフレー
ムと、このベツドフレームを固定するつりピン
と、前記ベツドフレームの近傍に設けられるイン
ナリードと、前記半導体ペレツト及びその付近の
ベツドフレーム、つりピン、インナリードを封止
する封止樹脂とを具備し、前記つりピン及びイン
ナリードには、前記樹脂内で終始する膨出部が設
けられ、該膨出部にはそれぞれ孔が設けられ、前
記つりピンには蛇行部が設けられ、前記ベツドフ
レームの裏面には、多数のめくら穴状の凹部が散
在するように設けられていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58230764A JPS60123046A (ja) | 1983-12-07 | 1983-12-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58230764A JPS60123046A (ja) | 1983-12-07 | 1983-12-07 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5103829A Division JPH0728001B2 (ja) | 1993-04-30 | 1993-04-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60123046A JPS60123046A (ja) | 1985-07-01 |
| JPH0433136B2 true JPH0433136B2 (ja) | 1992-06-02 |
Family
ID=16912893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58230764A Granted JPS60123046A (ja) | 1983-12-07 | 1983-12-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60123046A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791472A (en) * | 1985-09-23 | 1988-12-13 | Hitachi, Ltd. | Lead frame and semiconductor device using the same |
| JPS6442847A (en) * | 1987-08-10 | 1989-02-15 | Toshiba Corp | Lead frame |
| US4987474A (en) * | 1987-09-18 | 1991-01-22 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
| JP2520527Y2 (ja) * | 1990-09-29 | 1996-12-18 | ミツミ電機株式会社 | リードフレーム |
| JPH05226548A (ja) * | 1991-11-27 | 1993-09-03 | Samsung Electron Co Ltd | 半導体装置用リードフレーム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219971A (en) * | 1975-08-08 | 1977-02-15 | Kosei Hirohata | Shaping of leads sealed in lsi chip etc. |
| JPS56104459A (en) * | 1980-01-25 | 1981-08-20 | Hitachi Ltd | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54168166U (ja) * | 1978-05-17 | 1979-11-27 |
-
1983
- 1983-12-07 JP JP58230764A patent/JPS60123046A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219971A (en) * | 1975-08-08 | 1977-02-15 | Kosei Hirohata | Shaping of leads sealed in lsi chip etc. |
| JPS56104459A (en) * | 1980-01-25 | 1981-08-20 | Hitachi Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60123046A (ja) | 1985-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5233222A (en) | Semiconductor device having window-frame flag with tapered edge in opening | |
| JPH0433136B2 (ja) | ||
| JPH0381308B2 (ja) | ||
| JPH0621308A (ja) | 半導体装置 | |
| US5783426A (en) | Semiconductor device having semiconductor chip mounted in package having cavity and method for fabricating the same | |
| JPS60261161A (ja) | 半導体装置 | |
| JPS634354B2 (ja) | ||
| JPS61218150A (ja) | 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法 | |
| JPH04188859A (ja) | リードフレーム | |
| JPS61133650A (ja) | 半導体リ−ドフレ−ム | |
| JPH03136270A (ja) | リードフレーム | |
| JPS6197955A (ja) | リ−ドフレ−ム | |
| JPS62134949A (ja) | 半導体装置 | |
| JPH0228353A (ja) | 樹脂封止型半導体装置 | |
| JPH02273962A (ja) | リードフレーム | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPS6315455A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS62128164A (ja) | 半導体装置のリ−ドフレ−ム | |
| JPS63307766A (ja) | 半導体装置 | |
| JPS6358949A (ja) | 半導体用リ−ドフレ−ムの製造方法 | |
| JPS6123347A (ja) | 半導体装置 | |
| JPS61125162A (ja) | フレ−ム素材 | |
| JPS6271252A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH02110961A (ja) | 半導体素子のリードフレーム構造及びその製法 | |
| JPH0212955A (ja) | リードフレーム |