JPH0432612B2 - - Google Patents

Info

Publication number
JPH0432612B2
JPH0432612B2 JP58117778A JP11777883A JPH0432612B2 JP H0432612 B2 JPH0432612 B2 JP H0432612B2 JP 58117778 A JP58117778 A JP 58117778A JP 11777883 A JP11777883 A JP 11777883A JP H0432612 B2 JPH0432612 B2 JP H0432612B2
Authority
JP
Japan
Prior art keywords
relay
selection
power system
selection means
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58117778A
Other languages
Japanese (ja)
Other versions
JPS609324A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58117778A priority Critical patent/JPS609324A/en
Publication of JPS609324A publication Critical patent/JPS609324A/en
Publication of JPH0432612B2 publication Critical patent/JPH0432612B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、デイジタル保護継電器、特に多数の
リレー要素をそなえたデイジタルリレーの整定部
を小型にしたデイジタル保護継電器に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a digital protective relay, and more particularly to a digital protective relay that has a compact setting section and that has a large number of relay elements.

〔発明の技術的背景〕[Technical background of the invention]

電力系統を保護する保護継電器にマイクロコン
ピユータを応用する技術は広く知られている。し
かし従来のアナログ系の保護継電器においては、
各リレー要素毎に独立したハード構成を有してい
るため、これらリレーの動作値を決定する整定値
は、各リレー要素毎に夫々もうけた整定部によつ
て個々に整定されていた。
The technology of applying microcomputers to protective relays that protect power systems is widely known. However, in conventional analog protective relays,
Since each relay element has an independent hardware configuration, the setting values that determine the operating values of these relays are individually set by a setting section provided for each relay element.

一方、デイジタルリレーにおいては、通常1台
のハード構成において数拾台の従来リレー要素に
相当するリレー動作判定機能を有することができ
る。このように極めて多数のリレー要素の判定機
能を有するデイジタルリレーにおいては、リレー
要素の個々に整定部をもうけていたのでは動作判
定回路の部分を個々に小型化はできるが、整定部
を小型にすることはできず、したがつてリレー全
体の小型化を損なうことになる。それ故、整定部
を小型にすると共に、回路の信頼性を高める方式
が種々提案されている。
On the other hand, in a digital relay, a single hardware configuration can usually have a relay operation determination function equivalent to several conventional relay elements. In digital relays that have a determination function for an extremely large number of relay elements, it is possible to miniaturize each operation determination circuit by providing a setting section for each relay element, but it is not possible to reduce the size of the setting section. This would impede the overall miniaturization of the relay. Therefore, various methods have been proposed to reduce the size of the settling section and improve the reliability of the circuit.

ここで、1台のデイジタルリレーが複数の送電
線を保護対象とし、各送電線の保護リレー要素が
ほぼ同じときの従来デイジタルリレー構成を第1
図によつて説明する。
Here, the conventional digital relay configuration when one digital relay protects multiple power lines and the protection relay elements of each power line are almost the same is described as the first example.
This will be explained using figures.

第1図において、電力系統からの複数電気量
v,iは、主に基本波成分を取り出すためのフイ
ルタ回路1に入力される。このフイルタ回路1の
出力は全入力を同時サンプリングするためにサン
プルホールド回路2に入力され、更にサンプルホ
ールド回路2の出力はマルチプレクサ回路3に入
力され、順次シリアルにアナログ/デイジタル変
換回路4に出力されアナログ/デイジタル変換さ
れる。
In FIG. 1, a plurality of electrical quantities v and i from the power system are input to a filter circuit 1 for mainly extracting fundamental wave components. The output of this filter circuit 1 is input to a sample hold circuit 2 in order to simultaneously sample all inputs, and the output of the sample hold circuit 2 is further input to a multiplexer circuit 3, and is sequentially and serially output to an analog/digital converter circuit 4. Analog/digital conversion is performed.

ここでアナログ/デイジタル変換されたリレー
入力はダイレクトメモリアクセス制御回路5によ
り、演算処理装置6内のデータメモリ(MEMO)
に送られる。この演算処理装置6は前記ダイレク
トメモリアクセス制御回路5から送り込まれたデ
イジタル値の電圧、電流情報、整定部からバス
15を介して読み込んだ整定値を用いてリレーの
動作判定を行ない、リレー動作と判定した場合に
リレー出力8を導出する。
Here, the analog/digital converted relay input is transferred to the data memory (MEMO) in the arithmetic processing unit 6 by the direct memory access control circuit 5.
sent to. This arithmetic processing unit 6 uses the digital value voltage and current information sent from the direct memory access control circuit 5 and the setting value read from the setting section 7 via the bus 15 to determine the operation of the relay, and determines the relay operation. When it is determined that the relay output 8 is determined, the relay output 8 is derived.

前記した整定部は以下に示す構成を有してい
る。即ち、整定部は記憶部12、整定操作部1
3、書込みスイツチ14、エンコーダ(以下
CODと云う)11、第1の選択手段9及び第2
の選択手段10からなつている。そして複数の送
電線から整定対象の送電線を選択する第1の選択
手段9の出力S9と、リレー要素を選択する第2
の選択手段10の出力S10とをCOD11に入
力する。そしてCOD11は前記各出力S9とS
10とを入力してこれを純2進数に変換し、更に
記憶部12に対してアドレスを指定するアドレス
信号S11を出力する。整定操作部13はデイジ
タルスイツチ等で構成されて整定しようする整定
値を整定し、その値をデータS13として出力し
記憶部12にデータとして入力する。書込みスイ
ツチ14は書込み信号S14を出力し、前記第1
の選択手段9と第2の選択手段10とによつて選
択決定されるアドレス信号S11のアドレス値に
したがい、整定操作部13からの整定値のデータ
S13を記憶部12へ書込む。なお、第1の選択
手段9は、例えばロータリースイツチ等で構成さ
れ、選択可能な送電線の数に相当する接点と、こ
の接点の出力信号線と、OVに接続された共通端
子とからなり、整定対象の送電線を選択すること
により共通端子と選択された接点とが接続され
て、その出力信号線の信号が「0」として出力さ
れる。また、第2の選択手段10も前記第1の選
択手段9と同様であつて、リレー要素接点と接点
の信号線及び共通端子とからなつている。
The above-mentioned settling section 7 has the configuration shown below. That is, the setting section 7 includes the storage section 12 and the setting operation section 1.
3. Write switch 14, encoder (hereinafter
COD) 11, the first selection means 9 and the second
It consists of selection means 10. The output S9 of the first selection means 9 selects a power transmission line to be set from among a plurality of power transmission lines, and the second selection means 9 selects a relay element.
The output S10 of the selection means 10 is inputted to the COD 11. And COD11 is each output S9 and S
10 is input, converted into a pure binary number, and further outputs an address signal S11 specifying an address to the storage section 12. The setting operation unit 13 is constituted by a digital switch, etc., and sets a setting value to be set, outputs the value as data S13, and inputs it to the storage unit 12 as data. The write switch 14 outputs a write signal S14, and the first
Setting value data S13 from the setting operation section 13 is written into the storage section 12 in accordance with the address value of the address signal S11 selected and determined by the selection means 9 and the second selection means 10. Note that the first selection means 9 is composed of, for example, a rotary switch or the like, and includes contacts corresponding to the number of selectable power transmission lines, an output signal line of these contacts, and a common terminal connected to the OV. By selecting the power transmission line to be settled, the common terminal and the selected contact are connected, and the signal on the output signal line is output as "0". The second selection means 10 is also similar to the first selection means 9, and is composed of a relay element contact, a signal line of the contact, and a common terminal.

〔背景技術の問題点〕[Problems with background technology]

上記した第1図に示される従来装置によれば、
整定しよとするリレー要素の整定操作は、まず、
第1の選択手段によつて該当リレー要素が属する
送電線を選択し、次に第2の選択手段によつて複
数のリレー要素の中から該当リレー要素を選択す
ることができ、したがつて整定部を小型にするこ
とができる。
According to the conventional device shown in FIG. 1 mentioned above,
To set the relay element, first,
The first selection means can select the power transmission line to which the relevant relay element belongs, and then the second selection means can select the relevant relay element from among a plurality of relay elements, and therefore the setting The section can be made smaller.

しかし、以上にような構成を有する従来装置は
以下の如き欠点を有している。
However, the conventional device having the above configuration has the following drawbacks.

即ち、第1の選択手段によつて選択される送電
線の全て、もしくはその一部において夫々同一整
定値のリレー要素がある場合には、その同一整定
値のリレー要素については、一括して整定操作を
行なうことが保守及び運用を容易にするために望
ましい。
That is, if all or part of the power transmission lines selected by the first selection means have relay elements with the same setting value, the relay elements with the same setting value are set all at once. It is desirable to perform operations to facilitate maintenance and operation.

ところで、平行2回線送電線保護における距離
リレー要素の整定では、2回線送電線が平衡して
いる場合には、各リレー要素について両回線とも
同一整定を行なうことが可能であるが、2回線送
電線にT分岐負荷が接続されているような場合に
は、第1及び第2の各回線で夫々異なる整定が必
要となる。したがつて標準的な装置を考えるとき
に、前記した同一整定が可能な場合と個別整定が
必要となる場合とのいずれにも対応できることが
必要となる。しかしながら従来装置によると、第
1の選択手段9によつて選択可能な全ての送電線
について、個々に整定を行なう必要がある回路構
成であるため、複数の送電線に対し一括して整定
操作が行なえず、整定操作の回数が増えて煩雑で
あり、このために整定作業が誤り易い。
By the way, when setting the distance relay element in parallel two-line transmission line protection, if the two-line transmission line is balanced, it is possible to perform the same setting for each relay element on both lines. If a T-branch load is connected to the electric line, different settings are required for each of the first and second lines. Therefore, when considering a standard device, it is necessary to be able to deal with both cases where the above-mentioned same setting is possible and cases where individual setting is required. However, according to the conventional device, the circuit configuration requires that all the power transmission lines that can be selected by the first selection means 9 be individually set, so the setting operation cannot be performed for multiple power transmission lines at once. Therefore, the number of settling operations increases and is complicated, and therefore, the settling operations are prone to errors.

このような整定方法では整定値の整定ミスを招
き易く、更にはリレーの誤動作及び誤不動作を生
ずる危険を有し、また、装置の標準化が困難であ
る。
Such a setting method is likely to cause a setting error in the setting value, and furthermore, there is a risk of malfunction or malfunction of the relay, and it is difficult to standardize the device.

〔発明の目的〕[Purpose of the invention]

本発明は上記問題点を解決することを目的とし
てなされたものであり、複数の電力系統設備のリ
レー要素が一括して収納されている場合におい
て、各電力系統設備毎の個々の場合であつても、
また、複数の電力系統設備一括の場合であつて
も、いずれも容易に整定操作が可能なデイジタル
保護継電器を提供することを目的としている。
The present invention was made with the aim of solving the above-mentioned problems, and when the relay elements of a plurality of power system equipment are stored together, it is possible to solve the problem individually for each power system equipment. too,
Another object of the present invention is to provide a digital protective relay that can be easily set even when a plurality of power system facilities are installed at once.

〔発明の概要〕[Summary of the invention]

本発明では複数の電力系統設備のうちから単一
または一括選択ができる第1の選択手段と、各電
力系統設備に適用されるリレー要素を選択できる
第2の選択手段とをもうけ、前記第1の選択手段
の出力が単一の電力系統設備を選択していること
を表わしている場合には、記憶部内にある該当設
備のリレー要素に対応したメモリ領域のアドレス
にのみ整定値を書込み、前記第1の選択手段の出
力が複数の電力系統設備を一括選択していりこと
を表わしている場合は、記憶部内にある各電力系
統設備のリレー要素に対応するメモリ領域内のメ
モリ全てに対して整定値を書込み記憶することの
より、単一の電力系統設備毎であつても、また一
括した複数の電力系統設備であつても整定操作が
行なえるようにしようとするものである。
The present invention includes a first selection means capable of selecting a single or collective selection from among a plurality of power system facilities, and a second selection means capable of selecting a relay element applied to each power system facility. If the output of the selection means indicates that a single power system equipment is selected, the setting value is written only to the address of the memory area corresponding to the relay element of the equipment in the storage unit, and If the output of the first selection means indicates that multiple power system facilities are to be selected at once, all the memories in the memory area corresponding to the relay elements of each power system facility in the storage section are By writing and storing setting values, it is possible to perform a setting operation for each single power system facility or for a plurality of power system facilities collectively.

〔発明の実施例〕[Embodiments of the invention]

以下図面を参照して実施例を説明する。第2図
は本発明によるデイジタル保護継電器の一実施例
構成図であり、この場合整定部に相当する部分
のみを示し、他の構成は第1図と同様である。し
たがつて第2図の符号7Aは第1図のに相当し
ている。図中の符号13ないし15は第1図に対
応している。なお、9A、10Aは第1の選択手
段9及び第2の選択手段10に、11Aはエンコ
ーダ回路COD11に相当し、また12A、12
Bは2分割された記憶部であつて12に相当す
る。
Examples will be described below with reference to the drawings. FIG. 2 is a block diagram of one embodiment of the digital protective relay according to the present invention. In this case, only a portion corresponding to the setting section 7 is shown, and the other structure is the same as that in FIG. 1. Therefore, the reference numeral 7A in FIG. 2 corresponds to 7 in FIG. Reference numerals 13 to 15 in the figure correspond to those in FIG. Note that 9A and 10A correspond to the first selection means 9 and the second selection means 10, 11A corresponds to the encoder circuit COD11, and 12A and 12
B is a storage section divided into two parts and corresponds to 12.

そして本実施例では高抵抗接地系の2回線送電
線を保護対象とし、保護方式として短絡保護用は
3段階限時差動継電方式を、また地絡保護用は地
絡方向継電方式を採用した場合を示し、リレー要
素として短絡保護用に第1段にリアクタンス要素
(以下O1と云う)第2段のリアクタンス要素(以
下O2と云う)及びモーリレー要素(以下SUと云
う)を、また地絡保護用は地絡方向リレー要素
(以下DGと云う)をそなえている場合を説明す
る。
In this example, a two-circuit power transmission line with a high resistance grounding system is to be protected, and a three-stage time-limited differential relay system is used for short circuit protection, and a ground fault direction relay system is used for ground fault protection. In this example, a reactance element (hereinafter referred to as O 1 ) in the first stage, a reactance element (hereinafter referred to as O 2 ) in the second stage, and a Mori relay element (hereinafter referred to as SU) are used as relay elements for short circuit protection. For ground fault protection, we will explain the case where a ground fault direction relay element (hereinafter referred to as DG) is provided.

第2図において、第1の選択手段9Aは第1の
回線、第2の回線及び両回線一括のうちから唯一
つを選択する手段であつて前記夫々の選択が各接
点T91,T92及びT93に対応している。そ
して前記各接点T91〜T93からの各信号S9
1,S92,S93は選択回路(以下SELと云
う)16に入力される。第2の選択手段10A,
O1,O2,SU及びDGの各リレー要素のうちから
唯一つの選択をする手段であり、夫々の選択が接
点T101,T102,T103及びT104に
対応している。前記各接点T101〜T104か
らの信号S101,S102,S103,S10
4はCOD11Aに入力される。前記SEL16は
第1の選択手段9Aからの信号S91〜S93を
入力して選択信号S161及びS162を出力
し、その入力と出力との関係は第3図の符号関係
になる周知の回路である。
In FIG. 2, the first selection means 9A is means for selecting only one of the first line, the second line, and both lines collectively, and each selection is made at each contact point T91, T92, and T93. Compatible. And each signal S9 from each of the contacts T91 to T93
1, S92, and S93 are input to a selection circuit (hereinafter referred to as SEL) 16. second selection means 10A,
It is means for selecting only one of the relay elements O 1 , O 2 , SU and DG, and each selection corresponds to contacts T101, T102, T103 and T104. Signals S101, S102, S103, S10 from each of the contacts T101 to T104
4 is input to COD11A. The SEL 16 is a well-known circuit that receives signals S91 to S93 from the first selection means 9A and outputs selection signals S161 and S162, and the relationship between its inputs and outputs has the sign relationship shown in FIG.

即ち、第1の選択手段9Aから第1、第2の回
線及び両回線が一括選択されたとき、前記した
SEL16の入力は夫々110,101,011となり、こ
のときの選択信号S161,S162は夫々10,
01,11となる。COD11Aは信号S101〜S
104を入力し、かつデータの重みをS104,
S103,S102,S101として純2進数コ
ードに変換して信号S11Aを出力する。即ち、
O1,O2、SU及びDGの各リレー要素が夫々選択
されたとき、COD11Aの入力は、1110,1101,
1011,0111であり、このときの信号S11Aは
夫々00,01,10,11となる。第1の記憶部12A
では前記SEL16からの選択信号S161を選択
入力とし、前記COD11Aからの信号S11A
をアドレス値として夫々入力する。同じく第2の
記憶部12Bでは前記SEL16からの選択信号S
162を選択入力とし、前記COD11Aからの
信号S11Aをアドレス値として夫々入力する。
That is, when the first line, the second line, and both lines are selected at once from the first selection means 9A, the above-mentioned
The inputs of SEL16 are 110, 101, and 011, respectively, and the selection signals S161 and S162 at this time are 10 and 10, respectively.
01, 11. COD11A is the signal S101~S
104, and set the weight of the data in S104,
The signals S103, S102, and S101 are converted into pure binary codes and a signal S11A is output. That is,
When each relay element O 1 , O 2 , SU and DG is selected, the inputs of COD11A are 1110, 1101,
1011, 0111, and the signals S11A at this time are 00, 01, 10, and 11, respectively. First storage unit 12A
Then, the selection signal S161 from the SEL16 is used as the selection input, and the signal S11A from the COD11A is used as the selection input.
Input each as an address value. Similarly, in the second storage section 12B, the selection signal S from the SEL 16 is
162 is a selection input, and the signal S11A from the COD 11A is inputted as an address value.

なお、上記した第1の選択手段9Aはロータリ
ースイツチ等で構成され、選択可能数に相当する
接点T91〜T9nと、この接点からの信号線に
よつて送出される信号S91〜S9n及びOVに
接続された共通端子T0とからなり、整定対象の
送電線等の電力系統設備が選択されたとき、共通
端子T0と選択された接点とが接続されて、その
出力信号が「0」として出力されるものである。
また第2の選択手段10Aの構成も前記第1の選
択手段9Aと同じであり、各リレー要素接点T1
01〜T10nと信号S101〜S10n及び共
通端子T0とからなつている。
The above-mentioned first selection means 9A is composed of a rotary switch or the like, and is connected to contacts T91 to T9n corresponding to the selectable number and signals S91 to S9n and OV sent by signal lines from these contacts. When a power system equipment such as a power transmission line to be set is selected, the common terminal T0 and the selected contact are connected and the output signal is output as " 0 ". It is something that will be done.
The configuration of the second selection means 10A is also the same as that of the first selection means 9A, and each relay element contact T1
01 to T10n, signals S101 to S10n, and a common terminal T0 .

次に動作を説明する。第2図において、第1の
選択手段9Aによつて第1の回線が選択されたと
きは、信号S93〜S91は110となり、これを
受けたSEL16の出力信号S161、S162は
10となつて第1の記憶部12Aが選択され、また
第2の選択手段10Aによつて各リレー要素O1
O2,SU,DGが選択されたときCOD11Aが
夫々00,01,10,11となり、これがアドレスとな
るものであるため、第1の回線の各リレー要素に
関する整定値は第1の記憶部12Aの前記アドレ
ス領域に夫々記憶される。また第1の選択手段9
Aによつて回線が選択されたときは信号S93〜
S91は101となり、これを受けたSEL16の出
力信号S161,S162は01となつて第2の記
憶部12Bが選択されるため、前記第1の回線の
場合と同様に、第2の回線の各リレー要素に関す
る整定値は第2の記憶部12Bに記憶される。同
様に第1の選択手段9Aによつて両回線一括が選
択されたときは、信号S93〜S91は011とな
り、SEL16の出力信号S161,S162は11
となつて第1及び第2の記憶部11A,11Bが
両方同時に選択され、第2の選択手段10Aによ
つて各リレー要素O1,O2SU,DGが選択された
ときのCOD11Aの出力S11Aが夫々00,01,
10,11となつて、これがアドレスとなるものであ
るため、第1及び第2の回線の各リレー要素に関
する両回線について同一の整定値は第1の記憶部
12Aの前記アドレス領域及び第2の記憶部12
Bの前記アドレス領域の2個所に同時に書込まれ
て記憶される。
Next, the operation will be explained. In FIG. 2, when the first line is selected by the first selection means 9A, the signals S93 to S91 become 110, and the output signals S161 and S162 of the SEL 16 that receive this become 110.
10, the first storage unit 12A is selected, and the second selection means 10A selects each relay element O 1 ,
When O 2 , SU, and DG are selected, COD 11A becomes 00, 01, 10, and 11, respectively, and these become addresses, so the set values for each relay element of the first line are stored in the first storage unit 12A. are respectively stored in the address areas. Also, the first selection means 9
When the line is selected by A, signals S93~
S91 becomes 101, and the output signals S161 and S162 of SEL16 that receive this become 01 and the second storage unit 12B is selected. Therefore, as in the case of the first line, each of the second lines Setting values regarding the relay elements are stored in the second storage section 12B. Similarly, when both lines are selected at once by the first selection means 9A, the signals S93 to S91 become 011, and the output signals S161 and S162 of SEL16 become 11.
The output S11A of the COD 11A when both the first and second storage units 11A and 11B are selected simultaneously and the relay elements O 1 , O 2 SU, and DG are selected by the second selection means 10A. are respectively 00, 01,
10, 11, which becomes the address. Therefore, the same setting value for both lines regarding each relay element of the first and second lines is stored in the address area of the first storage section 12A and the second line. Storage unit 12
It is simultaneously written and stored in two locations in the address area of B.

要するに各回線によつて異なつた整定を必要と
するリレー要素については第1の選択手段によつ
て、第1または第2の回線単独を夫々選択し、第
1の回線については第1の記憶部へ、また第2の
回線については第2の記憶部へ夫々アドレスが記
憶され、更に第2の選択手段から選択されたリレ
ー要素が各対応記憶部へ入力されるために各回線
毎の整定が可能となる。一方、両回線で同一の整
定を行なうリレー要素については第1の選択手段
によつて両回線一括が選択されて、第1及び第2
の記憶部に対して各アドレスが記憶され、更に第
2の選択手段によつて各リレー要素を選択するこ
とにより、両回線のリレー要素に同一の整定を行
なうことができる。
In short, for relay elements that require different settings for each line, the first selection means selects the first or second line alone, and the first line is stored in the first storage unit. For the second line, the address is stored in the second storage unit, and the relay element selected from the second selection means is input to each corresponding storage unit, so the setting for each line is performed. It becomes possible. On the other hand, for relay elements that perform the same setting on both lines, both lines are selected at once by the first selection means, and the first and second
Each address is stored in the storage section of , and each relay element is selected by the second selection means, thereby making it possible to perform the same setting for the relay elements of both lines.

第4図は本発明によるデイジタル保護継電器の
他の実施例であり、前記第2図同様、整定部のみ
を示している。
FIG. 4 shows another embodiment of the digital protective relay according to the present invention, and like FIG. 2, only the setting portion is shown.

本実施例ではSEL16からの選択信号の一部を
アドレス信号として用い、残りをデータとして整
定値とともに記憶部に記憶するようにしたもので
ある。図中の符号12Cは第1図の12に相当
し、他の符号は第2図に対応している。
In this embodiment, a part of the selection signal from the SEL 16 is used as an address signal, and the rest is stored as data in the storage section together with the setting value. The symbol 12C in the figure corresponds to 12 in FIG. 1, and the other symbols correspond to those in FIG.

第4図において、SEL16からの信号S161
は整定操作部13からの信号S13とともに記憶
部12Cへ入力されて整定値とともに記憶され
る。また信号S162は最上位ビツトとして
COD11Aからの信号S11Aとともにアドレ
ス値として記憶部12Cへ入力され、整定値を記
憶するアドレスを示す。その他の構成あ第2図と
同じである。
In FIG. 4, the signal S161 from SEL16
is input to the storage section 12C together with the signal S13 from the setting operation section 13, and is stored together with the setting value. Also, the signal S162 is used as the most significant bit.
It is input to the storage unit 12C as an address value together with the signal S11A from the COD 11A, and indicates the address where the set value is stored. Other configurations are the same as in FIG. 2.

次に動作を説明する。第1の選択手段9Aによ
つて第1の回線が選択されたときは、信号S93
〜S91は110となつて、SEL16の出力信号S
161,S162は10となる。前記した通り信号
S162はアドレスの最上位ビツトであるため、
整定操作部13からの整定値は記憶部12Cのア
ドレスの最上位ビツトが「0」であるメモリ領域
に、「1」である信号S161とともに書込まれ
て記憶される。第1の選択手段9Aによつて第2
の回線が選択されてときは、信号S93〜S91
は101となつてSEL16の出力信号S161,S
162は01となるため、整定操作部13からの整
定値は記憶部12Cのアドレスの最上位ビツトが
「1」であるメモリ領域に「0」である信号S1
61とともに書込まれて記憶される。また第1の
選択手段9Aによつて両回線一括が選択されたと
きは、信号S93〜S91は011となつて、SEL
16の出力信号S161,S162は11となるた
め、整定操作部13からの整定値は記憶部12C
のアドレスの最上位ビツトが「1」であるメモリ
領域に「1」である信号S161とともに書込ま
れて記憶される。
Next, the operation will be explained. When the first line is selected by the first selection means 9A, the signal S93
~S91 becomes 110, and the output signal S of SEL16
161 and S162 become 10. As mentioned above, since the signal S162 is the most significant bit of the address,
The setting value from the setting operation section 13 is written and stored in the memory area of the storage section 12C where the most significant bit of the address is "0" together with the signal S161 which is "1". The second selection means 9A selects the second
When the line is selected, signals S93 to S91
becomes 101 and the output signal of SEL16 S161,S
162 becomes 01, the setting value from the setting operation section 13 is sent to the memory area where the most significant bit of the address of the storage section 12C is "1", and the signal S1 is "0".
61 and is written and stored. Further, when both lines are selected at once by the first selection means 9A, the signals S93 to S91 become 011, and the SEL
Since the output signals S161 and S162 of 16 become 11, the setting value from the setting operation section 13 is stored in the storage section 12C.
is written and stored in the memory area where the most significant bit of the address is "1" together with the signal S161 which is "1".

第5図は記憶部におけるアドレスと記憶した信
号及び整定値の組合せ図である。この第5図によ
つて更に説明すると、第1の回線の整定値はアド
レスの最上位ビツトが「0」であるメモリ領域に
信号S161が「1」の状態で書込まれ、同ーじ
く第2の回線の整定値はアドレスの最上位ビツト
が「1」であるメモリ領域に信号S161が
「0」の状態で書込まれ、更に両回線一括の整定
値はアドレスの最上位ビツトが「1」であるメモ
リ領域に信号S161が「1」の状態で書込まれ
る。そして両回線一括の整定値の場合には、演算
処理部12Cによつてアドレスの最上位ビツトが
「1」のメモリ領域から「0」のメモリ領域へ整
定値を転送することにより、一括整定した第1の
回線及び第2の回線の各リレー要素は同一の整定
値をもつことになる。
FIG. 5 is a combination diagram of addresses, stored signals, and setting values in the storage section. To explain this further with reference to FIG. 5, the setting value of the first line is written in the memory area where the most significant bit of the address is "0" with the signal S161 being "1", and similarly The setting value for the second line is written in the memory area where the most significant bit of the address is ``1'' with the signal S161 being ``0'', and the setting value for both lines at once is written in the memory area where the most significant bit of the address is ``1''. The signal S161 is written in the state of "1" in the memory area where the signal is "1". In the case of a set value for both lines at once, the arithmetic processing unit 12C transfers the set value from the memory area where the most significant bit of the address is ``0'' to the memory area where the most significant bit of the address is ``0''. Each relay element of the first line and the second line will have the same setting value.

第6図は演算処理部における処理のためのフロ
ーチヤートである。先ず、ステツプ17においては
最上位ビツトが「1」である各アドレスに記憶さ
れているデータに対して整定値及び信号S161
を読み出し、ステツプ18において信号S161が
「0」の場合には、その整定値は第2回線のもの
であるため、そのアドレスの処理は終る。しかし
信号S161が「1」の場合はステツプ19へ移つ
て最上位ビツトが「0」で他のビツトは同一のア
ドレスに対してステツプ17で読出した整定値及び
信号S161を書込み、ステツプ20で最上位ビツ
トが「1」である元のアドレスの信号S161を
「0」にかえてそのアドレスの処理を終る。以上
に手順をアドレスが100〜111に対して行なうこと
により、アドレスの最上位ビツトが「1」のメモ
リ領域に書込まれた両回線一括選択による整定値
が、アドレスの最上位ビツトが「0」のメモリ領
域に転送され、また一括選択による整定値である
とを示していた信号S161も「1」から「0」
に書きかえることにより、演算処理部12Cの上
記処理後は、記憶部12Cに記憶されている整定
値及び信号S161は第1及び第2の回線を別々
に整定した場合と同じ状態になる。上記した演算
処理部の処理により第1または第2の回線単独で
も、また両回線一括の場合でも整定操作が可能と
なる。
FIG. 6 is a flowchart for processing in the arithmetic processing section. First, in step 17, a set value and a signal S161 are applied to the data stored in each address whose most significant bit is "1".
If the signal S161 is "0" in step 18, the set value is for the second line, and the processing for that address ends. However, if the signal S161 is "1", the process moves to step 19, where the most significant bit is "0" and the other bits write the set value read out in step 17 and the signal S161 to the same address, and in step 20, the most significant bit is written to the same address. The signal S161 of the original address whose upper bit is "1" is changed to "0" and the processing of that address is completed. By performing the above procedure for addresses 100 to 111, the set value written in the memory area where the most significant bit of the address is "1" by selecting both lines at once will be changed to the value where the most significant bit of the address is "0". ”, and the signal S161 indicating that it is a set value by batch selection also changes from “1” to “0”.
After the above processing by the arithmetic processing unit 12C, the setting value and signal S161 stored in the storage unit 12C are in the same state as when the first and second lines are set separately. Through the processing of the arithmetic processing section described above, the settling operation can be performed for the first or second line alone or for both lines at once.

第7図は本発明によるデイジタル保護継電器の
更に他の実施例であり、前記同様に整定部のみを
示している。図中の符号は第2図及び第4図と対
応しており、整定部7Cは第2図の7A及び第4
図の7Bに、また記憶部12Dは第4図の12C
に相当する。
FIG. 7 shows still another embodiment of the digital protective relay according to the present invention, and similarly to the above, only the setting portion is shown. The symbols in the figure correspond to those in FIG . 2 and FIG .
7B in the figure, and the storage unit 12D is 12C in FIG.
corresponds to

本実施例ではSELからの信号を入力するとによ
り、第1の回線及び第2の回線が夫々記憶される
メモリ領域を記憶部内にもうけ、各回線が単独に
選択された場合には各回線毎の所定メモリ領域に
記憶すると共に、両回線が選択された場合には前
記各メモリ領域に順時に書込むようにしたもので
ある。
In this embodiment, when a signal from SEL is input, a memory area is provided in the storage section in which the first line and the second line are respectively stored, and when each line is selected individually, the memory area for each line is The information is stored in a predetermined memory area, and when both lines are selected, it is written in each of the memory areas in sequence.

第7図において、SEL16からの選択信号S1
61及びS162は記憶部12Dに対して制御信
号として入力される。そして記憶部12Dは信号
S161、S162が10の場合(第1の回線の選
択時)は、アドレスの最上位ビツトが「0」であ
るメモリ領域に整定操作部13からの整定値を書
込み(第8図のアドレス000〜011)、信号S16
1,S162が01の場合(第2の回線の選択時)
は、アドレスの最上位ビツトが「1」であるメモ
リ領域に整定操作部13からの整定値を書込む
(100〜111)。また信号S161,S162が11の
場合(2回線選択時)は、アドレスの最上位ビツ
トが「0」であるメモリ領域及び最上位ビツトが
「1」であるメモリ領域の2つの領域に対して、
整定操作部13からの整定値を順次書込むように
構成されている。他の部分の構成は第2図及び第
4図で示した実施例の場合と同じである。上記し
た如く第1及び第2の各回線単独でも、両回線一
括でも第8図に示すアドレスに対して整定操作が
可能である。
In FIG. 7, selection signal S1 from SEL16
61 and S162 are input as control signals to the storage section 12D. When the signals S161 and S162 are 10 (when the first line is selected), the storage unit 12D writes the setting value from the setting operation unit 13 to the memory area where the most significant bit of the address is “0” (the first line is selected). Addresses 000 to 011 in Figure 8), signal S16
1. If S162 is 01 (when selecting the second line)
writes the setting value from the setting operation unit 13 to the memory area whose most significant bit of the address is "1" (100 to 111). Furthermore, when the signals S161 and S162 are 11 (when 2 lines are selected), for the two areas, the memory area where the most significant bit of the address is "0" and the memory area where the most significant bit is "1",
It is configured to sequentially write the setting values from the setting operation section 13. The configuration of other parts is the same as the embodiment shown in FIGS. 2 and 4. As described above, the setting operation can be performed for the addresses shown in FIG. 8, either individually for each of the first and second lines or for both lines at once.

第9図は本発明によるデイジタル保護継電器の
更に他の実施例であり、整定部内の第1の選択手
段及び選択回路のみを示している。
FIG. 9 shows still another embodiment of the digital protective relay according to the present invention, showing only the first selection means and selection circuit in the setting section.

本実施例ではロータリースイツチで構成されて
いた第1の選択手段を2個のトグルスイツチによ
つて構成しようとするものである。図中の符号9
Bは前記各実施例の9Aに、また16Aは16に
夫々相当している。
In this embodiment, the first selection means, which used to be a rotary switch, is replaced with two toggle switches. Code 9 in the diagram
B corresponds to 9A, and 16A corresponds to 16 in each of the above embodiments.

第9図において、第1の選択手段9Bは被保護
対象の2回線のうちの1回線または両回線を選択
する手段であつて、トグルスイツチSW1が第1
の回線に、またトグルスイツチSW2が第2の回
線に対応し、前記各トグルスイツチSW1,SW
2からの信号S91B,S92BはSEL16Aに
夫々入力される。そして前記各トグルスイツチ
SW1,SW2は夫々第1及び第2の回線が選択
されたとき「閉」となり、第1の回線が選択され
た場合には、信号S92B,S91Bは10、第2
の回線が選択された場合には01、第1及び第2の
両回線が選択された場合には00となる。SEL16
Aは第1の選択手段9Bからの信号S91B,S
92Bを夫々入力して選択信号S161及びS1
62を出力することは前記した各実施例の場合と
同様である。また入力と出力との関係も第8図と
同様である。その他の構成も前記各実施例と同様
である。
In FIG. 9, the first selection means 9B is means for selecting one or both of the two lines to be protected, and the toggle switch SW1 is the first selection means.
The toggle switch SW2 corresponds to the second line, and the toggle switches SW1 and SW correspond to the second line.
Signals S91B and S92B from SEL2 are respectively input to SEL16A. and each of the toggle switches
SW1 and SW2 are "closed" when the first and second lines are selected respectively, and when the first line is selected, the signals S92B and S91B are 10 and the second line is "closed".
If the line is selected, the value is 01, and if both the first and second lines are selected, the value is 00. SEL16
A is the signal S91B, S from the first selection means 9B
92B respectively to select signals S161 and S1.
The output of 62 is the same as in each of the embodiments described above. The relationship between input and output is also the same as that in FIG. The other configurations are also the same as in each of the above embodiments.

次に動作を説明する。先ず、第1の回線のみを
選択する場合は、トグルスイツチSW1を「閉」
とし、SW2を「開」とすることにより、信号S
91B,S92Bは01となるため、SEL16Aの
出力信号S161,S162は10となる。同じく
第2の回線のみを選択する場合には、トグルスイ
ツチSW1を「開」とし、SW第2を「閉」とす
ることにより、信号S91B,S92Bは10とな
るため、SEL16Aの出力信号S161,S16
2は01となる。また第1及び第2の各回線を一括
して選択する場合は、トグルスイツチSW1及び
SW2を共に「閉」とすることにより、信号S9
1B,S92Bは00となるため、SEL16Aの出
力信号S161,S162は11となる。他の部分
の動作は前記各実施例の場合と同様である。なお
第10図は選択回路における入力信号との対応図
である。
Next, the operation will be explained. First, if you want to select only the first line, close toggle switch SW1.
By setting SW2 to "open", the signal S
Since 91B and S92B are 01, the output signals S161 and S162 of SEL16A are 10. Similarly, when only the second line is selected, the signals S91B and S92B become 10 by setting the toggle switch SW1 to "open" and the second SW to "closed", so the output signals S161 and S92B of the SEL16A S16
2 becomes 01. In addition, if you want to select the first and second lines all at once, press toggle switch SW1 and
By setting both SW2 to "close", the signal S9
Since 1B and S92B are 00, the output signals S161 and S162 of SEL16A are 11. The operation of other parts is the same as in each of the embodiments described above. Note that FIG. 10 is a diagram showing the correspondence with input signals in the selection circuit.

第11図は本発明によるデイジタル保護継電器
の更に他の実施例であり、前記各実施例同様に整
定部のみを示している。図中の符号7Dは第2図
7Aに、同じく9Cは第2図の9Aに相当す
る。
FIG. 11 shows still another embodiment of the digital protective relay according to the present invention, and like the previous embodiments, only the setting portion is shown. The reference numeral 7D in the figure corresponds to 7A in FIG. 2, and 9C corresponds to 9A in FIG.

本実施例では常閉のトグルスイツチ2個の開閉
操作によつて選択信号を導出し、第1の選択手段
を用いたロータリースイツチと選択回路とを省略
しようとするものである。
In this embodiment, the selection signal is derived by opening and closing two normally closed toggle switches, and the rotary switch and selection circuit using the first selection means are omitted.

第11図において、第1の選択手段9Cは被保
護対象の2回線のうちのいずれか1回線、または
両回線を選択する手段であつて2個の常閉トグル
スイツチSW3,SW4からなる。ここでトグル
スイツチSW3が第1の回線に、またトグルスイ
ツチSW4が第2の回線に対応し、前記トグルス
イツチSW3及びSW4からの信号S91C,S
92Cは第2図における選択信号S161,S1
62と夫々同様に、第1及び第2の記憶部12A
及び12Bに入力される。そして各トグルスイツ
チSW3,SW4は夫々第1及び第2の回線が選
択されたとき「開」となり、信号S91C,S9
2Cは第1の回線が選択された場合には10、第2
の回線が選択された場合には01、第1及び第2の
両回線が選択された場合には11となる。他の部分
の構成及び動作は第2図に示した実施例と同様で
ある。
In FIG. 11, the first selection means 9C is means for selecting one or both of the two lines to be protected, and is comprised of two normally closed toggle switches SW3 and SW4. Here, the toggle switch SW3 corresponds to the first line, and the toggle switch SW4 corresponds to the second line, and the signals S91C and S91C from the toggle switches SW3 and SW4 correspond to the second line.
92C is the selection signal S161, S1 in FIG.
62, the first and second storage units 12A
and input to 12B. Then, each toggle switch SW3, SW4 becomes "open" when the first and second lines are selected, respectively, and the signals S91C, S9
2C is 10 if the first line is selected, the second
If the line is selected, the value is 01, and if both the first and second lines are selected, the value is 11. The structure and operation of other parts are similar to the embodiment shown in FIG.

上記実施例では第1の選択手段がロータリース
イツチまたはトグルスイツチ構成とし、第2の選
択手段がロータリースイツチ構成であるとして説
明したが、これに限定されるものではなく、複数
の選択要素の中から唯一つが選択できるスイツチ
構成であれば良いことは明らかである。
In the above embodiment, the first selection means has a rotary switch or toggle switch configuration, and the second selection means has a rotary switch configuration, but the present invention is not limited to this. It is obvious that a switch configuration in which only one can be selected is sufficient.

また記憶部に対して整定値を書込むに際し、ハ
ードウエアによつて自動的に行なう場合について
説明したが、これに限定されるものではなく、整
定操作部からの整定値と、書込スイツチからの信
号と、第1及び第2の各選択手段からの信号を入
力装置を介して演算処理部へ取込み、前記したハ
ードウエアの機能をプログラムによつて実現でき
ることは云うまでもない。
In addition, when writing the setting value to the storage section, we have explained the case where it is automatically done by hardware, but this is not a limitation. It goes without saying that the above-mentioned hardware functions can be realized by a program by inputting the signals from the first and second selection means into the arithmetic processing section via the input device.

更に、上記説明では2回線送電線を保護対象と
して述べているが、夫々複数の整定要素を有する
複数の電力系統設備を保護対象とする場合であれ
ば、いずれの場合も適用可能であることは勿論で
ある。
Furthermore, although the above explanation describes a two-circuit power transmission line as the object of protection, it can be applied in any case where multiple power system facilities each having a plurality of setting elements are to be protected. Of course.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く、本発明によれば複数の電力
系統設備の中から単一または一括した電力系統設
備を選択する第1の選択手段と、各電力系統設備
に適用される複数のリレー要素のうちから1つを
選択する第2の選択手段と、前記第1の選択手段
からの出力を選択された電力系統設備に対応した
選択信号に変換する選択回路とをもうけ、第1の
選択手段によつて選択された特定の電力系統設備
に対して、適用されるリレー要素の整定値を記憶
するメモリ領域を選択し、第2の選択手段によつ
て選択される各リレー要素を特定しかつアドレス
値を出力することにより、選択された1つまたは
複数のメモリ領域内の各アドレスに対して、整定
操作部からの整定値を記憶できるよう構成したの
で、複数の電力系統設備のリレー要素を収納して
いる場合において、各単一の電力系統設備毎で
も、また一括した複数の電力系統設備の場合であ
つても容易に整定操作が行なえ、整定ミスを防止
することができるばかりか、装置の標準化が可能
なデイジタル保護継電器を提供できる。
As explained above, according to the present invention, the first selection means selects a single or collective power system equipment from among a plurality of power system equipment, and and a selection circuit that converts the output from the first selection means into a selection signal corresponding to the selected power system equipment, select a memory area for storing the set values of the applied relay elements for the specific power system equipment selected by the second selection means; By outputting , the setting value from the setting operation unit can be stored for each address in one or more selected memory areas, so it is possible to store relay elements of multiple power system equipment. In the case of a single power system equipment or multiple power system equipment at once, the setting operation can be easily performed, not only can setting errors be prevented, but also it is possible to standardize the equipment. We can provide digital protection relays that allow

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のデイジタル保護継電器の構成
図、第2図は本発明によるデイジタル保護継電器
の整定部の一実施例構成図、第3図は選択回路に
おける入力信号と出力信号との対応図、第4図は
整定部の他の実施例構成図、第5図は記憶部にお
けるアドレスと記憶した信号及び整定値の組合せ
図、第6図は演算処理部における処理を示すフロ
ーチヤート、第7図は整定部の他の実施例構成
図、第8図は記憶部における整定値とアドレスと
の組合せ図、第9図は整定部内の第1の選択手段
及び選択回路の他の実施例構成図、第10図は選
択回路における入力信号と出力信号との対応図、
第11図は整定部の更に他の実施例構成図であ
る。 1……フイルタ回路、2……サンプルホールド
回路、3……マルチプレクサ回路、4……アナロ
グ/デイジタル変換回路、5……ダイレクトメモ
リアクセス制御回路、6……演算処理装置、
7A,7B7C7D……整定部、8……リレ
ー出力、9,9A,9B,9C……第1の選択手
段、10,10A……第2の選択手段、11,1
1A……エンコーダ回路、12,12A,12
B,12C,12D……記憶部、13……整定操
作部、14……書込みスイツチ、15……バス、
16……選択回路、SW1,SW2,SW3,SW
4……トグルスイツチ。
FIG. 1 is a configuration diagram of a conventional digital protection relay, FIG. 2 is a configuration diagram of an embodiment of the setting section of the digital protection relay according to the present invention, and FIG. 3 is a correspondence diagram of input signals and output signals in a selection circuit. FIG. 4 is a configuration diagram of another embodiment of the setting section, FIG. 5 is a combination diagram of addresses in the storage section, stored signals, and setting values, FIG. 6 is a flowchart showing processing in the arithmetic processing section, and FIG. 7 is a configuration diagram of another embodiment of the setting section, FIG. 8 is a combination diagram of setting values and addresses in the storage section, FIG. 9 is a configuration diagram of another embodiment of the first selection means and selection circuit in the setting section, FIG. 10 is a correspondence diagram of input signals and output signals in the selection circuit,
FIG. 11 is a configuration diagram of still another embodiment of the settling section. DESCRIPTION OF SYMBOLS 1... Filter circuit, 2... Sample hold circuit, 3... Multiplexer circuit, 4... Analog/digital conversion circuit, 5... Direct memory access control circuit, 6... Arithmetic processing unit, 7 ,
7A, 7B , 7C , 7D ... Setting section, 8... Relay output, 9, 9A, 9B, 9C... First selection means, 10, 10A... Second selection means, 11, 1
1A...Encoder circuit, 12, 12A, 12
B, 12C, 12D...Storage section, 13...Setting operation section, 14...Write switch, 15...Bus,
16...Selection circuit, SW1, SW2, SW3, SW
4...Toggle switch.

Claims (1)

【特許請求の範囲】 1 複数の電力系統設備に対して同一もしくは異
なる整定値が整定される複数のリレー要素と、前
記各リレー要素に対して整定値を設定する整定操
作部と、各リレー要素の選択に応じて整定操作部
からの出力を記憶する記憶部と、前記記憶部に対
して整定値を書込むための書込スイツチと、前記
複数の電力系統設備のうちからいずれかの1つを
選択または複数を一括して選択できる第1の選択
手段と、前記各リレー要素のうちから整定操作を
行なうリレー要素を選択する第2の選択手段とか
らなるデイジタル保護継電器において、前記第1
の選択手段からの出力を入力してこの信号が前記
複数の電力系統設備のうちのいずれを選択したの
か一括選択かを弁別することによりコード化され
た出力を導出する選択回路と、前記第2の選択手
段からの出力を入力して選択されたリレー要素に
対応したアドレス信号を出力する符号変換回路
と、前記選択回路及び符号変換回路からの出力が
分割されて夫々入力される第1の記憶部及び第2
の記憶部とを夫々そなえ、選択された電力系統設
備が単一である場合は所定の一方の記憶部内にあ
る該当メモリ領域に記憶すると共に、選択された
電力系統設備が複数一括である場合は全ての記憶
部内のメモリ領域に記憶することを特徴とするデ
イジタル保護継電器。 2 複数の電力系統設備に対して同一もしくは異
なる整定値が整定される複数のリレー要素と、前
記各リレー要素に対して整定値を設定する整定操
作部と、各リレー要素の選択に応じて整定操作部
からの出力を記憶する記憶部と、前記記憶部に対
して整定値を書込むための書込スイツチと、前記
複数の電力系統設備のうちのいずれか1つを選択
または複数を一括して選択できる第1の選択手段
と、前記各リレー要素のうちから整定操作を行な
うリレー要素を選択する第2の選択手段とからな
るデイジタル保護継電器において、前記第1の選
択手段からの出力を入力してこの信号が前記複数
の電力系統設備のうちずれかを選択したのか一括
選択かを弁別することによりコード化された出力
を導出する選択回路と、前記第2の選択手段から
の出力を入力して選択されたリレー要素に対応し
たアドレス信号を出力する符号変換回路と、前記
選択回路及び符号変換回路からの出力が夫々入力
される単一の記憶部とを夫々そなえ、前記記憶部
は選択回路からのコード化された出力の最上位ビ
ツトをアドレスとし、他のビツトを整定値ととも
に記憶することを特徴とするデイジタル保護継電
器。 3 複数の電力系統設備に対して同一もしくは異
なる整定値が整定される複数のリレー要素と、前
記各リレー要素に対して整定値を設定する整定操
作部と、各リレー要素の選択に応じて整定操作部
からの出力を記憶する記憶部と、前記記憶部に対
して整定値を書込むための書込スイツチと、前記
複数の電力系統設備のうちのいずれか一つを選択
または複数を一括して選択できる第1の選択手段
と、前記各リレー要素のうちから整定操作を行な
うリレー要素を選択する第2の選択手段とからな
るデイジタル保護継電器において、前記第1の選
択手段からの出力を入力してこの信号が電力系統
設備の単一選択か一括選択かを弁別することによ
りコード化された制御信号を導出する選択回路
と、前記第2の選択手段からの出力を入力して選
択されたリレー要素に対応したアドレス信号を出
力する符号変換回路と、前記選択回路及び符号変
換回路からの出力が夫々入力される単一の記憶部
とを夫々そなえ、前記記憶部は選択回路からのコ
ード化された制御信号の最上位ビツトをアドレス
信号としてアドレス領域を分割し、電力系統設備
の単一選択の場合は所定の該当メモリ領域に記憶
すると共に、電力系統設備の一括選択の場合は分
割された各メモリ領域に記憶することを特徴とす
るデイジタル保護継電器。 4 複数の電力系統設備に対して同一もしくは異
なる整定値が整定される複数のリレー要素と、前
記各リレー要素に対して整定値を設定する整定操
作部と、各リレー要素の選択に応じて整定操作部
からの出力を記憶する記憶部と、前記記憶部に対
して整定値を書込むための書込スイツチと、前記
複数の電力系統設備のうちのいずれか1つを選択
または複数を一括して選択できる第1の選択手段
と、前記各リレー要素のうちから整定操作を行な
うリレー要素を選択する第2の選択手段とからな
るデイジタル保護継電器において、前記第1の選
択手段としてもうけた常閉接点を有する複数個の
トグルスイツチと、前記第2の選択手段からの出
力を入力して選択されたリレー要素に対応したア
ドレス信号を出力する符号変換回路と、前記トグ
ルスイツチからのオン・オフ出力及び符号変換回
路からの出力が分割されて夫々入力される第1の
記憶部及び第2の記憶部とを夫々そなえ、選択さ
れた電力系統設備が単一である場合は所定の一方
の記憶部内にある該当メモリ領域に記憶すると共
に、選択された電力系統設備が複数一括である場
合は全ての記憶部内のメモリ領域に記憶すること
を特徴とするデイジタル保護継電器。
[Scope of Claims] 1. A plurality of relay elements for which the same or different setting values are set for a plurality of power system equipment, a setting operation section that sets a setting value for each of the relay elements, and each relay element. a storage unit that stores the output from the setting operation unit in accordance with the selection of the setting operation unit; a write switch that writes the setting value to the storage unit; and one of the plurality of power system equipment. A digital protective relay comprising a first selection means capable of selecting one or a plurality of them at once, and a second selection means selecting a relay element to perform a setting operation from among the respective relay elements, wherein the first
a selection circuit that inputs an output from the selection means and derives a coded output by discriminating which of the plurality of power system equipment is selected by this signal or a collective selection; a code conversion circuit which inputs the output from the selection means and outputs an address signal corresponding to the selected relay element; and a first memory into which the outputs from the selection circuit and the code conversion circuit are divided and inputted respectively. Part and 2nd
If the selected power system equipment is a single storage unit, it is stored in the corresponding memory area in one of the predetermined storage units, and if the selected power system equipment is multiple at once, it is stored in the corresponding memory area. A digital protective relay characterized by storing data in a memory area in all storage units. 2. A plurality of relay elements for which the same or different setting values are set for a plurality of power system equipment, a setting operation section that sets the setting values for each of the relay elements, and a setting operation section that sets the setting values for each of the relay elements, and a setting operation section that sets the setting values for each of the relay elements. a storage section for storing the output from the operation section; a write switch for writing a set value into the storage section; and selecting any one of the plurality of power system equipment or selecting a plurality of them at once. A digital protection relay comprising a first selection means for selecting a relay element to perform a setting operation from among the relay elements, and a second selection means for selecting a relay element to perform a setting operation from among the relay elements, the output from the first selection means being input. and a selection circuit that derives a coded output by discriminating whether this signal selects one of the plurality of power system equipment or all of the power system equipment, and inputs the output from the second selection means. a code conversion circuit that outputs an address signal corresponding to the selected relay element; and a single storage section into which the outputs from the selection circuit and the code conversion circuit are respectively input; A digital protective relay characterized in that the most significant bit of a coded output from a circuit is used as an address and other bits are stored together with a set value. 3 A plurality of relay elements in which the same or different setting values are set for a plurality of power system equipment, a setting operation section that sets setting values for each of the relay elements, and a setting operation unit that sets the setting value in accordance with the selection of each relay element. a storage section for storing the output from the operation section; a write switch for writing a set value into the storage section; and selecting any one of the plurality of power system equipment or selecting a plurality of them at once. A digital protection relay comprising a first selection means for selecting a relay element to perform a setting operation from among the relay elements, and a second selection means for selecting a relay element to perform a setting operation from among the relay elements, the output from the first selection means being input. and a selection circuit that derives a coded control signal by discriminating whether this signal is a single selection or a batch selection of power system equipment, and an output from the second selection means. A code conversion circuit that outputs an address signal corresponding to the relay element, and a single storage section into which the outputs from the selection circuit and the code conversion circuit are respectively input, and the storage section is configured to input the code from the selection circuit. The address area is divided using the most significant bit of the selected control signal as an address signal, and in the case of single selection of power system equipment, it is stored in a predetermined corresponding memory area, and in the case of collective selection of power system equipment, the address area is divided. A digital protective relay characterized by storing information in each memory area. 4 A plurality of relay elements in which the same or different setting values are set for a plurality of power system equipment, a setting operation section that sets the setting values for each of the relay elements, and a setting operation unit that sets the setting values in accordance with the selection of each relay element. a storage section for storing the output from the operation section; a write switch for writing a set value into the storage section; and selecting any one of the plurality of power system equipment or selecting a plurality of them at once. A digital protection relay comprising a first selection means for selecting a relay element to perform a setting operation from among the relay elements, and a second selection means for selecting a relay element to perform a setting operation from among the relay elements. a plurality of toggle switches having contacts; a code conversion circuit that inputs the output from the second selection means and outputs an address signal corresponding to the selected relay element; and an on/off output from the toggle switch. and a first storage section and a second storage section into which the output from the code conversion circuit is divided and inputted, respectively, and when the selected power system equipment is single, a predetermined one storage section is provided. A digital protective relay is characterized in that it is stored in the corresponding memory area in the storage unit, and in the case where a plurality of selected power system equipments are selected at once, it is stored in the memory area in all the storage units.
JP58117778A 1983-06-29 1983-06-29 Digital protecting relay Granted JPS609324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58117778A JPS609324A (en) 1983-06-29 1983-06-29 Digital protecting relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58117778A JPS609324A (en) 1983-06-29 1983-06-29 Digital protecting relay

Publications (2)

Publication Number Publication Date
JPS609324A JPS609324A (en) 1985-01-18
JPH0432612B2 true JPH0432612B2 (en) 1992-05-29

Family

ID=14720086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58117778A Granted JPS609324A (en) 1983-06-29 1983-06-29 Digital protecting relay

Country Status (1)

Country Link
JP (1) JPS609324A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2777128B2 (en) * 1985-08-06 1998-07-16 株式会社東芝 Setting circuit of protection relay

Also Published As

Publication number Publication date
JPS609324A (en) 1985-01-18

Similar Documents

Publication Publication Date Title
GB1589353A (en) Digital pattern triggering circuit
US4099253A (en) Random access memory with bit or byte addressing capability
JPS62286170A (en) Multiplex stage unit and stage replacement
US4885581A (en) Digital-to-analog converter circuit
US4138597A (en) PCM time slot exchange
EP0212152A2 (en) Microprocessor assisted memory to memory move apparatus
JPH0432612B2 (en)
JPH0216092B2 (en)
JPS62252584A (en) Disk unit controller
JPH0512883A (en) Sequential memory
JP2922963B2 (en) Sequence controller
JPS60226717A (en) Digital protective relay
JPS593440Y2 (en) memory selection device
JPS59175324A (en) Digital protecting relaying unit
JPS6049334B2 (en) control storage
JP2957333B2 (en) Unused input line detection method in space switch
JPH0121383Y2 (en)
JPH0562383B2 (en)
SU1508281A1 (en) Memory system for selective replacement of memory unit cells
JPH05244199A (en) Data storage control system
JPH0247121B2 (en) HYOJUNSHINGOHATSUSEISOCHI
JPH01159729A (en) Symbol string collation memory and its cascade connection system
JPS60117353A (en) Substitute memory control method of memory
JPH02236647A (en) Converter
JPS58195230A (en) Channel controller