JPH0216092B2 - - Google Patents
Info
- Publication number
- JPH0216092B2 JPH0216092B2 JP57177451A JP17745182A JPH0216092B2 JP H0216092 B2 JPH0216092 B2 JP H0216092B2 JP 57177451 A JP57177451 A JP 57177451A JP 17745182 A JP17745182 A JP 17745182A JP H0216092 B2 JPH0216092 B2 JP H0216092B2
- Authority
- JP
- Japan
- Prior art keywords
- selection means
- relay
- relay element
- power system
- system equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001681 protective effect Effects 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 15
- 102200048773 rs2224391 Human genes 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 102220538564 TNF receptor-associated factor 2_S11D_mutation Human genes 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、デジタル保護継電器、特に多数のリ
レー要素を有するデジタルリレーの整定部を小型
にしたデジタル保護継電器に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a digital protective relay, and more particularly to a digital protective relay having a small-sized setting section of a digital relay having a large number of relay elements.
電力系統を保護する保護継電器にマイクロコン
ピユータを応用する技術は広く知られている。し
かし、従来のアナログ形の保護継電器において
は、各リレー要素毎に独立したハード構成を有し
ているため、これらリレーの動作値を決定する整
定値は、各リレー要素毎に夫々もうけた整定部に
よつて個々に整定されていた。
The technology of applying microcomputers to protective relays that protect power systems is widely known. However, in conventional analog protective relays, each relay element has an independent hardware configuration, so the setting values that determine the operating values of these relays are determined by the setting section created for each relay element. It was established individually by
一方、デジタルリレーにおいては、通常1台の
ハード構成において数十台の従来リレー要素に相
当するリレー動作判定機能を有することができ
る。このように極めて多数のリレー要素の判定機
能を有するデジタルリレーにおいては、リレー要
素の個々に整定部をもうけていたのでは、動作判
定回路の部分を個々に小型化はできるが、整定部
を小型にすることはできず、したがつて、リレー
全体の小型化を損なうことになる。それ故、整定
部を小型にすると共に、回路の信頼性を高める方
式が種々提案されている。 On the other hand, in a digital relay, one hardware configuration can usually have a relay operation determination function equivalent to that of several dozen conventional relay elements. In digital relays that have a determination function for an extremely large number of relay elements, it is possible to miniaturize each operation determination circuit by providing a setting section for each relay element, but it is possible to downsize the operation determination circuit section individually. Therefore, miniaturization of the entire relay would be compromised. Therefore, various methods have been proposed to reduce the size of the settling section and improve the reliability of the circuit.
ここで、1台のデジタルリレーが複数の送電線
を保護対象とし、各送電線の保護リレー要素がほ
ぼ同じときの従来デジタルリレー構成を第1図に
よつて説明する。 Here, a conventional digital relay configuration in which one digital relay protects a plurality of power transmission lines and the protective relay elements of each power transmission line are substantially the same will be described with reference to FIG.
第1図において、電力系統からの複数電気量
(v、i)は、主に基本波成分を取り出すための
フイルター回路1に入力される。このフイルター
回路1の出力は全入力を同時サンプリングするた
めにサンプルホールド回路2に入力され、このサ
ンプルホールド回路2の出力はマルチプレクサ回
路3に入力されて、順次、シリアルにアナログ・
デジタル変換回路4に出力されアナログ・デジタ
ル変換される。ここでアナログ・デジタル変換さ
れたリレー入力はダイレクトメモリアクセス制御
回路5により、演算処理装置6内のデータメモリ
(MEMO)に送られる。この演算処理装置6は前
記ダイレクトメモリアクセス制御回路5から送り
込まれるデジタル値の電圧、電流情報と整定部7
からバス15を介して読み込んだ整定値を用いて
リレー動作判定を行ない、リレー動作と判定した
場合、リレー出力8を導出する。 In FIG. 1, a plurality of electrical quantities (v, i) from a power system are input to a filter circuit 1 for mainly extracting fundamental wave components. The output of this filter circuit 1 is input to a sample and hold circuit 2 in order to sample all inputs simultaneously, and the output of this sample and hold circuit 2 is inputted to a multiplexer circuit 3, which sequentially and serially samples analog signals.
The signal is output to the digital conversion circuit 4 and subjected to analog-to-digital conversion. Here, the analog-to-digital converted relay input is sent to the data memory (MEMO) in the arithmetic processing unit 6 by the direct memory access control circuit 5. This arithmetic processing unit 6 receives voltage and current information of digital values sent from the direct memory access control circuit 5, and a setting unit 7.
The relay operation is determined using the set value read from the bus 15 via the bus 15, and when it is determined that the relay is operating, the relay output 8 is derived.
前記した整定部7は以下に示す構成を有してい
る。即ち、整定部7は記憶部12、整定操作部1
3、書込みスイツチ14、マルチプレクサ回路1
1、第1の選択手段9及び第2の選択手段10か
らなつている。そして複数の送電線から整定対象
の送電線を選択する第1の選択手段9の出力S9
と、リレー要素を選択する第2の選択手段10の
出力S10とをマルチプレクサ回路(以下MPX
と云う)11に入力する。そしてMPX11は前
記出力S9とS10とを入力してこれを純2進数
に変換し、更に記憶部12に対しアドレスを指定
するアドレス信号S11を出力する。整定操作部
13はデジタルスイツチ等で構成されて整定しよ
うとする整定値を整定し、その値をデータS13
として出力し記憶部12にデータとして入力す
る。書込みスイツチ14は書込み信号S14を出
力し、前記第1の選択手段9と第2の選択手段1
0とによつて選択決定されるアドレス信号S11
のアドレス値にしたがい、整定操作部13からの
整定値のデータS13を記憶部12に書込む。 The above-mentioned settling section 7 has the configuration shown below. That is, the setting section 7 includes the storage section 12 and the setting operation section 1.
3. Write switch 14, multiplexer circuit 1
1, a first selection means 9 and a second selection means 10. Output S9 of the first selection means 9 that selects a power transmission line to be settled from a plurality of power transmission lines.
and the output S10 of the second selection means 10 for selecting a relay element are connected to a multiplexer circuit (hereinafter referred to as MPX).
11). Then, the MPX 11 inputs the outputs S9 and S10, converts them into pure binary numbers, and further outputs an address signal S11 specifying an address to the storage section 12. The setting operation section 13 is composed of a digital switch, etc., and sets the setting value to be set, and sends the value to the data S13.
The data is output as data and input to the storage unit 12 as data. The write switch 14 outputs a write signal S14, and the first selection means 9 and the second selection means 1
Address signal S11 selected and determined by
The setting value data S13 from the setting operation section 13 is written into the storage section 12 according to the address value.
なお、第1の選択手段9は、例えばロータリー
スイツチ等で構成され、選択可能な送電線の数に
相当する接点と、この接点の出力信号線と、0V
に接続された共通端子とからなり、整定対象の送
電線を選択することにより、共通端子と選択され
た接点とが接続され、その出力信号線の信号
「0」として出力される。又、第2の選択手段も
前記第1の選択手段9と同様であり、リレー要素
接点と接点の信号線及び共通端子とからなつてい
る。 The first selection means 9 is composed of, for example, a rotary switch, and has contacts corresponding to the number of selectable power transmission lines, an output signal line of this contact, and a 0V
By selecting the power transmission line to be settled, the common terminal and the selected contact are connected, and the output signal line is output as a signal "0". The second selection means is also similar to the first selection means 9, and consists of a relay element contact, a signal line of the contact, and a common terminal.
上記第1図の従来装置によれば、整定しようと
するリレー要素の整定操作は、先ず、第1の選択
手段によつて該当リレー要素が属する送電線を選
択し、次に第2の選択手段によつて複数のリレー
要素の中から該当リレー要素を選択することがで
き、したがつて整定部を小型にすることができ
る。 According to the conventional device shown in FIG. 1 above, in order to set the relay element to be settled, first, the first selection means selects the power transmission line to which the relay element belongs, and then the second selection means selects the power transmission line to which the relay element belongs. Accordingly, the relevant relay element can be selected from among a plurality of relay elements, and therefore the setting section can be made smaller.
上記構成を有する従来装置は以下の如き欠点を
有している。
The conventional device having the above configuration has the following drawbacks.
即ち、第1の選択手段によつて選択される送電
線の全て、もしくはその一部において夫々共通し
たリレー要素があるとき、その共通したリレー要
素については、本来、唯一つのリレー要素として
扱う必要がある。例えば、共通母線に接続された
送電線保護においては、系統電流を入力とするリ
レー要素の整定では、一般に各送電線毎異なつた
整定値とすることが普通であるが、系統電圧のみ
を入力とするリレー要素、例えば、不足電圧リレ
ー要素及び地絡過電圧リレー要素等の場合には全
送電線に関して同一整定値が共用される。しか
し、第1図に示した従来構成では、第1の選択手
段が送電線を選択することのみ可能なため、全送
電線にて共用するリレー要素に対しても、第1の
選択手段で全ての送電線を順次選択してリレー要
素の整定値を整定する必要があり、整定操作が煩
雑であつて判りにくい。この煩雑さを防ぐため、
第1図の構成において、第1の選択手段で送電線
の選択以外に、全ての送電線に共通したリレー要
素を選択するポジシヨンを追加した場合でも、第
1の選択手段の選択と第2の選択手段の選択とが
任意に組み合わせ可能なため、第1の選択手段で
送電線の一つを選択して第2の選択手段で全ての
送電線に共通したリレー要素を選択した整定が行
なえるため、整定操作方法が不明確で誤りを発生
しやすい。 In other words, when all or some of the power transmission lines selected by the first selection means have a common relay element, the common relay element should originally be treated as a unique relay element. be. For example, in the protection of power transmission lines connected to a common bus, when setting relay elements that receive grid current as input, it is common to use different settings for each transmission line, but when only grid voltage is input, In the case of relay elements such as undervoltage relay elements and earth fault overvoltage relay elements, the same setting values are shared for all transmission lines. However, in the conventional configuration shown in FIG. 1, since the first selection means can only select the power transmission line, the first selection means can select all the relay elements that are shared by all the power transmission lines. It is necessary to sequentially select the power transmission lines and set the setting values of the relay elements, and the setting operation is complicated and difficult to understand. To avoid this complexity,
In the configuration shown in FIG. 1, even if the first selection means adds a position for selecting a relay element common to all power transmission lines in addition to selecting the transmission line, the selection of the first selection means and the second Since the selection means can be arbitrarily combined, the first selection means can select one of the power transmission lines, and the second selection means can be used to select a relay element common to all the transmission lines. Therefore, the settling operation method is unclear and errors are likely to occur.
このような整定方法では整定値の整定ミスを招
き、ひいてはリレーの誤動作及び誤不動作を生ず
る危険を有する。 Such a setting method may lead to a setting error in the setting value, and there is a risk that the relay may malfunction or malfunction.
本発明は上記問題点を解決することを目的とし
てなされたものであり、整定対象リレー要素が極
めて多数の場合においても、整定操作が簡単で操
作ミスのないデジタル保護継電器を提供すること
を目的としている。
The present invention has been made with the aim of solving the above-mentioned problems, and aims to provide a digital protective relay that allows easy setting operation and eliminates operational errors even when there are an extremely large number of relay elements to be set. There is.
本発明では送電線の各回線選択及び各回線に共
通したリレー要素からなる第1の選択手段と、保
護方式を個々に選択できる第2の選択手段とをも
うけ、第1の選択手段によつて共通したリレー要
素を選択した場合には第2の選択手段の各リレー
要素に対して共通に入力されるように構成し、第
1及び第2の選択手段からの出力は純2進数コー
ドに変換してアドレス信号を夫々出力するように
し、この際、第1の選択手段からのアドレス信号
を上位アドレス、又、第2の選択手段からのアド
レス信号を下位アドレスとしてこれらの組合せを
予め設定しておき、共通したリレー要素の整定は
第1の選択手段のみで単独に行なうと共に、個々
のリレー要素については前記第1及び第2の選択
手段からの各スイツチ値の組合せによつて行なお
うとするものである。
The present invention includes a first selection means that selects each line of the power transmission line and a relay element common to each line, and a second selection means that can individually select a protection method. When a common relay element is selected, the input is configured to be common to each relay element of the second selection means, and the output from the first and second selection means is converted into a pure binary code. At this time, the address signal from the first selection means is set as an upper address, and the address signal from the second selection means is set as a lower address, and a combination of these is set in advance. The setting of the common relay elements is performed independently by the first selection means, and the setting of the individual relay elements is performed by a combination of each switch value from the first and second selection means. It is something.
以下図面を参照して実施例を説明する。第2図
は本発明によるデジタル保護継電器の一実施例構
成図であり、この場合、整定部7に相当する部分
のみを示し、他の構成は第1図と同様である。し
たがつて第2図の符号7Aは第1図の7に相当し
ている。図中の符号12ないし15は第1図に対
応している。なお9Aは第1の選択手段9に、1
0Aは第2の選択手段10に相当し、11A,1
1Bは2分割されたマルチプレクサ回路(MPX)
であつて11に相当する。
Examples will be described below with reference to the drawings. FIG. 2 is a configuration diagram of one embodiment of the digital protection relay according to the present invention. In this case, only the portion corresponding to the setting section 7 is shown, and the other configuration is the same as that in FIG. 1. Therefore, the reference numeral 7A in FIG. 2 corresponds to 7 in FIG. Reference numerals 12 to 15 in the figure correspond to those in FIG. Note that 9A is the first selection means 9 with 1
0A corresponds to the second selection means 10, 11A, 1
1B is a multiplexer circuit divided into two (MPX)
and corresponds to 11.
そして本実施例では高抵抗接地系の2回線送電
線を保護対象にし、保護方式として短絡保護用は
3段階限時差継電方式を、又、地絡保護用は地絡
方向継電方式を採用した場合を示し、リレー要素
として地絡保護用に第1段のリアクタンス要素
(以下O1と云う)、第2段のリアクタンス要素
(以下O2と云う)及びモーリレー要素(以下Suと
云う)を、又、地絡保護用は地絡方向リレー要素
(以下DGと云う)及び地絡過電圧リレー要素
(以下OVGと云う)をそなえている場合を示す。 In this example, a high-resistance grounded two-circuit power transmission line is protected, and a three-stage time-delayed relay system is used for short-circuit protection, and a ground-fault directional relay system is used for ground-fault protection. The first stage reactance element (hereinafter referred to as O 1 ), the second stage reactance element (hereinafter referred to as O 2 ), and the Mohr relay element (hereinafter referred to as Su) are used as relay elements for ground fault protection. In addition, for ground fault protection, a case is shown in which a ground fault direction relay element (hereinafter referred to as DG) and an earth fault overvoltage relay element (hereinafter referred to as OVG) are provided.
第2図において、第1の選択手段9Aは第1の
回線、第2の回線及び共通のリレー要素である
OVGのうちから唯一つを選択する手段であつて
前記夫々の選択が接点T91,T92,T93に対応して
いる。そして前記各接点T91〜T93からの各信号
S91,S92,S93のうちで、信号S91とS92とは第1の
MPX11Aに入力し、又、信号S93は前記第1の
MPX11Aに入力すると共に、第1ないし第4
のAND回路161,162,163,164の一方入
力端に入力する。第2の選択手段10AはO1、
O2、Su及びDG要素のうちから唯一つを選択する
手段であり、夫々の選択が接点T101,T102,T103
及びT104に対応している。前記接点T101,〜T104
からの信号S101,S102,S103,S104は夫々前記第
1〜第4のAND回路161〜164に入力する。
そして第1のAND回路161は第1の選択手段9
Aからの信号S93と第2の選択手段10Aからの
信号S101とを入力し、共に「1」のとき、即ち、
接点T93と接点T101とが選択されていないとき
「1」となり、どちらか一方が「0」のとき「0」
となる信号S161を出力する。そして前記信号S161
は第2のMPX11Bに入力する。以下同様に第
2〜第4のAND回路162〜164は信号S162〜
S164を夫々第2のMPX11Bに出力する。第1
のMPX11Aは第1の選択手段9Aからの信号
S91〜S93を入力とし、かつデータの重みを夫々
S93、S92、S91の順位として、負論理の純2進数
コードに変換し信号S11Aを出力する。 In FIG. 2, the first selection means 9A is the first line, the second line and a common relay element.
It is a means for selecting only one of the OVGs, and each selection corresponds to the contact points T 91 , T 92 , and T 93 . And each signal from each of the contacts T 91 to T 93
Among S 91 , S 92 , and S 93 , the signals S 91 and S 92 are the first
The signal S 93 is input to MPX11A, and the signal S 93 is input to the first
While inputting to MPX11A, the first to fourth
is input to one input terminal of the AND circuits 16 1 , 16 2 , 16 3 , 16 4 . The second selection means 10A is O 1 ,
It is a means to select only one from O 2 , Su and DG elements, and each selection is a contact point T 101 , T 102 , T 103
and T 104 . Said contacts T 101 , ~T 104
The signals S 101 , S 102 , S 103 , and S 104 are input to the first to fourth AND circuits 16 1 to 16 4 , respectively.
The first AND circuit 161 is the first selection means 9.
When the signal S 93 from A and the signal S 101 from the second selection means 10A are input and both are "1", that is,
It is "1" when contact T 93 and contact T 101 are not selected, and "0" when either one is "0".
A signal S 161 is output. and said signal S 161
is input to the second MPX 11B. Similarly, the second to fourth AND circuits 16 2 to 16 4 use signals S 162 to
S 164 are output to the second MPX 11B. 1st
MPX11A is the signal from the first selection means 9A.
Input S 91 to S 93 and set the data weights respectively.
The order of S 93 , S 92 , and S 91 is converted into a pure binary code of negative logic, and a signal S 11A is output.
即ち、第1の選択手段9Aから第1、第2の回
線及びOVG要素が選択されたとき、前記第1の
MPX11Aの入力は夫々110、101、011となり、
このときの信号S11Aは夫々00、01、10の純2進数
コードとなる。同様に第2のMPX11Bは信号
S161〜S164を入力とし、かつデータの重みをS164,
S163,S162,S161として純2進数コードに変換し
て信号S11Bを出力する。即ち、O1、O2、Su及び
DG要素が夫々選択されたとき、第2のMPX1
1Bの入力は1110、1101、1011、0111であり、こ
のときの信号S11Aは夫々00、01、10、11となる。
記憶部12では前記第1のMPX11Aからの信
号S11Aを上位アドレス値とし、前記第2のMPX
11Bからの信号S11Bを下位アドレス値として
夫々入力する。 That is, when the first and second lines and OVG elements are selected from the first selection means 9A, the first
The inputs of MPX11A are 110, 101, and 011, respectively.
The signals S11A at this time are pure binary codes of 00, 01, and 10, respectively. Similarly, the second MPX11B is a signal
S 161 to S 164 are input, and the data weight is S 164 ,
The signals S 163 , S 162 , and S 161 are converted into pure binary codes and the signal S 11B is output. That is, O 1 , O 2 , Su and
When each DG element is selected, the second MPX1
The inputs of 1B are 1110, 1101, 1011, and 0111, and the signals S11A at this time are 00, 01, 10, and 11, respectively.
In the storage unit 12, the signal S11A from the first MPX 11A is used as an upper address value, and the signal S11A from the first MPX
The signals S11B from 11B are respectively input as lower address values.
なお、上記した第1の選択手段9Aはロータリ
ースイツチ等で構成され、選択可能数に相当する
接点T91〜T9oと、この接点からの信号線によつ
て送出される信号S91〜S9o及び0Vに接続された
共通端子T0とからなり、整定対象の送電線等が
選択されたとき、共通端子T0と選択された接点
とが接続されて、その出力信号が「0」として出
力されるものである。又、第2の選択手段10A
の構成も前記第1の選択手段9Aと同じであり、
リレー要素接点T101〜T10oと信号S101〜S10o及び
共通端子T0とからなつている。 The first selection means 9A described above is composed of a rotary switch or the like, and has contacts T 91 to T 9o corresponding to the selectable number and signals S 91 to S 9o sent out by signal lines from these contacts. and a common terminal T0 connected to 0V, and when a power transmission line etc. to be set is selected, the common terminal T0 and the selected contact are connected and the output signal is output as "0". It is something that will be done. Moreover, the second selection means 10A
The configuration is also the same as that of the first selection means 9A,
It consists of relay element contacts T 101 to T 10o and signals S 101 to S 10o and a common terminal T 0 .
次に動作を説明する。第2図において、第1の
選択手段9Aによつて第1の回線及び第2の回線
が選択されたときは、前記第1の選択手段9Aと
第2の選択手段10Aとが相互に接続関係がない
ため、第2の選択手段10Aによるリレー要素の
選択は第1図の場合と同様に行なわれる。しかし
第1の選択手段9Aによつて共通リレー要素であ
るOVGが選択されると、S93=0、S92=S91=1
となり、第1〜第4のAND回路161〜164か
らの出力S161〜S164は全て「0」となる。したが
つて第1の選択手段9Aによつて共通リレー要素
OVGが選択されるとき、記憶部12の上位アド
レス値は10となり、下位アドレス値は第2の選択
手段の選択位置に関係なく00となる(各AND回
路の一方の入力がS93=0によつて全て「0」に
なるから)。 Next, the operation will be explained. In FIG. 2, when the first line and the second line are selected by the first selection means 9A, the first selection means 9A and the second selection means 10A are connected to each other. Since there is no relay element, the selection of the relay element by the second selection means 10A is performed in the same manner as in the case of FIG. However, when the common relay element OVG is selected by the first selection means 9A, S 93 =0, S 92 =S 91 =1
Therefore, the outputs S 161 to S 164 from the first to fourth AND circuits 16 1 to 16 4 are all “0”. Therefore, the common relay element is selected by the first selection means 9A.
When OVG is selected, the upper address value of the storage unit 12 becomes 10, and the lower address value becomes 00 regardless of the selection position of the second selection means (one input of each AND circuit becomes S 93 =0). Therefore, they all become "0").
第3図は記憶部に記憶される各リレー要素の整
定値のアドレスの組合せ図である。 FIG. 3 is a combination diagram of addresses of setting values of each relay element stored in the storage section.
第2図で説明した通り第1の選択手段9Aによ
つて第1の回線が選択されたときの出力は00、第
2の回線が選択されたとき01、共通したリレー要
素が選択されたとき10となつて、これが上位アド
レスを構成し、第2の選択手段10Aによつて各
リレー要素O1、O2、Su、DGが選択されたときの
出力が夫々、00、01、10、11となつて、これが下
位アドレスを構成するものであるため、記憶部1
2における各リレー要素に関する整定値のアドレ
ス割付けは、前記各アドレスの組合せによつて決
定される。 As explained in FIG. 2, the output is 00 when the first line is selected by the first selection means 9A, 01 when the second line is selected, and 01 when the common relay element is selected. 10, which constitutes the upper address, and when each relay element O 1 , O 2 , Su, DG is selected by the second selection means 10A, the outputs are 00, 01, 10, 11, respectively. Since this constitutes the lower address, storage unit 1
The address assignment of the set value for each relay element in No. 2 is determined by the combination of the respective addresses.
即ち、アドレス0000〜0011の領域は第1の回線
用のリレー要素の整定値が、アドレス0100〜0111
の領域は第2の回線用のリレー要素の設定値が、
アドレス1000には共通したリレー要素である
OVGの整定値が夫々記憶される。 That is, in the area of addresses 0000 to 0011, the setting value of the relay element for the first line is the area of addresses 0100 to 0111.
In the area, the setting value of the relay element for the second line is
Address 1000 has a common relay element
The set values of OVG are stored respectively.
上記した如く、各回線によつて異なつた整定を
必要とするリレー要素については第1及び第2の
選択手段の各組合せによつて整定でき、又、各回
線で共用する共通リレー要素については第1の選
択手段のみで整定することができる。 As mentioned above, relay elements that require different settings depending on each line can be set by each combination of the first and second selection means, and common relay elements that are shared by each line can be set using different combinations of the first and second selection means. It can be settled using only the first selection means.
第4図は本発明によるデジタル保護継電器の他
の実施例であり、前記第2図同様、整定部のみを
示している。本実施例では構成を一部変更し表示
手段をもうけようとするものである。図中の符号
12ないし15は第2図に対応している。なお、
10Bは第2図の10Aに、11Cは11Aに、
11Dは11Bに夫々相当している。 FIG. 4 shows another embodiment of the digital protection relay according to the present invention, and like FIG. 2, only the setting section is shown. In this embodiment, the configuration is partially changed to provide a display means. Reference numerals 12 to 15 in the figure correspond to those in FIG. In addition,
10B to 10A in Figure 2, 11C to 11A,
11D corresponds to 11B, respectively.
第4図において、第1の選択手段9Bは被保護
対象の2回線のうちの1回線を選択する手段であ
つて、接点T91が第1の回線に、又、接点T92が
第2の回線に対応し、前記接点T91からの信号S91
は第1のMPX11Cに入力すると共に、OR回
路17に入力する。又、信号S92は第1のMPX1
1Cにそのまま入力する。そしてMPX11Cは
信号S91及びS92を夫々入力し、信号S11Cを上位ア
ドレス値として記憶部12に入力する。この際の
信号変換は前記第2図の説明と同様である。そし
て第1の選択手段から所望の回線が選択されたと
き出力信号が「0」、選択されないとき「1」と
なることは前記実施例の場合と同様である。 In FIG. 4, the first selection means 9B is means for selecting one of the two lines to be protected, and the contact T 91 is the first line, and the contact T 92 is the second line. Corresponding to the line, the signal S 91 from said contact T 91
is input to the first MPX 11C and also to the OR circuit 17. Also, the signal S 92 is the first MPX1
Enter it as is in 1C. Then, the MPX 11C inputs the signals S 91 and S 92 , respectively, and inputs the signal S 11C to the storage unit 12 as an upper address value. The signal conversion at this time is the same as that described in FIG. 2 above. The output signal is "0" when a desired line is selected by the first selection means, and "1" when it is not selected, as in the previous embodiment.
第2の選択手段10Bは、O1、O2、Su、DG、
OVGの各リレー要素のうちから一つのリレー要
素を選択する手段であり、各リレー要素の選択が
接点T101,T102,T103,T104及びT105に夫々対応
する。そして接点T101〜T104からの信号S101,
S102,S103,S104は表示器LD1,LD2,LD3,LD4
の各カソードに入力すると共に、第2のMPX1
1Dに入力する。なお、前記表示器LD1〜LD4の
アノード側は夫々抵抗R1,R2,R3,R4を介して
電源VCCに接続され、各信号S101〜S104が「0」、
即ち、各リレー要素O1、O2、Su、DGが夫々選択
されたとき点灯する。前記接点T105からの信号
S105はOR回路17に入力する。そしてOR回路1
7は信号S91とS105とを入力とし、これらが共に
「0」のとき、即ち、第1の選択手段9Bによつ
て第1の回線が選択され、かつ第2の選択手段1
0BによりOVG要素が選択されたき、「0」とな
る信号S17を出力する。この信号S17は表示器LD5
のカソードに入力すると共に、第2のMPX11
Dに入力する。表示器LD5ののアノード側は前記
各場合と同様に、抵抗R5を介して電源VCCに接続
され、前記信号S17が「0」のとき点灯する。 The second selection means 10B selects O 1 , O 2 , Su, DG,
It is means for selecting one relay element from among the relay elements of the OVG, and selection of each relay element corresponds to contacts T 101 , T 102 , T 103 , T 104 and T 105 , respectively. and the signal S 101 from contacts T 101 to T 104 ,
S 102 , S 103 , S 104 are indicators LD 1 , LD 2 , LD 3 , LD 4
and input to each cathode of the second MPX1
Enter in 1D. Note that the anode sides of the indicators LD 1 to LD 4 are connected to the power supply V CC through resistors R 1 , R 2 , R 3 , and R 4 respectively, and the signals S 101 to S 104 are "0",
That is, each relay element O 1 , O 2 , Su, and DG lights up when each is selected. Signal from said contact T 105
S105 is input to the OR circuit 17. and OR circuit 1
7 inputs signals S 91 and S 105 , and when both of these are "0", the first line is selected by the first selection means 9B, and the second selection means 1
When the OVG element is selected by 0B, a signal S17 which becomes "0" is output. This signal S 17 is displayed on the display LD 5
along with the input to the cathode of the second MPX11
Enter in D. The anode side of the indicator LD 5 is connected to the power supply V CC via the resistor R 5 as in each of the above cases, and lights up when the signal S 17 is "0".
第2のMPX11Dは第2の選択手段10Bか
らの信号S101〜S104及び信号S17を入力とし、信号
S11Dを記憶部12の下位アドレス値として記憶部
12へ入力する。したがつて、各リレー要素O1、
O2、Su、DGが選択されたとき、信号S11Dは夫々
000、001、010、011となり、又、第1の選択手段
9Bによつて第1の回線が選択され、かつ第2の
選択手段10BによりOVG要素が選択されたと
き、100となる。なお、記憶部12は信号S11Cを
上位アドレス値とし、S11Dを下位アドレス値とし
て入力することは前記実施例において説明した通
りである。 The second MPX 11D receives the signals S 101 to S 104 and the signal S 17 from the second selection means 10B, and
S11D is input to the storage unit 12 as the lower address value of the storage unit 12. Therefore, each relay element O 1 ,
When O 2 , Su and DG are selected, the signal S 11D is respectively
000, 001, 010, 011, and 100 when the first line is selected by the first selection means 9B and the OVG element is selected by the second selection means 10B. Note that, as explained in the previous embodiment, the storage unit 12 inputs the signal S 11C as the upper address value and the signal S 11D as the lower address value.
次に動作を説明する。第4図において、第2の
選択手段10BによるOVG要素以外の選択は第
1図の場合と同様である。但し、第4図の構成で
は選択したリレー要素に対応した表示器LD1〜
LD4が点灯することが異なつている。 Next, the operation will be explained. In FIG. 4, selection of elements other than the OVG element by the second selection means 10B is the same as in FIG. 1. However, in the configuration shown in Figure 4, the display device LD 1 ~ corresponding to the selected relay element
LD 4 lights up differently.
第4図において、第2の選択手段10Bにより
OVG要素を選択し整定しようとするとき、第1
の選択手段により第1の回線を選択したときの
み、信号S17が「0」となり、表示器LD5が点灯
する。したがつて表示器の点灯が整定可能である
ことを意味する。 In FIG. 4, the second selection means 10B
When trying to select and settle an OVG element, the first
Only when the first line is selected by the selection means, the signal S17 becomes "0" and the indicator LD5 lights up. This means that the lighting of the indicator can be set.
第5図は記憶部に記憶される各リレー要素の整
定値のアドレスの組合せ図である。第5図からわ
かるように、アドレス0000〜0011の領域は第1の
回線用のリレー要素の整定値が、アドレス1000〜
1011の領域は第2回線用のリレー要素の整定値
が、又、アドレス0100にはOVG要素の整定値が
夫々記憶されている。 FIG. 5 is a combination diagram of addresses of setting values of each relay element stored in the storage section. As can be seen from Figure 5, in the area from addresses 0000 to 0011, the setting values of the relay elements for the first line are from addresses 1000 to 0011.
The area 1011 stores the set value of the relay element for the second line, and the address 0100 stores the set value of the OVG element.
第6図は本発明によるデジタル保護継電器の更
に他の実施例である。図中の符条12ないし15
は第2図に対応している。又、11A,11Eは
第1、第2のMPXであり、9C,10Cは第1
の選択手段及び第2の選択手段である。本実施例
では第2の選択手段10C内に共通リレー要素で
あるOVGと前記OVG要素によつてトリツプを行
なうための時間要素OVG−Tを追加したもので
ある。 FIG. 6 shows yet another embodiment of the digital protection relay according to the present invention. Marks 12 to 15 in the diagram
corresponds to Fig. 2. Also, 11A and 11E are the first and second MPX, and 9C and 10C are the first
selection means and second selection means. In this embodiment, a common relay element OVG and a time element OVG-T for performing a trip using the OVG element are added to the second selection means 10C.
第6図において、第1の選択手段9Cは第1の
回線、第2の回線及び共用される共通リレー要素
のうちから、いずれか1つを選択する手段であ
り、共通リレー要素としてはOVG要素とOVG−
T要素である。そして前記第1の選択手段9Cに
おいて、第1の回線、第2の回線及び共通リレー
要素は、夫々接点T91,T92,T93に対応する。そ
して接点T91からの信号S91は第1のMPX11A
に入力すると共に、AND回路18に入力する。
同様に接点T92からの信号S92は前記第1のMPX
11AとAND回路18とに入力する。接点T93
からの信号S93は第1のMPX11Aに入力すると
共に、OR回路19A及び19Bに夫々入力す
る。AND回路18は前記信号S91とS92とを入力
し、いずれか一方が「0」のとき「0」となる信
号S18をOR回路19C,19D,19E,19F
の夫々に入力する。ここで第1のMPX11Aは
前記した第2図同様、信号S91,S92,S93を入力
とし、信号11Aを記憶部12に出力する。この信
号S11Aは第1、第2の各回線及び共通リレー要素
が選択されたとき、夫々00、01、10による純2進
数コードとなり、これが記憶部12の上位アドレ
ス値となる。 In FIG. 6, the first selection means 9C is means for selecting any one of the first line, the second line, and the shared common relay element, and the common relay element is the OVG element. and OVG−
It is a T element. In the first selection means 9C, the first line, the second line, and the common relay element correspond to contacts T 91 , T 92 , and T 93 , respectively. And the signal S 91 from contact T 91 is the first MPX 11A
It is also input to the AND circuit 18.
Similarly, the signal S 92 from contact T 92 is transmitted to said first MPX
11A and the AND circuit 18. Contact T 93
The signal S 93 from is input to the first MPX 11A, and is also input to OR circuits 19A and 19B, respectively. The AND circuit 18 inputs the signals S 91 and S 92 , and outputs the signal S 18 which becomes "0" when either one is "0" to the OR circuits 19C, 19D, 19E, 19F.
Enter each. Here, the first MPX 11A receives the signals S 91 , S 92 , and S 93 as inputs, and outputs the signal 11A to the storage section 12, as in FIG. 2 described above. This signal S11A becomes a pure binary code of 00, 01, and 10 when each of the first and second lines and the common relay element is selected, and this becomes the upper address value of the storage section 12.
第2の選択手段10Cは、O1、O2、Su、DG、
OVG、OVG−Tの各リレー要素のうちから、い
ずれか1つを選択する手段であり、夫々の選択が
接点T101,T102,T103,T104,T105,T106に対応
している。そして前記各接点T101〜T106の夫々か
らの信号S101,S102,S103,S104,S105,S106は、
前記OR回路19C,19D,19E,19F,
19A,19Bに入力する。そしてOR回路19
A〜19Fは全て2つの入力が共に「0」のと
き、「0」となる信号を出力する論理回路であり、
夫々がS19A,S19B,S19C、S19D,S19E,S19Fを第2
のMPX11Eに入力すると共に、夫々表示器
LD5〜LD10のカソードに入力する。前記表示器
LD5〜LD10のアノード側は夫々抵抗R5〜R10を介
して電源VCCに接続され、夫々のカソード入力が
「0」のとき点灯する。 The second selection means 10C selects O 1 , O 2 , Su, DG,
It is means for selecting one of the relay elements of OVG and OVG-T, and each selection corresponds to the contacts T 101 , T 102 , T 103 , T 104 , T 105 , and T 106 . There is. The signals S 101 , S 102 , S 103 , S 104 , S 105 , S 106 from each of the contacts T 101 to T 106 are as follows:
The OR circuits 19C, 19D, 19E, 19F,
Input to 19A and 19B. and OR circuit 19
A to 19F are all logic circuits that output a signal that becomes "0" when both inputs are "0",
S 19A , S 19B , S 19C , S 19D , S 19E , S 19F respectively
Input to MPX11E, and display each
Input to the cathodes of LD 5 to LD 10 . The indicator
The anode sides of LD 5 to LD 10 are connected to the power supply V CC via resistors R 5 to R 10 , respectively, and are turned on when their respective cathode inputs are "0".
第2のMPX11Eは前記信号S19A〜S19Fを入
力とし、第2図のMPX11A、MPX11Bと同
一作用によつて信号S11Eを記憶部12の下位アド
レス値として出力する。なお、信号S19C,S19D,
S19E,S19F,S19A,S19Bの夫々が「0」のとき、
第2のMPX11Eの入力は、111110、111101、
111011、110111、101111、011111であり、夫々に
対応するS11Eは、000、001、010、011、100、101
となる。そして記憶部12は前記信号S11Aを上位
アドレス値とし、又、信号S11Eを下位アドレス値
として入力することは前記の通りである。 The second MPX 11E receives the signals S 19A to S 19F as input, and outputs the signal S 11E as the lower address value of the storage section 12 in the same manner as the MPX 11A and MPX 11B shown in FIG. In addition, the signals S 19C , S 19D ,
When each of S 19E , S 19F , S 19A , and S 19B is “0”,
The inputs of the second MPX11E are 111110, 111101,
111011, 110111, 101111, 011111, and the corresponding S 11E is 000, 001, 010, 011, 100, 101
becomes. As described above, the storage unit 12 receives the signal S 11A as the upper address value and the signal S 11E as the lower address value.
次に動作を説明する。第6図において、第2の
選択手段10CによつてO1、O2、Su、DGの各リ
レー要素が選択されたとき、第1の選択手段9C
により第1の回線又は第2の回線が選択される
と、AND回路18からの信号S18が「0」になる
ので信号S19C,S19D,S19E,S19Fが「0」となり、
この信号に連らなる表示器LD7,LD8,LD9,
LD10が点灯する。 Next, the operation will be explained. In FIG. 6, when each relay element O 1 , O 2 , Su, and DG is selected by the second selection means 10C, the first selection means 9C
When the first line or the second line is selected, the signal S 18 from the AND circuit 18 becomes "0", so the signals S 19C , S 19D , S 19E , S 19F become "0",
Displays connected to this signal LD 7 , LD 8 , LD 9 ,
LD 10 lights up.
一方、第2の選択手段10Cによつて各リレー
要素OVG、OVG−Tが選択され、第1の選択手
段9Cにより共通リレー要素が選択されると、信
号S93が「0」となり、この信号を入力としてい
るOR回路19A,19Bからの信号が「0」と
なつて表示器LD9及びLD10が点灯する。したが
つて表示器の点灯が整定可能を意味するものとす
ることにより、第2の選択手段10Cにより選択
されて整定可能となる整定対象リレー要素は、各
回線毎に整定の必要な整定リレー要素の場合、第
1の選択手段で回線を指定したときのみである。
又、各回線で共用する整定リレー要素の場合、第
1の選択手段で共通リレー要素を指定したときの
みである。 On the other hand, when each relay element OVG, OVG-T is selected by the second selection means 10C and the common relay element is selected by the first selection means 9C, the signal S 93 becomes "0", and this signal The signals from the OR circuits 19A and 19B, which have as inputs, become "0" and the indicators LD 9 and LD 10 light up. Therefore, by assuming that the lighting of the indicator means that setting is possible, the relay elements to be set that are selected by the second selection means 10C and become settable are the setting relay elements that need to be set for each line. In this case, only when the line is specified by the first selection means.
Further, in the case of a settling relay element shared by each line, this is only possible when the common relay element is specified by the first selection means.
第7図は記憶部に記憶される各リレー要素の整
定値のアドレスの組合せ図である。第7図におい
て、アドレス00000〜00011の領域は第1の回線用
の整定値が、アドレス01000〜01011の領域は第2
の回線用の整定値が、又、アドレス10100及び
10101には共通リレー要素の整定値が記憶される。 FIG. 7 is a combination diagram of addresses of setting values of each relay element stored in the storage section. In Figure 7, the area from addresses 00000 to 00011 contains the setting values for the first line, and the area from addresses 01000 to 01011 contains the setting values for the second line.
The settings for the line are also set to address 10100 and
10101 stores the set value of the common relay element.
即ち、本実施例では第1の選択手段によつて共
通リレー要素を指定したときのみ、第2の選択手
段によつて選択された共通リレー要素の整定可能
表示がなされ、又、第1の選択手段によつて回線
指定がなされたときのみ、各回線毎に整定の必要
な整定リレー要素の整定可能表示がなされること
になる。 That is, in this embodiment, only when a common relay element is specified by the first selection means, the setting possibility of the common relay element selected by the second selection means is displayed, and when the first selection Only when a line is designated by the means, a settable indication of a setting relay element that needs to be set for each line is made.
第8図は本発明によるデジタル保護継電器の更
に他の実施例である。本実施例では第2図にて示
した構成から第1及び第2のMPXを夫々省略し、
したがつて装置をより小型化しようとするもので
ある。したがつて図中の符号はすべて第2図と対
応している。上記の如く第1及び第2のMPXを
省略した結果、第1の選択手段9A及び第2の選
択手段10Aからの各信号S93,S92,S91,S164,
S163,S162及びS161は直接記憶部12のアドレス
値として入力する。 FIG. 8 shows still another embodiment of the digital protection relay according to the present invention. In this embodiment, the first and second MPXs are omitted from the configuration shown in FIG.
Therefore, an attempt is made to make the device more compact. Therefore, all the symbols in the figure correspond to those in FIG. As a result of omitting the first and second MPX as described above, each signal S 93 , S 92 , S 91 , S 164 , from the first selection means 9A and the second selection means 10A,
S 163 , S 162 and S 161 are input as address values of the direct storage section 12 .
第9図は記憶部に記憶される各リレー要素の整
定値のアドレスの組合せ図である。第9図からわ
かる如く、各選択手段からの信号が直接入力され
る結果、各リレー要素が収納されるアドレス値が
連続せず、したがつてアドレス領域が広範囲とな
ることである。即ち、第2図の構成においては最
大でも1000のアドレスであるが、本実施例の構成
では最大1101110となる。 FIG. 9 is a combination diagram of addresses of setting values of each relay element stored in the storage section. As can be seen from FIG. 9, as a result of the direct input of signals from each selection means, the address values stored in each relay element are not consecutive, and therefore the address area becomes wide. That is, in the configuration of FIG. 2, the maximum number of addresses is 1000, but in the configuration of this embodiment, the maximum number of addresses is 1101110.
以上の各実施例においては高抵抗接地系の2回
線送電線を保護対象とし、この保護に必要な各リ
レー要素を例にとつて説明しているが、これに限
定されるものではなく、次のような場合であつて
もよい。 In each of the above embodiments, a high-resistance grounded two-circuit power transmission line is the object of protection, and each relay element necessary for this protection is explained as an example, but it is not limited to this. This may be the case.
即ち、甲、乙に分割されて運用される母線構成
に接続されたN回線の送電線を保護対象とする場
合、甲、乙各母線夫々に共通リレー要素として
OVG及びOVG−T要素が必要であり、第1の選
択手段による選択がN回線から1回線を選択する
ことと、甲、乙2つの共通リレー要素のうちから
1つを選択することの合計(N+2)のうちから
1つを選択するようにすればよい。この場合、第
2の選択手段によるOVG要素及びOVG−T要素
の選択は、第1の選択手段により甲母線又は乙母
線が選択されたとき整定可能となる。 In other words, when protecting N-line power transmission lines connected to a bus configuration that is divided and operated by A and B, a common relay element is used for each bus of A and B.
OVG and OVG-T elements are required, and the selection by the first selection means is the sum of selecting one line from N lines and selecting one from the two common relay elements of Party A and Party B ( N+2) may be selected. In this case, the selection of the OVG element and the OVG-T element by the second selection means can be settled when the first selection means selects the first bus line or the second bus line.
又、以上の説明では送電線を保護対象とする場
合について述べているが、これに限るものではな
く、複数の同一整定要素を有する被保護対象の電
力系統設備(例えば変圧器群)が複数あり、か
つ、これら設備間において共用される整定要素が
複数ある場合についても適用可能であることは云
うまでもない。 In addition, although the above explanation describes the case where power transmission lines are to be protected, the case is not limited to this, and there are multiple power system facilities to be protected (for example, a group of transformers) that have multiple identical setting elements. , and it goes without saying that it is also applicable to the case where there are a plurality of setting elements shared among these facilities.
更に、以上の説明では第1及び第2の選択手段
がロータリースイツチで構成されるとして説明さ
れているが、これに限定されるものではなく、複
数の選択要素の中から唯1つが選択できるスイツ
チ構成であればロータリースイツチに限る必要が
ないことは勿論である。 Further, in the above description, the first and second selection means are described as being constituted by rotary switches, but the present invention is not limited to this. Of course, it is not necessary to limit the configuration to a rotary switch.
以上説明した如く、本発明によれば複数の各電
力系統設備及び各電力系統設備間において共用さ
れるリレー要素を夫々指定する第1の選択手段
と、各整定値の異なる複数のリレー要素のうちか
ら1つを選択する第2の選択手段とをもうけ、第
1の選択手段による選択動作に応じて第2の選択
手段の各リレー要素を特定し、かつ、これらを
夫々アドレス値として出力することにより、整定
操作部からの整定値を対応させて整定し得るよう
構成したので、整定対象が極めて多数の場合であ
つてもデジタルリレーの整定部を小型にできるば
かりでなく、整定操作を明瞭にすることができ、
整定ミスを防止し得るデジタル保護継電器を提供
できる。
As explained above, according to the present invention, there is provided a first selection means for specifying each of a plurality of power system equipment and a relay element that is shared between each of the power system equipment, and a first selection means for specifying each of a plurality of relay elements having different setting values. and a second selection means for selecting one from the following, specifying each relay element of the second selection means in accordance with the selection operation by the first selection means, and outputting each of these as an address value. As a result, the setting value from the setting operation unit can be set in correspondence with each other, so even when there are a large number of objects to be set, the setting unit of the digital relay can not only be made smaller, but also the setting operation can be clearly performed. can,
A digital protective relay that can prevent setting errors can be provided.
第1図は従来のデジタルリレーの構成図、第2
図は本発明によるデジタル保護継電器の整定部の
一実施例構成図、第3図は記憶部における整定値
とアドレスとの組合せ図、第4図は他の実施例構
成図、第5図は記憶部における整定値とアドレス
との組合せ図、第6図は更に他の実施例構成図、
第7図は記憶部における整定値とアドレスとの組
合せ図、第8図は更に他の実施例構成図、第9図
は記憶部における整定値とアドレスとの組合せ図
である。
1……フイルター、2……サンプルホールド回
路、3……マルチプレクサ、4……アナログ・デ
ジタル交換回路、5……ダイレクトメモリアクセ
ス制御回路、6……演算処理装置、7,7A,7
B,7C,7D……整定部、9,9A,9B,9
C……第1の選択手段、10,10A,10B,
10C……第2の選択手段、11,11A,11
B,11C,11D,11E……マルチプレク
サ、12……記憶部、13……整定操作部、14
……書込みスイツチ。
Figure 1 is a configuration diagram of a conventional digital relay, Figure 2
The figure is a configuration diagram of one embodiment of the setting section of the digital protective relay according to the present invention, FIG. 3 is a combination diagram of setting values and addresses in the storage section, FIG. 4 is a configuration diagram of another embodiment, and FIG. 5 is the storage section. A combination diagram of setting values and addresses in the section, FIG. 6 is a configuration diagram of another embodiment,
FIG. 7 is a combination diagram of set values and addresses in the storage section, FIG. 8 is a configuration diagram of still another embodiment, and FIG. 9 is a combination diagram of set values and addresses in the storage section. DESCRIPTION OF SYMBOLS 1... Filter, 2... Sample hold circuit, 3... Multiplexer, 4... Analog/digital switching circuit, 5... Direct memory access control circuit, 6... Arithmetic processing unit, 7, 7A, 7
B, 7C, 7D... Setting section, 9, 9A, 9B, 9
C...first selection means, 10, 10A, 10B,
10C...second selection means, 11, 11A, 11
B, 11C, 11D, 11E... multiplexer, 12... memory section, 13... setting operation section, 14
...Write switch.
Claims (1)
される複数のリレー要素と、前記電力系統設備の
全て若しくはその一部を保護するために同一整定
値が整定される少なくとも一つの共通リレー要素
と、前記各リレー要素に対して整定値を設定する
整定部と、各リレー要素の選択に応じて整定部か
らの出力を記憶する記憶部と、前記記憶部に対し
て整定値を書込むための書込みスイツチと、前記
各リレー要素の内から一つのリレー要素を選択し
て記憶部内の該当番地に書込むためのアドレス信
号を出力する第1の選択手段及び第2の選択手段
とからなるデジタル保護継電器において、前記第
1の選択手段が有する整定対象としての電力系統
設備の選択手段及び前記電力系統設備に共用され
る共通リレー要素の選択手段と、前記第2の選択
手段が有する各電力系統設備毎に整定値を異にす
る複数のリレー要素の選択手段と、第1の選択手
段によつて共通リレー要素が選択されたとき第2
の選択手段にある整定値を異にする複数のリレー
要素の選択出力を阻止する手段と、第1及び第2
の選択手段からの出力を符号化して記憶部に出力
する手段とを夫々そなえ、第1の選択手段によつ
て特定の電力系統設備又は共通リレー要素が選択
されたとき第2の選択手段による各リレー要素の
選択を可能とするか、又は各リレー要素の選択出
力を阻止することを特徴とするデジタル保護継電
器。 2 複数の電力系統設備毎に異なる整定値が整定
される複数のリレー要素と、前記電力系統設備の
全て若しくはその一部を保護するために同一整定
値が整定される少なくとも一つの共通リレー要素
と、前記各リレー要素に対して整定値を設定する
整定部と、各リレー要素の選択に応じて整定部か
らの出力を記憶する記憶部と、前記記憶部に対し
て整定値を書込むための書込みスイツチと、前記
各リレー要素の内から一つのリレー要素を選択し
て記憶部内の該当番地に書込むためのアドレス信
号を出力する第1の選択手段及び第2の選択手段
とからなるデジタル保護継電器において、前記第
1の選択手段が有する整定対象としての電力系統
設備の選択手段と、前記第2の選択手段が有する
各電力系統設備毎に整定値を異にする複数のリレ
ー要素の選択手段及び前記各電力系統設備に共用
される共通リレー要素の選択手段と、第1の選択
手段によつて所定の電力系統設備が選択されたと
き第2の選択手段にある共通リレー要素の選択出
力を導出する手段と、前記第2の選択手段からの
出力に応答する表示手段と、前記第1及び第2の
選択手段からの出力を符号化して記憶部に出力す
る手段とを夫々そなえ、前記第1の選択手段によ
つて特定電力系統設備が選択されたとき第2の選
択手段による共通リレー要素及び他のリレー要素
の選択が可能となると共に表示されることを特徴
とするデジタル保護継電器。 3 複数の電力系統設備毎に異なる整定値が整定
される複数のリレー要素と、前記電力系統設備の
全て若しくはその一部を保護するために同一整定
値が整定される少なくとも一つの共通リレー要素
と、前記各リレー要素に対して整定値を設定する
整定部と、各リレー要素の選択に応じて整定部か
らの出力を記憶する記憶部と、前記記憶部に対し
て整定値を書込むための書込みスイツチと、前記
各リレー要素の内から一つのリレー要素を選択し
て記憶部内の該当番地に書込むためのアドレス信
号を出力する第1の選択手段及び第2の選択手段
とからなるデジタル保護継電器において、前記第
1の選択手段が有する整定対象としての電力系統
設備の選択手段及び前記電力系統設備に共用され
る共通リレー要素の選択手段と、第2の選択手段
が有する各電力系統設備毎に整定値を異にする複
数のリレー要素の選択手段と前記各電力系統設備
毎に共用される共通リレー要素の選択手段と、前
記第1の選択手段によつて、いずれかの電力系統
設備が選択されたとき第2の選択手段にもうけた
整定値を異にする各リレー要素を選択して表示す
る手段と、前記第1の選択手段によつて共通リレ
ー要素が選択されたとき第2の選択手段にもうけ
た共通リレー要素を選択して表示する手段と、前
記第1及び第2の選択手段からの出力を符号化し
て記憶部に出力する手段とを夫々そなえ、第1の
選択手段によつて特定電力系統設備又は共通リレ
ー要素が選択されたとき第2の選択手段による各
リレー要素と共通リレー要素の選択が可能となる
と共に表示されることを特徴とするデジタル保護
継電器。 4 複数の電力系統設備毎に異なる整定値が整定
される複数のリレー要素と、前記電力系統設備の
全て若しくはその一部を保護するために同一整定
値が整定される少なくとも一つの共通リレー要素
と、前記各リレー要素に対して整定値を設定する
整定部と、各リレー要素の選択に応じて整定部か
らの出力を記憶する記憶部と、前記記憶部に対し
て整定値を書込むための書込みスイツチと、前記
各リレー要素の内から一つのリレー要素を選択し
て記憶部内の該当番地に書込むためのアドレス信
号を出力する第1の選択手段及び第2の選択手段
とからなるデジタル保護継電器において、前記第
1の選択手段が有する整定対象としての電力系統
設備の選択手段及び前記電力系統設備に共用され
る共通リレー要素の選択手段と、前記第2の選択
手段が有する各電力系統設備毎に整定値を異にす
る複数のリレー要素の選択手段と、前記第1の選
択手段にある共通リレー要素が選択されたとき第
2の選択手段にある共通リレー要素の選択出力を
導出する手段とを夫々そなえ、前記第1の選択手
段によつて特定電力系統設備又は共通リレー要素
が選択されたとき第2の選択手段による各リレー
要素の選択が可能となり、かつ前記第1及び第2
の選択手段からの出力が直接記憶部に導入される
ことを特徴とするデジタル保護継電器。[Claims] 1. A plurality of relay elements to which different setting values are set for each of a plurality of power system equipment, and at least one relay element to which the same setting value is set to protect all or a part of the power system equipment. one common relay element, a setting section that sets a setting value for each relay element, a storage section that stores an output from the setting section according to the selection of each relay element, and a setting section that sets a setting value for the storage section. A write switch for writing a value, a first selection means for outputting an address signal for selecting one relay element from among the relay elements and writing it to a corresponding address in the storage unit, and a second selection means. means for selecting a power system equipment as a setting target, which the first selection means has, a selection means for a common relay element shared by the power system equipment, and the second selection means. has a plurality of relay element selection means having different setting values for each power system equipment, and a second selection means when a common relay element is selected by the first selection means.
means for blocking selective outputs of a plurality of relay elements having different set values in the selection means;
means for encoding the output from the selection means and outputting it to the storage unit, and when a specific power system equipment or common relay element is selected by the first selection means, each of the outputs by the second selection means is provided. A digital protective relay characterized in that it enables selection of relay elements or blocks selective output of each relay element. 2. A plurality of relay elements to which different setting values are set for each of the plurality of power system equipment, and at least one common relay element to which the same setting value is set in order to protect all or a part of the power system equipment. , a setting section for setting a setting value for each of the relay elements, a storage section for storing an output from the setting section according to the selection of each relay element, and a storage section for writing the setting value into the storage section. Digital protection comprising a write switch, and first and second selection means for outputting an address signal for selecting one relay element from among the relay elements and writing it to the corresponding address in the storage unit. In the relay, the first selection means has means for selecting power system equipment as a setting target, and the second selection means has means for selecting a plurality of relay elements having different setting values for each power system equipment. and means for selecting a common relay element shared by each power system equipment, and a selection output of the common relay element in the second selection means when a predetermined power system equipment is selected by the first selection means. a means for deriving, a display means responsive to the output from the second selection means, and a means for encoding the output from the first and second selection means and outputting the encoded output to the storage unit, A digital protective relay characterized in that when a specific power system equipment is selected by the first selection means, the common relay element and other relay elements can be selected and displayed by the second selection means. 3. A plurality of relay elements to which different setting values are set for each of the plurality of power system equipment, and at least one common relay element to which the same setting value is set to protect all or a part of the power system equipment. , a setting section for setting a setting value for each of the relay elements, a storage section for storing an output from the setting section according to the selection of each relay element, and a storage section for writing the setting value into the storage section. Digital protection comprising a write switch, and first and second selection means for outputting an address signal for selecting one relay element from among the relay elements and writing it to the corresponding address in the storage unit. In the relay, the first selection means has means for selecting power system equipment as a setting target, the means for selecting a common relay element shared by the power system equipment, and the second selection means has for each power system equipment. A selection means for selecting a plurality of relay elements having different setting values, a selection means for a common relay element shared by each of the power system equipment, and the first selection means, when any of the power system equipment is selected. means for selecting and displaying each relay element having a different setting value in a second selection means when selected; and a second selection means when a common relay element is selected by the first selection means; The first selection means includes means for selecting and displaying the common relay elements provided in the selection means, and means for encoding outputs from the first and second selection means and outputting the encoded signals to a storage unit. Therefore, when a specific power system equipment or a common relay element is selected, each relay element and the common relay element can be selected by the second selection means and are displayed. 4. A plurality of relay elements to which different setting values are set for each of the plurality of power system equipment, and at least one common relay element to which the same setting value is set in order to protect all or a part of the power system equipment. , a setting section for setting a setting value for each of the relay elements, a storage section for storing an output from the setting section according to the selection of each relay element, and a storage section for writing the setting value into the storage section. Digital protection comprising a write switch, and first and second selection means for outputting an address signal for selecting one relay element from among the relay elements and writing it to the corresponding address in the storage unit. In the relay, the first selection means has a selection means for power system equipment as a setting target, a selection means for a common relay element shared by the power system equipment, and each power system equipment has the second selection means. means for selecting a plurality of relay elements having different setting values for each relay element; and means for deriving a selection output of the common relay element in the second selection means when the common relay element in the first selection means is selected. and when a specific power system equipment or a common relay element is selected by the first selection means, each relay element can be selected by the second selection means, and the first and second
A digital protective relay characterized in that the output from the selection means is directly introduced into a storage section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57177451A JPS5967816A (en) | 1982-10-08 | 1982-10-08 | Digital protecting relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57177451A JPS5967816A (en) | 1982-10-08 | 1982-10-08 | Digital protecting relay |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5967816A JPS5967816A (en) | 1984-04-17 |
JPH0216092B2 true JPH0216092B2 (en) | 1990-04-16 |
Family
ID=16031171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57177451A Granted JPS5967816A (en) | 1982-10-08 | 1982-10-08 | Digital protecting relay |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5967816A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62239816A (en) * | 1986-04-11 | 1987-10-20 | 株式会社東芝 | Digital protective relay |
-
1982
- 1982-10-08 JP JP57177451A patent/JPS5967816A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5967816A (en) | 1984-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1589353A (en) | Digital pattern triggering circuit | |
JPH069034B2 (en) | Address conversion device with address combination device | |
US20020057647A1 (en) | Exchange for changing a route of a transmission path to bypass a malfunctioning switch | |
JPH0216092B2 (en) | ||
US5426592A (en) | Circuit breaker trip unit which automatically adapts to operated with a particular display module | |
GB981175A (en) | Multiplex switching stage and its associated control circuits | |
GB2055263A (en) | Adjusting protective relays | |
US2871462A (en) | Information display devices | |
US4245214A (en) | Switching matrix | |
GB1015451A (en) | Improvements in or relating to matrix circuit arrangements | |
US4480193A (en) | Switching system | |
JPH0432612B2 (en) | ||
US11153117B2 (en) | On-board instrument, signal output device, on-board instrument setting system, and signal value information acquisition method | |
RU2101826C1 (en) | Single-phase ground-fault warning device for ac mains | |
JPH06105863B2 (en) | Attenuator for signal generator | |
JPS59175324A (en) | Digital protecting relaying unit | |
GB1585891A (en) | Tdm switching networks | |
JPS589445B2 (en) | Duplex bus circuit | |
JPS62239816A (en) | Digital protective relay | |
SU1617482A1 (en) | Relay commutator | |
SU1621072A1 (en) | Device for indication with check | |
JPS59127141A (en) | Key increasing system of keyboard | |
JPH0433174B2 (en) | ||
JPH0450534B2 (en) | ||
JPS59101728A (en) | Protecting system for dc transmission system |