JP2957333B2 - Unused input line detection method in space switch - Google Patents
Unused input line detection method in space switchInfo
- Publication number
- JP2957333B2 JP2957333B2 JP31082891A JP31082891A JP2957333B2 JP 2957333 B2 JP2957333 B2 JP 2957333B2 JP 31082891 A JP31082891 A JP 31082891A JP 31082891 A JP31082891 A JP 31082891A JP 2957333 B2 JP2957333 B2 JP 2957333B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- output
- data
- input selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、空間スイッチ内未使用
入力回線検出方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for detecting unused input lines in a space switch.
【0002】[0002]
【従来の技術】従来の空間スイッチ内未使用入力回線検
出方式は、図4に示すように入力端子11〜1Nをデー
タ入力とするN入力セレクタ回路31〜3Mと、N入力
セレクタ回路31〜3Mに制御信号を与えるスイッチン
グ制御回路41〜4Mと、スイッチング制御回路41〜
4Mの出力をデコードするデコーダ回路51〜5Mと、
デコーダ回路51〜5Mの出力(O1〜ON)を同一端
子番号ごとに論理ORをとるためのM入力OR回路61
〜6Nと、M入力OR回路61〜6Nの出力をデータ入
力とするNビットのラッチ回路85と、ラッチ回路85
に制御信号を与える初期化制御回路83と、ラッチ回路
85の出力をデータ入力とするN入力セレクタ回路82
と、N入力セレクタ回路82に制御信号を与える制御回
路84と、N入力セレクタ回路82の出力信号を出力す
る出力端子73とにより構成されている。2. Description of the Related Art As shown in FIG. 4, a conventional unused input line detection system in a space switch includes N input selector circuits 31 to 3M that input data to input terminals 11 to 1N, and N input selector circuits 31 to 3M. Control circuits 41 to 4M for supplying control signals to
Decoder circuits 51 to 5M for decoding 4M output;
M input OR circuit 61 for taking a logical OR of outputs (O1 to ON) of decoder circuits 51 to 5M for each same terminal number
To 6N, an N-bit latch circuit 85 receiving the outputs of the M-input OR circuits 61 to 6N as data inputs, and a latch circuit 85
Control circuit 83 for providing a control signal to the input terminal, and an N-input selector circuit 82 for receiving the output of the latch circuit 85 as a data input.
And a control circuit 84 for providing a control signal to the N-input selector circuit 82, and an output terminal 73 for outputting an output signal of the N-input selector circuit 82.
【0003】次に、この構成の動作について説明する。Next, the operation of this configuration will be described.
【0004】ラッチ回路85は初期化制御回路83によ
り初期値0が書き込まれている。N入力セレクタ回路3
1はスイッチング制御回路41により任意の入力端子が
選択されている。デコーダ回路51の出力は、選択され
た入力端子位置に相当する1個の出力端子のみが論理値
1を出力し、該当出力端子以外は、論理値0を出力す
る。デコーダ回路52〜5Mの出力O1〜ONも同様に
N入力セレクタ回路32〜3Mそれぞれが選択している
入力端子に対応する出力端子位置に論理値1が出力され
る。デコーダ回路51〜5Mの出力O1〜ONの同一端
子番号の論理ORをとったM入力OR回路61〜6Nの
出力はNビットのラッチ回路85によってラッチされ
る。The initial value 0 is written in the latch circuit 85 by the initialization control circuit 83. N input selector circuit 3
Reference numeral 1 denotes an arbitrary input terminal selected by the switching control circuit 41. As for the output of the decoder circuit 51, only one output terminal corresponding to the selected input terminal position outputs a logical value of 1 and the other output terminals output a logical value of 0. Similarly, the outputs O1 to ON of the decoder circuits 52 to 5M output the logical value 1 at the output terminal positions corresponding to the input terminals selected by the N input selector circuits 32 to 3M, respectively. The outputs of the M-input OR circuits 61 to 6N, which take the logical OR of the same terminal numbers of the outputs O1 to ON of the decoder circuits 51 to 5M, are latched by an N-bit latch circuit 85.
【0005】ラッチ回路85の論理値0となるビット位
置が未使用入力回線となり、その情報はN入力セレクタ
回路82を通して出力端子73に出力される。The bit position of the latch circuit 85 at which the logical value becomes 0 becomes an unused input line, and its information is output to an output terminal 73 through an N input selector circuit 82.
【0006】[0006]
【発明が解決しようとする課題】この従来の空間スイッ
チ内未使用入力回線検出方式では、空間スイッチの入力
回線数にデコーダ回路1個当たりの規模およびM入力O
R回路の数が比例し、出力回線数にM入力OR回路1個
当たりの規模およびデコーダ回路の数が比例するため、
空間スイッチのスイッチサイズが大きくなるほど回路規
模が増加するという問題点があった。In the conventional system for detecting unused input lines in a space switch, the number of input lines of the space switch is reduced by the scale per decoder circuit and the M input O.
Since the number of R circuits is proportional, and the scale per M input OR circuit and the number of decoder circuits are proportional to the number of output lines,
There is a problem that the circuit size increases as the switch size of the space switch increases.
【0007】本発明の目的は、スイッチサイズが大きく
なっても回路規模の小さい空間スイッチ内未使用入力回
線検出方式を提供することにある。An object of the present invention is to provide a method for detecting an unused input line in a space switch having a small circuit size even if the switch size becomes large.
【0008】[0008]
【課題を解決するための手段】本発明は、N個の入力端
子からのデータを選択し、各々がM個の出力端子にデー
タを出力するM個のN入力セレクタ回路と、前記M個の
N入力セレクタ回路の各々に制御信号を与えるM個のス
イッチング制御回路と、前記M個のスイッチング制御回
路の出力をデータ入力とするM入力セレクタ回路と、前
記M入力セレクタ回路に制御信号を与える制御回路と、
前記M入力セレクタ回路の出力をデータ入力として未使
用入力回線の検出を行う未使用入力回線検出手段とを備
えることを特徴としている。According to the present invention, there are provided M N-input selector circuits for selecting data from N input terminals and outputting data to M output terminals, respectively. M switching control circuits for providing a control signal to each of the N input selector circuits, an M input selector circuit for receiving data from the outputs of the M switching control circuits, and a control for providing a control signal to the M input selector circuit Circuit and
Unused input line detecting means for detecting an unused input line by using an output of the M input selector circuit as a data input.
【0009】また、本発明によれば、前記未使用入力回
線検出手段は、前記M入力セレクタ回路の出力とカウン
タ回路の出力をデータ入力とする第1の2入力セレクタ
回路と、論理値1と論理値0の固定値をデータ入力とす
る第2の2入力セレクタ回路と、前記第1と第2の2入
力セレクタ回路に制御信号を与える初期化制御回路と、
前記第2の2入力セレクタ回路の出力をデータ入力と
し、前記第1の2入力セレクタ回路の出力を書き込みア
ドレスとするRAMと、前記RAMに読み出しアドレス
を与える読み出し制御回路とを備えるのが望ましい。Further, according to the present invention, the unused input line detecting means includes: a first two-input selector circuit that receives the output of the M-input selector circuit and the output of the counter circuit as data inputs; A second two-input selector circuit that inputs a fixed value of logical value 0 as a data input, an initialization control circuit that supplies a control signal to the first and second two-input selector circuits,
It is preferable to include a RAM that uses the output of the second two-input selector circuit as a data input and uses the output of the first two-input selector circuit as a write address, and a read control circuit that provides a read address to the RAM.
【0010】さらに、本発明によれば、前記未使用入力
回線検出手段は、前記M入力セレクタ回路の出力を入力
とするデコーダ回路と、前記デコーダ回路の出力をセッ
ト入力とし、初期化制御回路の出力をリセット入力とす
るNビットのRSFFと、前記RSFFの出力をデータ
入力とするN入力セレクタ回路と、N入力セレクタ回路
に制御信号を与える制御回路とを備えるのが好適であ
る。Further, according to the present invention, the unused input line detecting means includes a decoder circuit having an input of the output of the M input selector circuit as an input, and a set input having an output of the decoder circuit as an input. It is preferable to include an N-bit RSFF whose output is a reset input, an N-input selector circuit whose data input is the output of the RSFF, and a control circuit that supplies a control signal to the N-input selector circuit.
【0011】[0011]
【実施例】次に、本発明の実施例について、図面を参照
して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【0012】図1は、本発明の一実施例を示す回路図で
あり、図2は、図1に示す未使用入力回線検出手段の一
実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG. 2 is a circuit diagram showing one embodiment of the unused input line detecting means shown in FIG.
【0013】図1に示すように、空間スイッチ内未使用
入力回線検出方式は、入力端子11〜1Nと、11〜1
Nの入力端子をデータ入力とするN入力セレクタ回路3
1〜3Mと、N入力セレクタ回路31〜3Mに制御信号
を与えるスイッチング制御回路41〜4Mと、N入力セ
レクタ回路31〜3Mのデータ出力が接続される出力端
子21〜2Mと、スイッチング制御回路41〜4Mの出
力をデータ入力とするM入力セレクタ回路71と、M入
力セレクタ回路71に制御信号を与える制御回路72
と、M入力セレクタ回路71のデータ出力を入力とする
未使用入力回線検出手段と、未使用入力回線検出手段の
出力信号を出力する出力端子73とにより構成されてい
る。As shown in FIG. 1, the unused input line detection method in the space switch is composed of input terminals 11-1N and 11-1N.
N-input selector circuit 3 using N input terminals as data input
Switching control circuits 41 to 4M for providing control signals to N input selector circuits 31 to 3M, output terminals 21 to 2M to which data outputs of N input selector circuits 31 to 3M are connected, and switching control circuit 41 An M-input selector circuit 71 which receives data of up to 4M as a data input, and a control circuit 72 which supplies a control signal to the M-input selector circuit 71
And an unused input line detecting means for receiving the data output of the M input selector circuit 71 as an input, and an output terminal 73 for outputting an output signal of the unused input line detecting means.
【0014】また、未使用入力回線検出手段は、図2に
示すように、カウンタ回路77の出力と図1におけるM
入力セレクタ回路71の出力をデータ入力とする2入力
セレクタ回路74と、論理値1と論理値0の固定値をデ
ータ入力とする2入力セレクタ回路75と、2入力セレ
クタ回路74および75に制御信号を与える初期化制御
回路78と、2入力セレクタ回路75の出力をデータ入
力とし、2入力セレクタ回路74の出力を書き込みアド
レスとするRAM76と、RAM76に読み出しアドレ
スを与える読み出し制御回路79と、RAM76のデー
タ出力を出力する出力端子73とにより構成されてい
る。Further, as shown in FIG. 2, the unused input line detecting means is connected to the output of the counter circuit 77 and the M in FIG.
A two-input selector circuit 74 that uses the output of the input selector circuit 71 as a data input, a two-input selector circuit 75 that uses a fixed value of a logical value 1 and a logical value 0 as a data input, and control signals to the two-input selector circuits 74 and 75 An initialization control circuit 78 that supplies the output of the two-input selector circuit 75 as a data input, a RAM 76 that uses the output of the two-input selector circuit 74 as a write address, a read control circuit 79 that supplies a read address to the RAM 76, An output terminal 73 for outputting a data output.
【0015】次に、図2の未使用入力回線検出手段を用
いた場合の未使用入力回線検出方法について説明する。Next, a method of detecting an unused input line when the unused input line detecting means of FIG. 2 is used will be described.
【0016】まず、初期化制御回路78により2入力セ
レクタ回路75の論理値0側の入力を選択し、2入力セ
レクタ回路74はカウンタ回路77の出力を選択し、R
AM76の全ワードに論理値0を書き込み、RAM76
の初期化を行う。初期化終了後、2入力セレクタ回路7
5は論理値1側の入力を選択し、2入力セレクタ回路7
4は、図1におけるM入力セレクタ71の出力を選択す
る。次に、M入力セレクタ回路71は、制御回路72に
よりスイッチング制御回路41〜4Mの出力を順番に選
択する。選択されたスイッチング制御回路41〜4Mの
出力値は、RAM76において論理値1が書き込まれる
アドレスとなる。従って、M入力セレクタ回路71がス
イッチング制御回路41〜4Mをすべて選択し終わった
後、論理値1が書き込まれなかったアドレス、つまり、
論理値0のアドレスが未使用入力回線に対応する。RA
M76のデータは、読み出し制御回路79によって出力
端子73に出力される。First, the input on the logical value 0 side of the two-input selector circuit 75 is selected by the initialization control circuit 78, and the two-input selector circuit 74 selects the output of the counter circuit 77.
The logical value 0 is written to all the words of the AM 76 and the RAM 76 is written.
Is initialized. After initialization, the two-input selector circuit 7
5 selects an input on the logical value 1 side, and a 2-input selector circuit 7
4 selects the output of the M input selector 71 in FIG. Next, the M input selector circuit 71 uses the control circuit 72 to sequentially select the outputs of the switching control circuits 41 to 4M. The output values of the selected switching control circuits 41 to 4M become the addresses where the logical value 1 is written in the RAM 76. Therefore, after the M-input selector circuit 71 has selected all of the switching control circuits 41 to 4M, the address where the logical value 1 has not been written, that is,
An address having a logical value of 0 corresponds to an unused input line. RA
The data of M76 is output to the output terminal 73 by the read control circuit 79.
【0017】図3は、図1に示す未使用入力回線検出手
段の他の実施例を示す回路図である。FIG. 3 is a circuit diagram showing another embodiment of the unused input line detecting means shown in FIG.
【0018】図3において、未使用入力回線検出手段
は、M入力セレクタ回路71の出力を入力とするデコー
ダ回路80と、デコーダ回路の出力O1〜ONをセット
入力とし、初期化制御回路83の出力をリセット入力と
するNビットのRSFF81と、RSFF81の出力を
データ入力とするN入力セレクタ回路82と、N入力セ
レクタ回路82に制御信号を与える制御回路84と、N
入力セレクタ回路82の出力を出力する出力端子73と
により構成されている。In FIG. 3, the unused input line detecting means includes a decoder circuit 80 to which the output of the M-input selector circuit 71 is input, an output O1 to ON of the decoder circuit to be set inputs, and an output of the initialization control circuit 83. , A N-bit RSFF 81 having a reset input as an input, an N-input selector circuit 82 having an output of the RSFF 81 as a data input, a control circuit 84 for supplying a control signal to the N-input selector circuit 82,
An output terminal 73 for outputting the output of the input selector circuit 82 is provided.
【0019】次に、図3の未使用入力回線検出手段を用
いた場合の未使用入力回線検出方法について説明する。Next, a method of detecting an unused input line when the unused input line detecting means of FIG. 3 is used will be described.
【0020】まず、初期化制御回路83により、RSF
F81の出力Nビットすべてが論理値0にリセットさ
れ、次に、M入力セレクタ回路71は、スイッチング制
御回路41〜4Mの出力を順番に選択する。デコーダ回
路80は、スイッチング制御回路の出力をデコーダし、
選択された入力端子位置に相当する1個の出力端子のみ
論理値1を出力し、該当出力端子以外は論理値0を出力
する。デコーダ回路80の出力O1〜ONはNビットR
SFF81のセット入力となるため、M入力セレクタ回
路71がスイッチング制御回路41〜4Mをすべて選択
し終わった後、NビットRSFF81の論理値が0のビ
ット位置が未使用入力回線に対応する。RSFF81の
データは、N入力セレクタ回路82と制御回路84によ
って出力端子73に出力される。First, RSF is performed by the initialization control circuit 83.
All the N bits of the output of F81 are reset to the logical value 0, and then the M input selector circuit 71 selects the outputs of the switching control circuits 41 to 4M in order. The decoder circuit 80 decodes the output of the switching control circuit,
Only one output terminal corresponding to the selected input terminal position outputs a logical value of 1 and the other output terminals output a logical value of 0. The outputs O1 to ON of the decoder circuit 80 are N bits R
Since the set input of the SFF 81 is made, after the M-input selector circuit 71 finishes selecting all the switching control circuits 41 to 4M, the bit position where the logical value of the N-bit RSFF 81 is 0 corresponds to an unused input line. The data of the RSFF 81 is output to the output terminal 73 by the N-input selector circuit 82 and the control circuit 84.
【0021】[0021]
【発明の効果】以上説明したように本発明は、空間スイ
ッチの入力回線数をワード長とする記憶回路に対し、空
間スイッチ内の入力回線の切り換えを行うセレクタ群の
各制御信号をアドレス入力として使用し、記憶回路にデ
ータを書き込み、アドレスの切り換えは、セレクタの使
用によりアドレスデコーダ1個で行い、最終的にデータ
が書き込まれなかったアドレスを未使用入力回線の判定
に使用することにより、スイッチサイズが増加しても小
規模の回路構成で空間スイッチ内未使用入力回線の検出
を行うことができるという効果を有する。As described above, according to the present invention, each control signal of a group of selectors for switching input lines in a space switch is used as an address input for a storage circuit having a word length of the number of input lines of the space switch. The data is written to the storage circuit, the address is switched by one address decoder by using a selector, and the address to which the data is not finally written is used for the determination of the unused input line. Even if the size increases, there is an effect that an unused input line in the space switch can be detected with a small circuit configuration.
【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.
【図2】本発明における未使用入力回線検出手段の一実
施例を示す回路図である。FIG. 2 is a circuit diagram showing one embodiment of an unused input line detecting means in the present invention.
【図3】本発明における未使用入力回線検出手段の他の
実施例を示す回路図である。FIG. 3 is a circuit diagram showing another embodiment of the unused input line detecting means in the present invention.
【図4】従来例を示す回路図である。FIG. 4 is a circuit diagram showing a conventional example.
11〜1N 入力端子 21〜2M,73 出力端子 31〜3M,82 N入力セレクタ回路 41〜4M スイッチング制御回路 51〜5M,80 デコーダ回路 61〜6N M入力OR回路 71 M入力セレクタ回路 72,84 制御回路 74,75 2入力セレクタ回路 76 RAM 77 カウンタ回路 78,83 初期化制御回路 79 読み出し制御回路 81 RSFF 85 ラッチ回路 11 to 1N input terminals 21 to 2M, 73 output terminals 31 to 3M, 82 N input selector circuits 41 to 4M switching control circuits 51 to 5M, 80 decoder circuits 61 to 6N M input OR circuits 71 M input selector circuits 72, 84 Control Circuits 74, 75 Two-input selector circuit 76 RAM 77 Counter circuit 78, 83 Initialization control circuit 79 Read control circuit 81 RSFF 85 Latch circuit
フロントページの続き (72)発明者 白取 昭宏 東京都港区西新橋三丁目20番4号 日本 電気エンジニアリング株式会社内 (58)調査した分野(Int.Cl.6,DB名) H04Q 3/52 Continuation of front page (72) Inventor Akihiro Shiratori 3-20-4 Nishi-Shimbashi, Minato-ku, Tokyo Japan Electric Engineering Co., Ltd. (58) Field surveyed (Int.Cl. 6 , DB name) H04Q 3/52
Claims (3)
々がM個の出力端子にデータを出力するM個のN入力セ
レクタ回路と、 前記M個のN入力セレクタ回路の各々に制御信号を与え
るM個のスイッチング制御回路と、 前記M個のスイッチング制御回路の出力をデータ入力と
するM入力セレクタ回路と、 前記M入力セレクタ回路に制御信号を与える制御回路
と、 前記M入力セレクタ回路の出力をデータ入力として未使
用入力回線の検出を行う未使用入力回線検出手段とを備
えることを特徴とする空間スイッチ内未使用入力回線検
出方式。1. An M-input selector circuit for selecting data from N input terminals and outputting data to M output terminals, and controlling each of the M N-input selector circuits. M switching control circuits for providing signals, an M input selector circuit for receiving data from the outputs of the M switching control circuits, a control circuit for supplying a control signal to the M input selector circuit, and the M input selector circuit An unused input line detecting means for detecting an unused input line by using the output of the data input as a data input.
データ入力とする第1の2入力セレクタ回路と、 論理値1と論理値0の固定値をデータ入力とする第2の
2入力セレクタ回路と、 前記第1と第2の2入力セレクタ回路に制御信号を与え
る初期化制御回路と、 前記第2の2入力セレクタ回路の出力をデータ入力と
し、前記第1の2入力セレクタ回路の出力を書き込みア
ドレスとするRAMと、 前記RAMに読み出しアドレスを与える読み出し制御回
路とを備える請求項1記載の空間スイッチ内未使用入力
回線検出方式。2. An unused input line detecting means, comprising: a first two-input selector circuit that receives an output of the M-input selector circuit and an output of a counter circuit as data inputs; and a fixed value of a logical value 1 and a logical value 0. A two-input selector circuit for inputting data as a data input, an initialization control circuit for providing a control signal to the first and second two-input selector circuits, and an output of the second two-input selector circuit as a data input 2. The unused input line detection system in a space switch according to claim 1, further comprising: a RAM having an output of said first two-input selector circuit as a write address; and a read control circuit for giving a read address to said RAM.
路と、 前記デコーダ回路の出力をセット入力とし、初期化制御
回路の出力をリセット入力とするNビットのRSFF
と、 前記RSFFの出力をデータ入力とするN入力セレクタ
回路と、 N入力セレクタ回路に制御信号を与える制御回路とを備
える請求項1記載の空間スイッチ内未使用入力回線検出
方式。3. The unused input line detecting means includes: a decoder circuit receiving an output of the M input selector circuit; a set input receiving an output of the decoder circuit; and a reset input receiving an output of the initialization control circuit. N-bit RSFF
2. The unused input line detection system in a space switch according to claim 1, further comprising: an N-input selector circuit that receives an output of the RSFF as a data input; and a control circuit that supplies a control signal to the N-input selector circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31082891A JP2957333B2 (en) | 1991-11-26 | 1991-11-26 | Unused input line detection method in space switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31082891A JP2957333B2 (en) | 1991-11-26 | 1991-11-26 | Unused input line detection method in space switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05153640A JPH05153640A (en) | 1993-06-18 |
JP2957333B2 true JP2957333B2 (en) | 1999-10-04 |
Family
ID=18009898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31082891A Expired - Fee Related JP2957333B2 (en) | 1991-11-26 | 1991-11-26 | Unused input line detection method in space switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2957333B2 (en) |
-
1991
- 1991-11-26 JP JP31082891A patent/JP2957333B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05153640A (en) | 1993-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004854B1 (en) | Semiconductor memory device | |
KR970006597B1 (en) | Dual-port memory having pipelined serial output | |
US4733348A (en) | Virtual-memory multiprocessor system for parallel purge operation | |
JPH02113492A (en) | Random-access-memory circuit having condition writing means | |
WO1994029871A1 (en) | Method and apparatus for writing to memory components | |
JP2957333B2 (en) | Unused input line detection method in space switch | |
US4171765A (en) | Error detection system | |
JPH0365745A (en) | Ic card | |
GB2228813A (en) | Data array conversion | |
JPS6076094A (en) | Read-only memory | |
JPH10116226A (en) | Address array device of semiconductor storage device | |
KR960016401B1 (en) | Page selecting circuit of register pages using register page pointer | |
JP3253770B2 (en) | Test mode setting circuit for integrated circuits | |
KR0147476B1 (en) | I/o configuration setting system of computer and method thereof | |
JP2922963B2 (en) | Sequence controller | |
US5479165A (en) | Two-dimensional coding apparatus | |
JP3031581B2 (en) | Random access memory and information processing device | |
JPH02177098A (en) | Semiconductor memory device | |
JP3281898B2 (en) | Memory mounted semiconductor device and memory test method | |
KR0154725B1 (en) | Dual read port register file bank circuit | |
JPH03122739A (en) | Cache memory | |
JPH01239485A (en) | Large-scale integrated circuit | |
JP3251265B2 (en) | Memory output control circuit | |
JPH02302855A (en) | Memory control system | |
JPH09319660A (en) | Semiconductor memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |