JPH04324566A - マルチプロセッサシステムのメモリマップ切換制御方式 - Google Patents
マルチプロセッサシステムのメモリマップ切換制御方式Info
- Publication number
- JPH04324566A JPH04324566A JP9458891A JP9458891A JPH04324566A JP H04324566 A JPH04324566 A JP H04324566A JP 9458891 A JP9458891 A JP 9458891A JP 9458891 A JP9458891 A JP 9458891A JP H04324566 A JPH04324566 A JP H04324566A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- module
- memory map
- switching control
- map switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000012986 modification Methods 0.000 abstract description 2
- 230000004048 modification Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
Landscapes
- Multi Processors (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマルチプロセッサシステ
ムのメモリマップ切換制御方式に関する。
ムのメモリマップ切換制御方式に関する。
【０００２】
【従来の技術】従来のマルチプロセッサシステムは、シ
ステム立ち上げ時にプロセッサがある特定番地をアクセ
スに行く為、その番地にブートローダあるいはファーム
ウエアを格納するＲＯＭ領域が各プロセッサ毎に必要で
あった。
ステム立ち上げ時にプロセッサがある特定番地をアクセ
スに行く為、その番地にブートローダあるいはファーム
ウエアを格納するＲＯＭ領域が各プロセッサ毎に必要で
あった。
【０００３】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサシステムでは、システム立ち上げ時にプロセ
ッサがある特定番地をアクセスに行く為、その番地にブ
ートローダあるいはファームウエアを格納するＲＯＭ領
域が必要であった為、ＲＯＭ内のプログラムに変更があ
った時、そのＲＯＭが載っているモジュールの改造が必
要であった。
プロセッサシステムでは、システム立ち上げ時にプロセ
ッサがある特定番地をアクセスに行く為、その番地にブ
ートローダあるいはファームウエアを格納するＲＯＭ領
域が必要であった為、ＲＯＭ内のプログラムに変更があ
った時、そのＲＯＭが載っているモジュールの改造が必
要であった。
【０００４】
【課題を解決するための手段】第１の発明のマルチプロ
セッサシステムのメモリマップ切換制御方式は、プロセ
ッサを搭載した複数のモジュールを有したマルチプロセ
ッサシステム内にファームウエアのダウンロードを制御
するモジュールを設け、このモジュールにメモリマップ
切換制御回路を設け、ファームウエアダウンロード用に
メモリカードを使用することにより、システム内の各モ
ジュールにファームウエアをダウンロードするようにす
る。
セッサシステムのメモリマップ切換制御方式は、プロセ
ッサを搭載した複数のモジュールを有したマルチプロセ
ッサシステム内にファームウエアのダウンロードを制御
するモジュールを設け、このモジュールにメモリマップ
切換制御回路を設け、ファームウエアダウンロード用に
メモリカードを使用することにより、システム内の各モ
ジュールにファームウエアをダウンロードするようにす
る。
【０００５】また、第２の発明のマルチプロセッサシス
テムのメモリマップ切換制御方式は、プロセッサを搭載
した複数のモジュールを有したマルチプロセッサシステ
ム内の個々のモジュールにメモリマップ切換制御回路を
設け、該複数のモジュールから立ち上げ用のファームウ
エアを記憶したメモリカードにアクセスするようにする
。
テムのメモリマップ切換制御方式は、プロセッサを搭載
した複数のモジュールを有したマルチプロセッサシステ
ム内の個々のモジュールにメモリマップ切換制御回路を
設け、該複数のモジュールから立ち上げ用のファームウ
エアを記憶したメモリカードにアクセスするようにする
。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は第１の発明のマルチプロセッサシス
テムのメモリマップ切換制御方式の一実施例を示すシス
テム構成図である。システムバス６にはファームウエア
のダウンロードを制御するメモリマップ切換制御回路を
有するモジュール１、その他のモジュール２、３、４が
接続されている。図２は本実施例におけるファームウエ
アのダウンロードを制御するモジュールの構成を示すブ
ロック図ある。プロセッサ７、メモリマップ切換制御回
路８、アドレスデコーダ９、ＲＡＭ１０、ファームウエ
アを格納したメモリカード５などから成る。図３は本実
施例におけるモジュール内のメモリマップを示す図であ
る。図３（１）のメモリマップは通常の運用状態でのメ
モリマップでメモリカード領域とは、メモリカード内に
存在するファームウエアローダ及び自プロセッサ、他プ
ロセッサのファームウエアが読み出せる領域である。 （本領域はシステム立ち上げ時のみアクセスする。）ユ
ーザーメモリ領域とは、システム運用中にユーザーに開
放される領域である。ファームウエア領域とは、システ
ム立ち上げ時にメモリカードから転送されるファームウ
エアを格納する領域である。
テムのメモリマップ切換制御方式の一実施例を示すシス
テム構成図である。システムバス６にはファームウエア
のダウンロードを制御するメモリマップ切換制御回路を
有するモジュール１、その他のモジュール２、３、４が
接続されている。図２は本実施例におけるファームウエ
アのダウンロードを制御するモジュールの構成を示すブ
ロック図ある。プロセッサ７、メモリマップ切換制御回
路８、アドレスデコーダ９、ＲＡＭ１０、ファームウエ
アを格納したメモリカード５などから成る。図３は本実
施例におけるモジュール内のメモリマップを示す図であ
る。図３（１）のメモリマップは通常の運用状態でのメ
モリマップでメモリカード領域とは、メモリカード内に
存在するファームウエアローダ及び自プロセッサ、他プ
ロセッサのファームウエアが読み出せる領域である。 （本領域はシステム立ち上げ時のみアクセスする。）ユ
ーザーメモリ領域とは、システム運用中にユーザーに開
放される領域である。ファームウエア領域とは、システ
ム立ち上げ時にメモリカードから転送されるファームウ
エアを格納する領域である。
【０００８】図３（２）のメモリマップにおいて図３（
１）のメモリマップとの違いはパワーオンスタート時に
ＣＰＵスタート番地（００００００番地）をメモリカー
ド内のローダを起動する為のジャンプ先になる様に、ア
ドレスデコード回路を変更して、ファームウエア領域を
メモリカード領域に見える様にしている。この時、上位
アドレス（〜ＦＦＦＦＦＦ）のメモリカード領域と下位
アドレス（００００００〜）のメモリカード領域は同じ
ものである。（どちららをアクセスしても同じに見える
。）
１）のメモリマップとの違いはパワーオンスタート時に
ＣＰＵスタート番地（００００００番地）をメモリカー
ド内のローダを起動する為のジャンプ先になる様に、ア
ドレスデコード回路を変更して、ファームウエア領域を
メモリカード領域に見える様にしている。この時、上位
アドレス（〜ＦＦＦＦＦＦ）のメモリカード領域と下位
アドレス（００００００〜）のメモリカード領域は同じ
ものである。（どちららをアクセスしても同じに見える
。）
【０００９】マルチプロセッサシステムにおけるファー
ムウエアのダウンロードを制御するメモリマップ切換制
御回路を有するモジュール１は図２において、立ち上げ
時にパワーオンで発生されるリセット信号１１がプロセ
ッサ７とメモリマップ切換制御回路８に入力されるとプ
ロセッサ７はパワーオンスタート番地であるアドレス０
０００００番地をアドレス信号線１３に出力し、メモリ
マップ切換制御回路８はメモリマップ切換制御信号１４
を出力する。次に、アドレス信号線１３上のアドレス０
０００００番地とメモリマップ切換制御信号１４を入力
したアドレスデコーダ９は通常のデコード動作は図３（
１）に示すＲＡＭ１０のファームウエア領域を示すＲＡ
Ｍチップセレクト信号１６を出力するが、メモリマップ
切換制御信号１４が入力されている為、図３（２）に示
すメモリカード領域を示すメモリカードチップセレクト
信号１５を出力する。セレクトされたメモリカード５の
アドレス００００００番地に相当する部分にはファーム
ウエアのローダプログラムのジャンプ先アドレスが格納
されており、ローダが起動され、まず自モジュール１内
のＲＡＭ１０に初期設定情報およびファームウエアをフ
ァームウエア領域に転送する為に、図３（１）に示す通
常のメモリマップに戻す必要がある。この為にはメモリ
マップ切換制御回路８にメモリマップ切換停止信号１２
を入力すると、それ以降のモジュール１内のプロセッサ
７からのアクセスはアドレスデコーダ９によって図３（
１）に示す通常のメモリマップをアクセスするようにな
る。この状態でローダは自モジュール１内のファームウ
エア領域にメモリカード５からファームウエアを転送す
る。
ムウエアのダウンロードを制御するメモリマップ切換制
御回路を有するモジュール１は図２において、立ち上げ
時にパワーオンで発生されるリセット信号１１がプロセ
ッサ７とメモリマップ切換制御回路８に入力されるとプ
ロセッサ７はパワーオンスタート番地であるアドレス０
０００００番地をアドレス信号線１３に出力し、メモリ
マップ切換制御回路８はメモリマップ切換制御信号１４
を出力する。次に、アドレス信号線１３上のアドレス０
０００００番地とメモリマップ切換制御信号１４を入力
したアドレスデコーダ９は通常のデコード動作は図３（
１）に示すＲＡＭ１０のファームウエア領域を示すＲＡ
Ｍチップセレクト信号１６を出力するが、メモリマップ
切換制御信号１４が入力されている為、図３（２）に示
すメモリカード領域を示すメモリカードチップセレクト
信号１５を出力する。セレクトされたメモリカード５の
アドレス００００００番地に相当する部分にはファーム
ウエアのローダプログラムのジャンプ先アドレスが格納
されており、ローダが起動され、まず自モジュール１内
のＲＡＭ１０に初期設定情報およびファームウエアをフ
ァームウエア領域に転送する為に、図３（１）に示す通
常のメモリマップに戻す必要がある。この為にはメモリ
マップ切換制御回路８にメモリマップ切換停止信号１２
を入力すると、それ以降のモジュール１内のプロセッサ
７からのアクセスはアドレスデコーダ９によって図３（
１）に示す通常のメモリマップをアクセスするようにな
る。この状態でローダは自モジュール１内のファームウ
エア領域にメモリカード５からファームウエアを転送す
る。
【００１０】次にシステムバス６に接続された他のモジ
ュール２、３、４に対してもシステムバス６経由で各モ
ジュール内のＲＡＭをモジュール１内のプロセッサ７か
らアクセスすることによって順次各モジュール２、３、
４に必要な初期設定情報およびファームウエアをメモリ
カード５から転送する。
ュール２、３、４に対してもシステムバス６経由で各モ
ジュール内のＲＡＭをモジュール１内のプロセッサ７か
らアクセスすることによって順次各モジュール２、３、
４に必要な初期設定情報およびファームウエアをメモリ
カード５から転送する。
【００１１】つぎに第２の発明について説明する。図４
は第２の発明のマルチプロセッサシステムのメモリマッ
プ切換制御方式の一実施例を示すシステム構成図である
。本第２の発明は、第１の発明で説明したメモリマップ
切換制御回路を有するモジュール１と同じように他の全
てのモジュール２、３、４にもメモリマップ切換制御回
路を設け、立ち上げ用のファームウエアを記憶したメモ
リカード５にこれらのモジュール１、２、３、４から共
通にアクセスできるようにし、システム立ち上げ時のメ
モリカード５に記憶したファームウエアを図３（１）に
示す通常のメモリマップにロードし立ち上がるようにす
る。
は第２の発明のマルチプロセッサシステムのメモリマッ
プ切換制御方式の一実施例を示すシステム構成図である
。本第２の発明は、第１の発明で説明したメモリマップ
切換制御回路を有するモジュール１と同じように他の全
てのモジュール２、３、４にもメモリマップ切換制御回
路を設け、立ち上げ用のファームウエアを記憶したメモ
リカード５にこれらのモジュール１、２、３、４から共
通にアクセスできるようにし、システム立ち上げ時のメ
モリカード５に記憶したファームウエアを図３（１）に
示す通常のメモリマップにロードし立ち上がるようにす
る。
【００１２】
【発明の効果】以上説明したように、本発明のマルチプ
ロセッサシステムのメモリマップ切換制御方式は、マル
チプロセッサシステムのシステム内にファームウエアの
ダウンロードを制御するモジュールを設け、このモジュ
ールにメモリマップ切換制御回路を設け、ファームウエ
アダウンロード用にメモリカードを使用することにより
システム立ち上げ時システム内にＲＯＭ領域を必要とし
ない為、全ＲＡＭ空間のシステムが構成できファームウ
エアなどのプログラムが変更になっても、モジュールの
改造が不要であり、一つのモジュールからシステム内の
他のモジュールへファームウエアのダウンロードができ
る。
ロセッサシステムのメモリマップ切換制御方式は、マル
チプロセッサシステムのシステム内にファームウエアの
ダウンロードを制御するモジュールを設け、このモジュ
ールにメモリマップ切換制御回路を設け、ファームウエ
アダウンロード用にメモリカードを使用することにより
システム立ち上げ時システム内にＲＯＭ領域を必要とし
ない為、全ＲＡＭ空間のシステムが構成できファームウ
エアなどのプログラムが変更になっても、モジュールの
改造が不要であり、一つのモジュールからシステム内の
他のモジュールへファームウエアのダウンロードができ
る。
【図１】第１の発明のマルチプロセッサシステムのメモ
リマップ切換制御方式の一実施例を示すシステム構成図
である。
リマップ切換制御方式の一実施例を示すシステム構成図
である。
【図２】本実施例におけるファームウエアのダウンロー
ドを制御するモジュールの構成を示すブロック図ある。
ドを制御するモジュールの構成を示すブロック図ある。
【図３】本実施例におけるモジュール内のメモリマップ
を示す図である。
を示す図である。
【図４】第２の発明のマルチプロセッサシステムのメモ
リマップ切換制御方式の一実施例を示すシステム構成図
である。
リマップ切換制御方式の一実施例を示すシステム構成図
である。
１、２、３、４ システムバスに接続されたモジ
ュール ５ メモリカード ６ システムバス ７ プロセッサ ８ メモリマップ切換制御回路 ９ アドレスデコーダ １０ ＲＡＭ １１ リセット信号 １２ メモリマップ切換停止信号１３ ア
ドレス信号線
ュール ５ メモリカード ６ システムバス ７ プロセッサ ８ メモリマップ切換制御回路 ９ アドレスデコーダ １０ ＲＡＭ １１ リセット信号 １２ メモリマップ切換停止信号１３ ア
ドレス信号線
Claims (2)
- 【請求項１】 プロセッサを搭載した複数のモジュー
ルを有したマルチプロセッサシステム内にファームウエ
アのダウンロードを制御するモジュールを設け、該モジ
ュールにメモリマップ切換制御回路を設け、ファームウ
エアダウンロード用にメモリカードを使用することによ
り、システム内の各モジュールにファームウエアをダウ
ンロードするようにしたことを特徴とするマルチプロセ
ッサシステムのメモリマップ切換制御方式。 - 【請求項２】 プロセッサを搭載した複数のモジュー
ルを有したマルチプロセッサシステム内の個々のモジュ
ールにメモリマップ切換制御回路を設け、該複数のモジ
ュールから立ち上げ用のファームウエアを記憶したメモ
リカードにアクセスするようにしたことを特徴とするマ
ルチプロセッサシステムのメモリマップ切換制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9458891A JPH04324566A (ja) | 1991-04-25 | 1991-04-25 | マルチプロセッサシステムのメモリマップ切換制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9458891A JPH04324566A (ja) | 1991-04-25 | 1991-04-25 | マルチプロセッサシステムのメモリマップ切換制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324566A true JPH04324566A (ja) | 1992-11-13 |
Family
ID=14114441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9458891A Pending JPH04324566A (ja) | 1991-04-25 | 1991-04-25 | マルチプロセッサシステムのメモリマップ切換制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04324566A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830408A (ja) * | 1994-05-13 | 1996-02-02 | Canon Inc | 印刷装置及びシステム及びその制御方法 |
-
1991
- 1991-04-25 JP JP9458891A patent/JPH04324566A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830408A (ja) * | 1994-05-13 | 1996-02-02 | Canon Inc | 印刷装置及びシステム及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0330226B1 (en) | Apparatus of and method for executing subprogram in bank switching data processing system | |
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| JPH04324566A (ja) | マルチプロセッサシステムのメモリマップ切換制御方式 | |
| US6766448B2 (en) | Microcomputer for transferring program data to an internal memory from an external memory connected via a bus and a method therefor | |
| JPH11149376A (ja) | Ｂｏｏｔローダー回路 | |
| JP3060812B2 (ja) | 情報処理装置 | |
| JPS59226958A (ja) | メモリ−装置 | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| KR970006412B1 (ko) | 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치 | |
| JPH01261758A (ja) | コンピュータ装置 | |
| GB2304209A (en) | Starting up a processor system | |
| JPH1131068A (ja) | リセットベクタ切替え方法ならびに同方法を用いた情報処理装置 | |
| JP2001256061A (ja) | 情報記憶装置 | |
| JPH02100153A (ja) | メモリマップ切換制御方式 | |
| JP2001134429A (ja) | 情報記憶装置 | |
| JP4534288B2 (ja) | 信号処理システム、信号処理回路および復調装置 | |
| JPH0398124A (ja) | マイクロプログラムのダウンロード方式 | |
| JPS63174150A (ja) | 起動プログラムの選択装置 | |
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| JPH09171439A (ja) | 磁気ディスク装置 | |
| JPH117386A (ja) | マイクロプロセッサ装置 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPS642971B2 (ja) |