JPH09171439A - 磁気ディスク装置 - Google Patents
磁気ディスク装置Info
- Publication number
- JPH09171439A JPH09171439A JP33132295A JP33132295A JPH09171439A JP H09171439 A JPH09171439 A JP H09171439A JP 33132295 A JP33132295 A JP 33132295A JP 33132295 A JP33132295 A JP 33132295A JP H09171439 A JPH09171439 A JP H09171439A
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- drive
- rom
- microprocessor
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】2個以上のマイコンを制御用として使用する磁
気ディスク装置を安価にし、実装面積を削減し装置を小
型化する。 【解決手段】IF−MPU1とドライブ−MPU4との
2個のマイクロプロセッサを制御用に使用し、この2個
のプロセッサで使用するFWをFW格納用ROM3に格
納する。そして、より上位のマイクロプロセッサが時系
列でこのFW格納用ROM3へのアクセスを制御する。
気ディスク装置を安価にし、実装面積を削減し装置を小
型化する。 【解決手段】IF−MPU1とドライブ−MPU4との
2個のマイクロプロセッサを制御用に使用し、この2個
のプロセッサで使用するFWをFW格納用ROM3に格
納する。そして、より上位のマイクロプロセッサが時系
列でこのFW格納用ROM3へのアクセスを制御する。
Description
【0001】
【発明の属する技術分野】本発明は、磁気ディスク装置
に関し、特に、制御用マイクロコンピュータを2個以上
使用する場合に関する。
に関し、特に、制御用マイクロコンピュータを2個以上
使用する場合に関する。
【0002】
【従来の技術】従来の磁気ディスク装置において、2個
以上のマイクロコンピュータが制御する方式を採用して
いる場合、各々のマイクロコンピュータのプログラム格
納用としてメモリを個別にもっていた。
以上のマイクロコンピュータが制御する方式を採用して
いる場合、各々のマイクロコンピュータのプログラム格
納用としてメモリを個別にもっていた。
【0003】この従来の磁気ディスク装置について図面
を参照して説明する。
を参照して説明する。
【0004】図2は従来例の磁気ディスク装置を示すブ
ロックである。
ロックである。
【0005】この従来例の磁気ディスク装置は、動作制
御用としてインタフェース・マイクロプロセッサ(IF
−MPU)21とドライブ・マイクロプロセッサ(ドラ
イブ−MPU)22のそれぞれ別個に動作する2個のマ
イクロコンピュータ(以降、MPUと称す)を有し、そ
れぞれIF−MPU−BUS201とドライブ−MPU
−BUS205を介して制御回路部25と接続されてい
る。そして、この磁気ディスク装置は、IF−MPU2
1とドライブ−MPU22のそれぞれのMPU制御用プ
ログラムを格納するたの、IF−MPU用ROM23と
ドライブ−MPU用ROM24のメモリIC(ROM)
を有し、それらがそれぞれIF−MPU−BUS201
とドライブ−MPU−BUS205を介してIF−MP
U21とドライブ−MPU22および制御回路部25と
接続され、制御回路部25により制御されている。
御用としてインタフェース・マイクロプロセッサ(IF
−MPU)21とドライブ・マイクロプロセッサ(ドラ
イブ−MPU)22のそれぞれ別個に動作する2個のマ
イクロコンピュータ(以降、MPUと称す)を有し、そ
れぞれIF−MPU−BUS201とドライブ−MPU
−BUS205を介して制御回路部25と接続されてい
る。そして、この磁気ディスク装置は、IF−MPU2
1とドライブ−MPU22のそれぞれのMPU制御用プ
ログラムを格納するたの、IF−MPU用ROM23と
ドライブ−MPU用ROM24のメモリIC(ROM)
を有し、それらがそれぞれIF−MPU−BUS201
とドライブ−MPU−BUS205を介してIF−MP
U21とドライブ−MPU22および制御回路部25と
接続され、制御回路部25により制御されている。
【0006】しかしながら、近来のメモリ技術の飛躍的
進歩により、メモリの容量は増加の一方であるが、逆に
一世代前のメモリを入手するのが困難となる場合が多々
あった。従って、やむ終えない場合を除き、メモリIC
の内でも特にROMを減らしておかないと、磁気ディス
ク装置を供給不可能となり、顧客に多大な迷惑をかける
可能性が大であった。
進歩により、メモリの容量は増加の一方であるが、逆に
一世代前のメモリを入手するのが困難となる場合が多々
あった。従って、やむ終えない場合を除き、メモリIC
の内でも特にROMを減らしておかないと、磁気ディス
ク装置を供給不可能となり、顧客に多大な迷惑をかける
可能性が大であった。
【0007】
【発明が解決しようとする課題】上述した従来の磁気デ
ィスク装置では、2個以上のマイクロコンピュータが制
御する方式を採用している場合、各々のマイクロコンピ
ュータのプログラム格納用としてメモリを個別にもって
いたため、高価となり、また、実装領域が大きくなり装
置が大型化するという問題点があった。
ィスク装置では、2個以上のマイクロコンピュータが制
御する方式を採用している場合、各々のマイクロコンピ
ュータのプログラム格納用としてメモリを個別にもって
いたため、高価となり、また、実装領域が大きくなり装
置が大型化するという問題点があった。
【0008】
【課題を解決するための手段】本発明の磁気ディスク装
置は、インタフェース・マイクロプロセッサ(以下、I
F−MPUと称す)とドライブ・マイクロプロセッサ
(以下、ドライブ−MPUと称す)との2個のマイクロ
コンピュータ(以下、MPUと称す)を制御に使用する
磁気ディスク装置において、2個のマイクロコンピュー
タ用プログラムを格納する1個の読出し専用メモリ(以
下、ROMと称す)を有し、より上位のマイクロプロセ
ッサが時系列でこのROMへのアクセスを制御し、IF
−MPUとドライブ−MPUとの2個のMPUが1個の
ROMを共有化している。
置は、インタフェース・マイクロプロセッサ(以下、I
F−MPUと称す)とドライブ・マイクロプロセッサ
(以下、ドライブ−MPUと称す)との2個のマイクロ
コンピュータ(以下、MPUと称す)を制御に使用する
磁気ディスク装置において、2個のマイクロコンピュー
タ用プログラムを格納する1個の読出し専用メモリ(以
下、ROMと称す)を有し、より上位のマイクロプロセ
ッサが時系列でこのROMへのアクセスを制御し、IF
−MPUとドライブ−MPUとの2個のMPUが1個の
ROMを共有化している。
【0009】本発明の磁気ディスク装置は、IF−MP
Uとドライブ−MPUとの2個のマイクロコンピュータ
を制御に使用する磁気ディスク装置において、2個のマ
イクロコンピュータ用プログラムを格納する1個のRO
Mと、IF−MPUがROMへアクセスしプログラムを
読み出すためメモリバスを占有していることをドライブ
−MPUに伝達するアクセス禁止信号と、IF−MPU
からドライブ−MPUへの命令を伝達する論理回路部
と、アクセス禁止信号がイナクティブとなりかつ論理回
路部からアクセス許可状態となることによりIF−MP
Uがメモリバスを開放しドライブ−MPUのメモリバス
使用を可能としROMからドライブ−MPUコントロー
ルプログラムを読み出す手段と、ドライブ−MPUコン
トロールプログラムを格納するメモリ(以下、RAMと
称す)とを備えている。
Uとドライブ−MPUとの2個のマイクロコンピュータ
を制御に使用する磁気ディスク装置において、2個のマ
イクロコンピュータ用プログラムを格納する1個のRO
Mと、IF−MPUがROMへアクセスしプログラムを
読み出すためメモリバスを占有していることをドライブ
−MPUに伝達するアクセス禁止信号と、IF−MPU
からドライブ−MPUへの命令を伝達する論理回路部
と、アクセス禁止信号がイナクティブとなりかつ論理回
路部からアクセス許可状態となることによりIF−MP
Uがメモリバスを開放しドライブ−MPUのメモリバス
使用を可能としROMからドライブ−MPUコントロー
ルプログラムを読み出す手段と、ドライブ−MPUコン
トロールプログラムを格納するメモリ(以下、RAMと
称す)とを備えている。
【0010】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【0011】図1は本発明の磁気ディスク装置の一実施
の形態のブロック図である。
の形態のブロック図である。
【0012】電源投入後IF−MPU1は、マイコンB
US101を使用して必要なプログラムをFW格納用R
OM3から読み出し、磁気ディスク装置の制御を行う。
ドライブ−MPU4は、ダウンロード許可信号103に
より動作の制限をうける。
US101を使用して必要なプログラムをFW格納用R
OM3から読み出し、磁気ディスク装置の制御を行う。
ドライブ−MPU4は、ダウンロード許可信号103に
より動作の制限をうける。
【0013】IF−MPU1は、まずダウンロード制御
用論理部2を制御し、ドライブ−MPU4がFW格納用
ROM3へのアクセスができるモードへと移行させる。
本モードへの移行によりドライブ−MPU−BUS10
2は、マイコンBUS101と直結されFW格納用RO
M3へのアクセスが可能となる。この時点でIF−MP
U1は、ダウンロード許可信号103をアクティブに
し、ドライブ−MPU4の動作を可能とする。ドライブ
−MPU4は、FW格納用ROM3へアクセスし、自分
の必要なFWをドライブ−MPU−FW格納用RAM5
へ移動させる。同動作が完了したことをドライブ−MP
U4は、ダウンロード制御用論理部2に伝達する。本動
作により、ドライブ−MPU−BUS102は、マイコ
ンBUS101と分離され、再びIF−MPU1がFW
格納用ROM3へアクセスが可能となる。
用論理部2を制御し、ドライブ−MPU4がFW格納用
ROM3へのアクセスができるモードへと移行させる。
本モードへの移行によりドライブ−MPU−BUS10
2は、マイコンBUS101と直結されFW格納用RO
M3へのアクセスが可能となる。この時点でIF−MP
U1は、ダウンロード許可信号103をアクティブに
し、ドライブ−MPU4の動作を可能とする。ドライブ
−MPU4は、FW格納用ROM3へアクセスし、自分
の必要なFWをドライブ−MPU−FW格納用RAM5
へ移動させる。同動作が完了したことをドライブ−MP
U4は、ダウンロード制御用論理部2に伝達する。本動
作により、ドライブ−MPU−BUS102は、マイコ
ンBUS101と分離され、再びIF−MPU1がFW
格納用ROM3へアクセスが可能となる。
【0014】
【発明の効果】以上説明したように、本発明の磁気ディ
スク装置は、簡単な論理回路を追加することにより、従
来技術で必要であったそれぞれのMPU専用のROMが
不要となりROMの共用化が図れ、部品点数を削減し装
置を安価にできると共に、実装面積を削減し装置を小型
化できるという効果を奏する。
スク装置は、簡単な論理回路を追加することにより、従
来技術で必要であったそれぞれのMPU専用のROMが
不要となりROMの共用化が図れ、部品点数を削減し装
置を安価にできると共に、実装面積を削減し装置を小型
化できるという効果を奏する。
【図1】本発明の磁気ディスク装置の一実施の形態を示
すブロック図である。
すブロック図である。
【図2】従来例の磁気ディスク装置を示すブロック図で
ある。
ある。
1 IF−MPU 2 ダウンロード制御用論理部 3 FW格納用ROM 4 ドライブ−MPU 5 ドライブ−MPU−FW格納用RAM 101 マイコンBUS 102 ドライブ−MPU−BUS 103 ダウンロード許可信号 21 IF−MPU 22 ドライブ−MPU 23 IF−FW格納用ROM 24 ドライブ−MPU格納用ROM 25 制御回路部 201 IF−MPU−BUS 202 ドライブ−MPU−BUS
Claims (2)
- 【請求項1】 インタフェース・マイクロプロセッサ
(IF−MPU)と、ドライブ・マイクロプロセッサ
(ドライブ−MPU)との2個のマイクロコンピュータ
を制御に使用する磁気ディスク装置において、 前記2個のマイクロコンピュータ用プログラムを格納す
る1個の読出し専用メモリ(ROM)を有し、より上位
のマイクロプロセッサが時系列でこの読出し専用メモリ
(ROM)へのアクセスを制御し、前記インタフェース
・マイクロプロセッサ(IF−MPU)とドライブ・マ
イクロプロセッサ(ドライブ−MPU)との2個のマイ
クロコンピュータが前記1個の読出し専用メモリ(RO
M)を共有化することを特徴とする磁気ディスク装置。 - 【請求項2】 インタフェース・マイクロプロセッサ
(IF−MPU)とドライブ・コントロール−マイクロ
プロセッサ(ドライブ−MPU)との2個のマイクロコ
ンピュータを制御に使用する磁気ディスク装置におい
て、 前記2個のマイクロコンピュータ用プログラムを格納す
る1個の読出し専用メモリ(ROM)と、前記インタフ
ェース・マイクロプロセッサ(IF−MPU)が前記読
出し専用メモリ(ROM)へアクセスしプログラムを読
み出すためメモリバスを占有していることを前記ドライ
ブ・コントロール−マイクロプロセッサ(ドライブ−M
PU)に伝達するアクセス禁止信号と、前記インタフェ
ース・マイクロプロセッサ(IF−MPU)から前記ド
ライブ・コントロール−マイクロプロセッサ(ドライブ
−MPU)への命令を伝達する論理回路部と、前記アク
セス禁止信号がイナクティブとなりかつ前記論理回路部
からアクセス許可状態となることにより前記インタフェ
ース・マイクロプロセッサ(IF−MPU)がメモリバ
スを開放し前記ドライブ・コントロール−マイクロプロ
セッサ(ドライブ−MPU)のメモリバス使用を可能と
し前記読出し専用メモリ(ROM)からドライブ−MP
Uコントロールプログラムを読み出す手段と、読み出し
た前記ドライブ−MPUコントロール用のプログラムを
格納するメモリ(RAM)とを備えることを特徴とする
磁気ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33132295A JPH09171439A (ja) | 1995-12-20 | 1995-12-20 | 磁気ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33132295A JPH09171439A (ja) | 1995-12-20 | 1995-12-20 | 磁気ディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09171439A true JPH09171439A (ja) | 1997-06-30 |
Family
ID=18242395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33132295A Pending JPH09171439A (ja) | 1995-12-20 | 1995-12-20 | 磁気ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09171439A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01282668A (ja) * | 1988-05-10 | 1989-11-14 | Sharp Corp | 処理時間調停方式 |
JPH0240760A (ja) * | 1988-07-30 | 1990-02-09 | Nec Home Electron Ltd | 情報処理装置 |
-
1995
- 1995-12-20 JP JP33132295A patent/JPH09171439A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01282668A (ja) * | 1988-05-10 | 1989-11-14 | Sharp Corp | 処理時間調停方式 |
JPH0240760A (ja) * | 1988-07-30 | 1990-02-09 | Nec Home Electron Ltd | 情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5067077A (en) | Single chip microcomputer having unauthorized memory space access protection | |
US5832251A (en) | Emulation device | |
JPH0719426B2 (ja) | デイスク制御装置 | |
JPH067380B2 (ja) | マルチプロセッサシステム | |
JP3380827B2 (ja) | エミュレータ装置 | |
JPH09171439A (ja) | 磁気ディスク装置 | |
JPH0855097A (ja) | データ処理システム及びそのメモリアクセス方法 | |
JP2618223B2 (ja) | シングルチツプマイクロコンピユータ | |
JP3452147B2 (ja) | 内部及び外部の周辺機器とエミュレーションモードで作動可能なマイクロコンピュータ | |
JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
JP2597409B2 (ja) | マイクロコンピュータ | |
JP2643803B2 (ja) | マイクロコンピュータ | |
JP3062513B2 (ja) | マイクロプロセッサ | |
JPH04324566A (ja) | マルチプロセッサシステムのメモリマップ切換制御方式 | |
JP2000348011A (ja) | 電気的に書き換え可能な不揮発性メモリ内蔵マイクロコンピュータ | |
JP3006487B2 (ja) | エミュレーション装置 | |
KR20000005448U (ko) | 프로세서 이중화 시스템 | |
JPH064469A (ja) | 入出力装置制御方式 | |
JPH09330307A (ja) | マイクロコンピュータ | |
JPH01266651A (ja) | 半導体メモリ装置 | |
JPH09330269A (ja) | アクセス方式 | |
JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
JPS62231348A (ja) | Cpu装置 | |
JPH03147046A (ja) | データ処理装置 | |
JPS59117651A (ja) | シングルチツプマイクロコンピユ−タのメモリ拡張回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980728 |