JPH0398124A - マイクロプログラムのダウンロード方式 - Google Patents
マイクロプログラムのダウンロード方式Info
- Publication number
- JPH0398124A JPH0398124A JP23622089A JP23622089A JPH0398124A JP H0398124 A JPH0398124 A JP H0398124A JP 23622089 A JP23622089 A JP 23622089A JP 23622089 A JP23622089 A JP 23622089A JP H0398124 A JPH0398124 A JP H0398124A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- microprocessor
- memory
- microprocessors
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims description 8
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Stored Programmes (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
まれているシステムにおけるマイクロプログラムのダウ
ンロード方式に関する。
ンロード方式に関する。
従来、この種のマイクロプログラムのダウンロード方式
では、複数のマイクロプロセッサを制御するマイクロプ
ログラムを格納したメモリが前記マイクロプロセッサそ
れぞれに対して存在し、マイクロプログラムを格納した
メモリがら随時マイクロプログラムを読み込み実行する
か、あるいは、それぞれのマイクロプロセッサが出力し
たマイクロプログラムの読み込み要求を調停するバス調
停回路を設け、バス調停回路により選択されたマイクロ
プロセッサが、マイクロプログラムを格納したメモリか
らマイクロプログラムを読み込み、読み込んだマイクロ
プログラムを実行するという方式となっていた。
では、複数のマイクロプロセッサを制御するマイクロプ
ログラムを格納したメモリが前記マイクロプロセッサそ
れぞれに対して存在し、マイクロプログラムを格納した
メモリがら随時マイクロプログラムを読み込み実行する
か、あるいは、それぞれのマイクロプロセッサが出力し
たマイクロプログラムの読み込み要求を調停するバス調
停回路を設け、バス調停回路により選択されたマイクロ
プロセッサが、マイクロプログラムを格納したメモリか
らマイクロプログラムを読み込み、読み込んだマイクロ
プログラムを実行するという方式となっていた。
上記した従来のマイクロプログラムのダウンロード方式
では、マイクロプロセッサを制御するマイクロプログラ
ムを格納したメモリがマイクロプロセッサそれぞれに対
して存在し、マイクロプログラムを格納したメモリから
随時マイクロブロダラムを読み込み実行する場合、シス
テムに組み込まれているマイクロプロセッサ数と同じた
け、マイクロプログラムを格納したメモリが必要となり
、装置が大きくなり高価になるという欠点があった。
では、マイクロプロセッサを制御するマイクロプログラ
ムを格納したメモリがマイクロプロセッサそれぞれに対
して存在し、マイクロプログラムを格納したメモリから
随時マイクロブロダラムを読み込み実行する場合、シス
テムに組み込まれているマイクロプロセッサ数と同じた
け、マイクロプログラムを格納したメモリが必要となり
、装置が大きくなり高価になるという欠点があった。
また、システムに組み込まれているそれぞれのマイクロ
プロセッサから出力されたメモリに対するマイクロプロ
グラムの読み込み要求を調停するバス調停回路を設け、
バス調停回路により選択されたマイクロプロセッサが、
マイクロプログラムを格納したメモリからマイクロプロ
グラムを読み込み、マイクロプログラムを格納したメモ
リから読み込んだマイクロプログラムを実行する場合は
、マイクロプログラムの数が増加すると、バス調停回路
が複雑になるという欠点があった。
プロセッサから出力されたメモリに対するマイクロプロ
グラムの読み込み要求を調停するバス調停回路を設け、
バス調停回路により選択されたマイクロプロセッサが、
マイクロプログラムを格納したメモリからマイクロプロ
グラムを読み込み、マイクロプログラムを格納したメモ
リから読み込んだマイクロプログラムを実行する場合は
、マイクロプログラムの数が増加すると、バス調停回路
が複雑になるという欠点があった。
本発明のマイクロプログラムのダウ゛ンロード方式は、
複数のマイクロプロセッサと、前記マイクロプロセッサ
それぞれによって制御されるローカルメモリと、前記マ
イクロプロセッサを制御するマイクロプログラムを格納
したメモリとを含むマイクロプログラムのダウンロード
方式において、前記メモリの内容を前記ローカルメモリ
にダウンロードをする順番の優先度を前記マイクロプロ
セッサのそれぞれに設け、前記マイクロプロセッサそれ
ぞれが自己に与えられた優先度より１段階優先度の低い
他のマイクロプロセッサに対してダウンロード禁止信号
を出力する手段と、前記マイクロプロセッサのそれぞれ
が自己の優先度よりも１段階優先度の高いマイクロプロ
セッサからのダウンロード禁止信号を入力する手段とを
備え、前記ダウンロード禁止信号が入力されている優先
度の低い第１のマイクロプロセッサは動作を止め、前記
ダウンロード禁止信号が入力されていない優先度の高い
第２のマイクロプロセッサが前記メモリからマイクロプ
ログラムを読み込み、前記メモリから読み込まれたマイ
クロプログラムの実行により前記メモリの内容を、前記
第２のマイクロプロセッサの制御するローカルメモリに
コピーし、前記ローカルメモリにコピーしたマイクロプ
ログラムに制御を移した後、前記第１のマイクロプロセ
ッサに対してのダウンロード禁止信号の出力を止めるこ
とによって、１つの前記メモリを複数のマイクロプロセ
ッサによって共用することができるように構成されてい
る。
複数のマイクロプロセッサと、前記マイクロプロセッサ
それぞれによって制御されるローカルメモリと、前記マ
イクロプロセッサを制御するマイクロプログラムを格納
したメモリとを含むマイクロプログラムのダウンロード
方式において、前記メモリの内容を前記ローカルメモリ
にダウンロードをする順番の優先度を前記マイクロプロ
セッサのそれぞれに設け、前記マイクロプロセッサそれ
ぞれが自己に与えられた優先度より１段階優先度の低い
他のマイクロプロセッサに対してダウンロード禁止信号
を出力する手段と、前記マイクロプロセッサのそれぞれ
が自己の優先度よりも１段階優先度の高いマイクロプロ
セッサからのダウンロード禁止信号を入力する手段とを
備え、前記ダウンロード禁止信号が入力されている優先
度の低い第１のマイクロプロセッサは動作を止め、前記
ダウンロード禁止信号が入力されていない優先度の高い
第２のマイクロプロセッサが前記メモリからマイクロプ
ログラムを読み込み、前記メモリから読み込まれたマイ
クロプログラムの実行により前記メモリの内容を、前記
第２のマイクロプロセッサの制御するローカルメモリに
コピーし、前記ローカルメモリにコピーしたマイクロプ
ログラムに制御を移した後、前記第１のマイクロプロセ
ッサに対してのダウンロード禁止信号の出力を止めるこ
とによって、１つの前記メモリを複数のマイクロプロセ
ッサによって共用することができるように構成されてい
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例で、２つのマイクロプロセッ
サが組み込まれたシステムの回路ブロック図である。
サが組み込まれたシステムの回路ブロック図である。
第１図において、マイクロプロセッサ１はマイクロプロ
セッサ９よりもダウンロードする順番の優先度が高く、
マイクロプロセッサ１は、マイクロプロセッサ９に対し
てダウンロード禁止信号８を出力して、マイクロプロセ
ッサ９がマイクロプログラムを格納したメモリ７からマ
イクロプログラムを読み込むことを禁止している．マイ
クロプロセッサ１はバスアービタ４に対してマイクロプ
ログラム読み込み要求信号５を出力する。これにより、
パスアービタ４は内部バス３と共通バス６とを接続し、
マイクロプロセッサ１は共通バス６、パスアービタ４、
内部バス３を通してマイクロプログラムを格納したメモ
リ７からブートローダのマイクロプログラムを読み込み
実行する。
セッサ９よりもダウンロードする順番の優先度が高く、
マイクロプロセッサ１は、マイクロプロセッサ９に対し
てダウンロード禁止信号８を出力して、マイクロプロセ
ッサ９がマイクロプログラムを格納したメモリ７からマ
イクロプログラムを読み込むことを禁止している．マイ
クロプロセッサ１はバスアービタ４に対してマイクロプ
ログラム読み込み要求信号５を出力する。これにより、
パスアービタ４は内部バス３と共通バス６とを接続し、
マイクロプロセッサ１は共通バス６、パスアービタ４、
内部バス３を通してマイクロプログラムを格納したメモ
リ７からブートローダのマイクロプログラムを読み込み
実行する。
そして、このブートローダプログラムの処理によりマイ
クロプロセッサ１は、マイクロプログラムを格納したメ
モリ７からマイクロプログラムをデータとして読み込み
ローカルメモリ２に書き込む。マイクロプロセッサ１は
、必要なマイクロプログラムすべてについてマイクロプ
ログラムを格納したメモリ７から読み込む。
クロプロセッサ１は、マイクロプログラムを格納したメ
モリ７からマイクロプログラムをデータとして読み込み
ローカルメモリ２に書き込む。マイクロプロセッサ１は
、必要なマイクロプログラムすべてについてマイクロプ
ログラムを格納したメモリ７から読み込む。
マイクロプロセッサ１は、ローカルメモリ２に書き込み
を行った後、ローカルメモリ２に書き込んだマイクロプ
ログラムにＭ＃を移し、バスアービタ４に対するマイク
ロプログラム読み込み要求信号５の出力を止め、マイク
ロプロセッサ９に対するダウンロード禁止信号８の出力
を止める。マイクロプロセッサ１からのマイクロプログ
ラム読み込み要求信号５の入力が無くなったパスアービ
タ４は内部バス３と共通バス６とを切断する。
を行った後、ローカルメモリ２に書き込んだマイクロプ
ログラムにＭ＃を移し、バスアービタ４に対するマイク
ロプログラム読み込み要求信号５の出力を止め、マイク
ロプロセッサ９に対するダウンロード禁止信号８の出力
を止める。マイクロプロセッサ１からのマイクロプログ
ラム読み込み要求信号５の入力が無くなったパスアービ
タ４は内部バス３と共通バス６とを切断する。
次に、マイクロプロセッサ１からのダウンロード禁止信
号８の入力が無くなり、マイクロプログラムを格納した
メモリ７からマイクロプログラムを読み込むことの禁止
が解除されたマイクロプロセッサ９は、バスアービタ１
２に対してマイクロプログラム読み込み要求信号１３を
出力する．これにより、バスアービタ１２は内部バス１
１と共通バス６とを接続し、マイクロプロセッサ９は共
通バス６、バスアービタ１２、内部バス１１を通してマ
イクロプログラムを格納したメモリ７からブートローダ
のマイクロプログラムを読み込み実行する。
号８の入力が無くなり、マイクロプログラムを格納した
メモリ７からマイクロプログラムを読み込むことの禁止
が解除されたマイクロプロセッサ９は、バスアービタ１
２に対してマイクロプログラム読み込み要求信号１３を
出力する．これにより、バスアービタ１２は内部バス１
１と共通バス６とを接続し、マイクロプロセッサ９は共
通バス６、バスアービタ１２、内部バス１１を通してマ
イクロプログラムを格納したメモリ７からブートローダ
のマイクロプログラムを読み込み実行する。
この該ブートローダプログラムの処理によりマイクロプ
ロセッサ９は、マイクロプログラムを格納したメモリ７
からマイクロプログラムをデータとして読み込みローカ
ルメモリ１０に書き込む。
ロセッサ９は、マイクロプログラムを格納したメモリ７
からマイクロプログラムをデータとして読み込みローカ
ルメモリ１０に書き込む。
マイクロプロセッサ９は、マイクロプログラムを格納し
たメモリ７から読み込んだマイクロプログラムをローカ
ルメモリ１０に書き込む。マイクロプロセッサ９は、必
要なマイクロプログラムすベてについてマイクロプログ
ラムを格納したメモリ７から読み込む。
たメモリ７から読み込んだマイクロプログラムをローカ
ルメモリ１０に書き込む。マイクロプロセッサ９は、必
要なマイクロプログラムすベてについてマイクロプログ
ラムを格納したメモリ７から読み込む。
マイクロプロセッサ２は、ローカルメモリ１０に書き込
みを行った後、ローカルメモリ１０に書き込んだマイク
ロプログラムに制御を移し、バスアービタ１２に対する
マイクロプログラム読み込み要求信号１３の出力を止め
る。マイクロプロセッサ９からのマイクロプログラム読
み込み要求信号１３の入力が無くなったバスアービタ１
２は内部バス１１と共通バス６とを切断する。
みを行った後、ローカルメモリ１０に書き込んだマイク
ロプログラムに制御を移し、バスアービタ１２に対する
マイクロプログラム読み込み要求信号１３の出力を止め
る。マイクロプロセッサ９からのマイクロプログラム読
み込み要求信号１３の入力が無くなったバスアービタ１
２は内部バス１１と共通バス６とを切断する。
以上の動作によって、マイクロプロセッサ１とマイクロ
プロセッサ９はそれぞれ独立してマイクロプログラムを
格納したメモリを必要としないで、ローカルメモリ２と
ローカルメモリ１０に、マイクロプログラムを格納した
メモリ７に格納されているマイクロプログラムを転送し
、マイクロプロセッサ１はローカルメモリ２に転送した
マイクロプログラムを、マイクロプロセッサ９はローカ
ルメモリ１０に転送したマイクロプログラムをそれぞれ
独立して実行することが可能となる。
プロセッサ９はそれぞれ独立してマイクロプログラムを
格納したメモリを必要としないで、ローカルメモリ２と
ローカルメモリ１０に、マイクロプログラムを格納した
メモリ７に格納されているマイクロプログラムを転送し
、マイクロプロセッサ１はローカルメモリ２に転送した
マイクロプログラムを、マイクロプロセッサ９はローカ
ルメモリ１０に転送したマイクロプログラムをそれぞれ
独立して実行することが可能となる。
以上説明したように、本発明は、複数のマイクロプロセ
ッサが組み込まれたシステムにおいて、マイクロプロセ
ッサのそれぞれに優先度を設け、自己の優先度より１段
階優先度の低いマイクロプロセッサに対してダウンロー
ド禁止信号を出力し、自己の優先度より１段階優先度の
高いマイクロプロセッサからのダウンロード禁止信号を
受信する手段を備え、ダウンロード禁止信号が受信され
ていないマイクロプロセッサが、マイクロプログラムの
格納されたメモリからマイクロプログラムを読み込み、
自分の制御するローカルメモリに書き込んだ後、前記ロ
ーカルメモリに書き込んだマイクロプログラムに制御を
移し、自己の優先度より１段階優先度の低いマイクロプ
ロセッサに対してのダウンロード禁止信号の出力を止め
、１つのメモリに格納したマイクロプログラムのシステ
ムに組み込まれている全てのマイクロプロセッサが使用
することにより、システムに組み込まれてているマイク
ロプロセッサそれぞれごとに、マイクロプログラムを格
納したメモリを設ける必要がなくなると共に、バス調停
回路が不要となることで装置が簡単になり、装置を安価
で小型にすることができるという効果がある。
ッサが組み込まれたシステムにおいて、マイクロプロセ
ッサのそれぞれに優先度を設け、自己の優先度より１段
階優先度の低いマイクロプロセッサに対してダウンロー
ド禁止信号を出力し、自己の優先度より１段階優先度の
高いマイクロプロセッサからのダウンロード禁止信号を
受信する手段を備え、ダウンロード禁止信号が受信され
ていないマイクロプロセッサが、マイクロプログラムの
格納されたメモリからマイクロプログラムを読み込み、
自分の制御するローカルメモリに書き込んだ後、前記ロ
ーカルメモリに書き込んだマイクロプログラムに制御を
移し、自己の優先度より１段階優先度の低いマイクロプ
ロセッサに対してのダウンロード禁止信号の出力を止め
、１つのメモリに格納したマイクロプログラムのシステ
ムに組み込まれている全てのマイクロプロセッサが使用
することにより、システムに組み込まれてているマイク
ロプロセッサそれぞれごとに、マイクロプログラムを格
納したメモリを設ける必要がなくなると共に、バス調停
回路が不要となることで装置が簡単になり、装置を安価
で小型にすることができるという効果がある。
図面の簡単な説明
第１図は本発明の一実施例のブロック図である．
１・・・マイクロプロセッサ、２・・・ローカルメモリ
、３・・・内部バス、４・・・バスアービタ、５・・・
マイクロプログラム読み込み要求信号、６・・・共通バ
ス、７・・・マイクロプログラムを格納したメモリ、８
・・・ダウンロード禁止信号、９・・・マイクロプロセ
ッサ、１０・・・ローカルメモリ、１１・・・内部バス
、１２・・・パスアービタ、１３・・・マイクロプログ
ラム読み込み要求信号。
、３・・・内部バス、４・・・バスアービタ、５・・・
マイクロプログラム読み込み要求信号、６・・・共通バ
ス、７・・・マイクロプログラムを格納したメモリ、８
・・・ダウンロード禁止信号、９・・・マイクロプロセ
ッサ、１０・・・ローカルメモリ、１１・・・内部バス
、１２・・・パスアービタ、１３・・・マイクロプログ
ラム読み込み要求信号。
Claims (1)
- 【特許請求の範囲】 複数のマイクロプロセッサと、前記マイクロプロセッ
サそれぞれによって制御されるローカルメモリと、前記
マイクロプロセッサを制御するマイクロプログラムを格
納したメモリとを含むマイクロプログラムのダウンロー
ド方式において、前記メモリの内容を前記ローカルメモ
リにダウンロードをする順番の優先度を前記マイクロプ
ロセッサのそれぞれに設け、前記マイクロプロセッサそ
れぞれが自己に与えられた優先度より１段階優先度の低
い他のマイクロプロセッサに対してダウンロード禁止信
号を出力する手段と、 前記マイクロプロセッサのそれぞれが自己の優先度より
も１段階優先度の高いマイクロプロセッサからのダウン
ロード禁止信号を入力する手段とを備え、前記ダウンロ
ード禁止信号が入力されている優先度の低い第１のマイ
クロプロセッサは動作を止め、前記ダウンロード禁止信
号が入力されていない優先度の高い第２のマイクロプロ
セッサが前記メモリからマイクロプログラムを読み込み
、前記メモリから読み込まれたマイクロプログラムの実
行により前記メモリの内容を、前記第２のマイクロプロ
セッサの制御するローカルメモリにコピーし、前記ロー
カルメモリにコピーしたマイクロプログラムに制御を移
した後、前記第１のマイクロプロセッサに対してのダウ
ンロード禁止信号の出力を止めることによって、１つの
前記メモリを複数のマイクロプロセッサによって共用す
ることができるように構成されたことを特徴とするマイ
クロプログラムのダウンロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23622089A JPH0398124A (ja) | 1989-09-11 | 1989-09-11 | マイクロプログラムのダウンロード方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23622089A JPH0398124A (ja) | 1989-09-11 | 1989-09-11 | マイクロプログラムのダウンロード方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0398124A true JPH0398124A (ja) | 1991-04-23 |
Family
ID=16997563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23622089A Pending JPH0398124A (ja) | 1989-09-11 | 1989-09-11 | マイクロプログラムのダウンロード方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0398124A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001518660A (ja) * | 1997-09-30 | 2001-10-16 | タンデム コンピューターズ インコーポレイテッド | 多重ノードクラスタにおける多重プロセッサノードの逐次及び確実な始動及び／又は再ロード方法 |
| JP2007175783A (ja) * | 2005-12-26 | 2007-07-12 | Nissan Motor Co Ltd | ワーク位置決め装置 |
| CN102439563A (zh) * | 2009-05-15 | 2012-05-02 | 汤姆森许可贸易公司 | 用于共享存储器的系统和方法 |
-
1989
- 1989-09-11 JP JP23622089A patent/JPH0398124A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001518660A (ja) * | 1997-09-30 | 2001-10-16 | タンデム コンピューターズ インコーポレイテッド | 多重ノードクラスタにおける多重プロセッサノードの逐次及び確実な始動及び／又は再ロード方法 |
| JP2007175783A (ja) * | 2005-12-26 | 2007-07-12 | Nissan Motor Co Ltd | ワーク位置決め装置 |
| CN102439563A (zh) * | 2009-05-15 | 2012-05-02 | 汤姆森许可贸易公司 | 用于共享存储器的系统和方法 |
| JP2012527037A (ja) * | 2009-05-15 | 2012-11-01 | トムソン ライセンシング | メモリを共有化するシステム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| EP0022829B1 (en) | Data processing system | |
| US6272582B1 (en) | PCI-PCI bridge allowing controlling of a plurality of PCI agents including a VGA device | |
| EP0355462B1 (en) | Dedicated service processor with inter-channel communication features | |
| US11366940B2 (en) | Secure-aware bus system | |
| EP0355465A2 (en) | Timer channel with match recognition features | |
| GB2412767A (en) | Processor with at least two buses between a read/write port and an associated memory with at least two portions | |
| JPH0398124A (ja) | マイクロプログラムのダウンロード方式 | |
| US5410718A (en) | Single-chip microcomputer having a memory including a one-bit memory element which has 3 inputs and a selector for selecting one of the inputs | |
| JPH03668B2 (ja) | ||
| KR930003125B1 (ko) | 멀티 프로세서를 이용한 시스템에서 서브프로세서의 프로그램을 램에 실장하는 방법 | |
| KR940003385B1 (ko) | 비데오 갱신 장치를 가진 컴퓨터 워크스테이션 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JP2906958B2 (ja) | ユーザプログラムロード方式 | |
| JP3077807B2 (ja) | マイクロコンピュータシステム | |
| GB2304209A (en) | Starting up a processor system | |
| JPH07191856A (ja) | 情報処理装置 | |
| JPS6011935A (ja) | 動作モ−ド表示装置 | |
| JPH04333962A (ja) | メモリ制御方式 | |
| JP2007058424A (ja) | メモリアクセス制御装置 | |
| JPS6229813B2 (ja) | ||
| JPH0477930A (ja) | マイクロコンピュータ | |
| JPS61234447A (ja) | バス獲得制御装置 | |
| JP2003228546A (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPS6215645A (ja) | 中央処理装置 |