JPH04322172A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タなどに内蔵して用いられる無停電動作を行うための電
源装置に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータなどの普
及にともない、内蔵する電源回路の安全設計が望まれて
いる。

【０００３】以下、従来のパーソナルコンピュータなど
に内蔵される無停電用電源装置の構成について図面を参
照しながら説明する。図３に示すように、停電時に内蔵
蓄電池から供給される入力直流電圧はインバータ部３１
に加えられる。インバータ部３１はフルブリッジまたは
、ハーフブリッジ回路により構成されるのが一般的であ
り、その出力はフィルター部３２で正弦波化されて出力
する。上記出力の一部は絶縁トランス３８と二次側に直
列に挿入された可変抵抗により適当なレベルにしてとり
だし、比較器３３のマイナス入力端子に加えられる。 一方、基準正弦波発生部３４より出力した基準波を、比
較器３３のプラス入力端子に加えて両信号を比較する。 つぎに、三角波発生器３６により作成される三角波を用
いてＰＷＭ波発生部３５でＰＷＭ波を得る（以下、パル
ス幅変調波をＰＷＭ波と呼称する）。その出力は次段の
デッドタイム作成部３７に加えられる。ここで、デッド
タイム作成部３７はインバータ３１の＋Ｂラインとグラ
ンド間に直列に接続されるスイッチング素子（図３には
記載してない）が同時にオンするのを防止し、インバー
タ部３１の破壊を防ぐためのものである。

【０００４】デッドタイム作成部３７よりのＰＷＭ波出
力によりインバータ３１を構成する各スイッチング素子
は、オン−オフ制御されることにより、交流出力の一定
電圧化と、波形の瞬時歪補正とを行うものである。

【０００５】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、インバータからの出力交流波形と、基準波
との波形比較をするために演算増幅器を必要とし、さら
にＰＷＭ波の発生回路とデッドタイム作成部では、コン
デンサおよび抵抗による遅延回路を使用し、基準正弦波
発生部，三角波発生部などにおいても、コンデンサ，抵
抗とトランジスタを用いて信号を発生し、交流出力電圧
をアナログ素子によって演算したのち、ＰＷＭ化を行う
のが一般的である。上記制御回路およびインバータ部を
含むシステムの安定性は、これら演算回路を構成するア
ナログ素子の特性に依存するという問題点を有していた
。

【０００６】本発明は、上記従来の問題点を解決するも
ので、安定性，信頼性の向上を図るためにゲートアレイ
などデジタル素子を用いたデジタル回路により比較的安
価で安定な制御回路を用いた無停電用の電源装置を提供
することを目的としている。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の電源装置では、制御回路として装置のシス
テムコントロールをするためにマイクロコンピュータを
使用するものである。上記マイクロコンピュータより出
力されるデジタル正弦波データと別途出力されるデジタ
ル三角波データとをデジタルコンパレートして得られた
ＰＷＭデータか、または、あらかじめＲＯＭデータとし
て正弦波をＰＷＭ化したデータを基準とし、また一方、
交流出力を三角波によりＰＷＭ化して得られるＰＷＭ波
を電圧検出信号として、両者のパルス幅の比較を行い、
そのパルス幅の差を補正するよう基準ＰＷＭ波のパルス
幅を変えて、後段のデジタルデッドタイム作成部に出力
し、デッドタイム作成ののち、インバータに出力するよ
うにしたものである。

【０００８】このため、本装置は、デジタル減算器，デ
ジタル加減算器，デジタルコンパレータ，デジタル三角
波発生器，デジタルデッドタイム作成器とアナログコン
パレータを備えた構成を有している。

【０００９】

【作用】本発明は、上記した構成により交流出力を三角
波によりＰＷＭ波にして交流出力検出信号を作成する以
外の部分は、すべてデジタル回路を使用し、しかも容易
に半導体によるゲートアレイとすることが可能で、安定
性，信頼性の向上を比較的安価に実現できるものである
。

【００１０】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。

【００１１】図１に示すように、直流入力電圧はインバ
ータ部１とフィルター部２を通って交流電圧を出力する
が、出力交流電圧を一定値に制御するためにマイクロコ
ンピュータ１９を使用して基準正弦波データを、破線で
囲んだデジタル処理制御回路部２１に出力している。

【００１２】まず、フィルター部２より出力される交流
出力の一部を絶縁トランス３および可変抵抗４により適
当なレベルにして取り出し、コンパレータ７のプラス入
力端子に加える。上記コンパレータ７は、上記交流出力
の振幅変化をパルス幅の変化に変換するもので、このコ
ンパレータ７に三角波を入力する三角波発生回路（抵抗
５とコンデンサ６とで構成）と、コンパレータ７の出力
パルスのパルス幅比を計測する第１のデジタルカウンタ
１３と、復調して交流の基準正弦波となるパルス幅変調
波を発生するデジタルＰＷＭ波出力器１６と、基準のパ
ルス幅変調波のパルス幅比を計測する第２のデジタルカ
ウンタ１２と、上記した第１および第２のデジタルカウ
ンタ１２および１３が示すパルス幅比の差を演算するデ
ジタル減算器１４と、このデジタル減算器１４の演算結
果により第２のデジタルカウンタ１２の計測値に減加算
するデジタル減加算器１５と、このデジタル減加算器１
５の示す計測値によりパルス幅の変化を変換しパルス幅
変調波を出力するデジタルＰＷＭ波出力器１６と、この
出力パルスの立上りを２組のカウンタとフリップ・フロ
ップにより一定時間遅らせて、インバータ部１のブリッ
ジ回路を構成する上下に直列接続したスイッチング素子
（図１には表示せず）が同時にオンすることを防ぐよう
にしたデッドタイム作成回路Ｉ１７およびデッドタイム
作成回路ＩＩ１８とで構成されている。

【００１３】上記のように構成された無停電動作を行う
ための電源装置について図面を用いて以下その動作を説
明する。ここで、本実施例では、デジタルデータは８ビ
ットにて処理されているものとする。

【００１４】マイクロコンピュータ１９からの基準正弦
波データはデジタルコンパレータ１１に入力される。ま
た、クロック発生器９で発生される基準クロック信号に
より、アップダウンカウンター１０の出力８ビットデー
タは１６進数ＯＯからＦＦまで増加と減少をくりかえし
、基準正弦波をＰＷＭ化する三角波のデータとなり、デ
ジタルコンパレータ１１に入力し基準ＰＷＭ波を発生す
る。デジタルコンパレータ１１の出力は、第２のデジタ
ルカウンター１２で、“Ｈ”レベルのパルス幅を基準ク
ロック信号にてカウントし、カウント結果がパルス幅デ
ータとして、デジタル減算器１４に出力する。一方、フ
ィルター２から出力した交流出力電圧は、コンパレータ
７でＰＷＭ化され、基準正弦波ＰＷＭ波と同様に第１の
デジタルカウンター１３でパルス幅を計測される。デジ
タル減算器１４では、両者データの減算を行い、デジタ
ルデータのまま、デジタル減加算器１５に加えられる。 デジタル減加算器１５では、デジタル減算器１４より出
力したデータがマイナスであれば、基準正弦波データに
、デジタル減算器１４のデータを加算し、データがプラ
スである場合には、減算して定電圧化のための補正を行
うように動作するものである。

【００１５】つぎに、デジタルＰＷＭ波出力器１６から
出力したデータは、データ値に応じてパルス幅が決定さ
れ、図２に示すようなＰＷＭ波のパルス電圧（ａ）およ
び（ｂ）として、それぞれデッドタイム作成部Ｉ１７お
よびデッドタイム作成部ＩＩ１８に加えられる。ここで
上記デッドタイム作成部は、図１には記載していないが
、カウンターとフリップ・フロップ回路で構成されるも
ので、その一方には初段にインバータゲートがあり入力
パルスの位相を反転して、カウンタとフリップ・フロッ
プ回路によりパルスの立上りをそれぞれ遅らせてパルス
電圧（ｃ）および（ｄ）で示されるようなデッドタイム
をつくり、インバータ部１に供給するものである。

【００１６】

【発明の効果】以上の実施例から明らかなように、本発
明によれば無停電化電源装置をつくるために、内蔵した
蓄電池からの直流電源からインバータ装置により交流電
源を得る装置に関し、交流出力の振幅変化をパルス幅の
変化にコンパレータを用いて変換し、さらにマイクロコ
ンピュータからの基準正弦波のデータを用いたデジタル
処理制御回路部などゲートアレイ化した制御装置を、イ
ンバータ部の制御に使用することにより、部品点数の大
幅な削減が可能で、しかも安定性，信頼性の向上をはか
ることができるものである。

【図面の簡単な説明】

【図１】本発明の一実施例の電源装置のブロック図

【図
２】デッドタイム作成部の動作波形図

【図３】従来の電
源装置のブロック図

【符号の説明】

１　　インバータ部 ２　　フィルター部 ７　　コンパレータ １０　　アップダウンカウンター １１　　デジタルコンパレータ １２　　第２のデジタルカウンター １３　　第１のデジタルカウンター １４　　デジタル減算器 １５　　デジタル減加算器 １６　　デジタルＰＷＭ波出力器 １７　　デッドタイム作成部Ｉ １８　　デッドタイム作成部ＩＩ １９　　マイクロコンピュータ ２１　　デジタル処理制御回路部

Claims (1)

【特許請求の範囲】
1. 【請求項１】パルス幅変調波によりスイッチングされる
   フルブリッジまたはハーフブリッジを構成するトランジ
   スタなどのスイッチング素子と、そのスイッチングによ
   り得られたパルスを正弦波化するフィルタと、上記フィ
   ルタより出力する交流出力を基準正弦波と比較しその差
   を補正するようスイッチング素子をドライブする制御回
   路とにより構成され、安定した電圧を負荷に供給し、し
   かも、出力波形の歪を補正することのできるインバータ
   装置において、前記制御回路が、フィルタより出力する
   交流出力の振幅変化をパルス幅の変化に変換するコンパ
   レータと、このコンパレータに三角波を入力する三角波
   発生回路と、コンパレータの出力パルスのパルス幅比を
   計測する第１のデジタルカウンタと、復調すると交流の
   基準正弦波となるパルス幅変調波を発生するパルス幅変
   調波出力器と、基準のパルス幅変調波のパルス幅比を計
   測する第２のデジタルカウンタと、第１および第２のデ
   ジタルカウンタが示すパルス幅比の差を演算するデジタ
   ル減算器と、上記デジタル減算器の演算結果により第２
   のデジタルカウンタの計測値に減加算するデジタル減加
   算器と、このデジタル減加算器により計測値に示すパル
   ス幅の変化に変換しパルス幅変調波を出力するデジタル
   パルス幅変調波出力器と、この出力パルスの立上りを２
   組のカウンタとフリップ・フロップにより一定時間遅ら
   せて、インバータ回路のブリッジを構成し、上下に直列
   接続したスイッチング素子が同時にオンするのを防ぐた
   めの１対をなすデッドタイム作成部とを具備してなる無
   停電電源を構成する電源装置。