JP3215613B2 - 力率制御回路 - Google Patents
力率制御回路Info
- Publication number
- JP3215613B2 JP3215613B2 JP28261595A JP28261595A JP3215613B2 JP 3215613 B2 JP3215613 B2 JP 3215613B2 JP 28261595 A JP28261595 A JP 28261595A JP 28261595 A JP28261595 A JP 28261595A JP 3215613 B2 JP3215613 B2 JP 3215613B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は単相の入力交流の波
形歪みを減少させるように制御する力率制御回路に関す
る。
形歪みを減少させるように制御する力率制御回路に関す
る。
【０００２】
【従来の技術】交流回路にリアクタンス分を含む負荷が
接続されているとき、印加電圧と流れる電流との間に位
相差を生じ、そのときの位相差の余弦値を「力率」と言
う。即ち、力率が１００％に近い程位相差が無いことで
ある。交流を直流に変換して直流電源を得るとき、整流
回路の近辺にリアクタンスとコンデンサで構成する平滑
回路を使用するため、入力する交流電流波形に高次高調
波を含むこととなり、その交流源を他の回路と接続した
とき、他の回路に流れた歪み電流、即ち力率が悪い電流
のため、他の回路における変圧器、コンデンサなどは発
熱・焼損の起こることがある。そこで交流電流変換回路
内に力率制御回路を設け、前記障害発生を防止してい
る。特開平４−１４００６４号公報にはその回路例で記
載されている。添付図面の図６は従来の力率制御回路の
構成を示す図である。図６において、１は交流入力源、
２は直流負荷、３は整流回路、４はダイオード、５はコ
ンデンサ、６はリアクタンスで、ダイオード４からリア
クタンス６までが平滑回路を示す。７は主スイッチで整
流回路３の出力側端子を示す。８は変流器で、交流入力
源１の電流値を検出する。９はコンデンサ５の出力端
子、１０は第１誤差増幅回路、１１は乗算器、１２は第
２誤差増幅回路、１３は波形比較回路、１４は三角波発
生回路、１５は出力ＰＷＭ信号を示す。交流入力源１か
らの交流入力は、整流回路３及び逆流防止ダイオード４
を経て直流となされ、負荷２へ供給される。負荷２の両
端端子９は、コンデンサ５が接続され、電圧はＥｏであ
る。交流入力源１の電圧波形は乗算器１１の一方の端子
に印加される。乗算器１１の他方端子には第１誤差増幅
回路１０の出力、即ち直流出力電圧の誤差値が印加され
る。第１誤差増幅回路１０には直流回路の出力電圧検出
値Ｅｏと、所定負荷電流の場合の出力電圧設定値とが入
力され、演算して得られた差が誤差として出力される。
乗算器１１において、その誤差信号と入力電圧値とが印
加演算され、所定の出力電圧を得るため、即ち出力電圧
誤差が無い状態とするための入力電流目標値を求める。
次に第２誤差増幅回路１２において入力電流目標値と入
力電流値とを入力して演算する。演算後の出力は電流波
形誤差と言える。即ち入力電流波形に歪みがあれば、そ
の歪みを含んでいる。波形比較回路１３において、三角
波発生回路１４からの三角波形信号と前記誤差信号とを
比較する。図７は波形比較回路１３に対する入出力信号
波形を示す図の一例である。図７（ａ）に示す波形にお
いて、Ｖｃは三角波発生回路１４からの出力信号、波形
Ｖｉは電流波形誤差信号を示す。図７（ｂ）に示す波形
は波形比較回路１３の出力信号である。同出力信号は所
謂ＰＷＭ信号であって、主スイッチ７をオンオフし、そ
の結果、電流包絡線を正弦波となるように制御する。図
７（ｃ）は力率１００％の正弦波の半波正弦波を示す。
例えば電流波形誤差信号が正常正弦波より大きい状態で
あれば主スイッチ７のオフ時間が長くなるように、逆に
誤差信号が小であればオン時間を長くする。そのため交
流波形の正負両半波について制御がされるから、交流入
力源１からの交流電流は純粋な正弦波状になり力率１０
０％が達成される。
接続されているとき、印加電圧と流れる電流との間に位
相差を生じ、そのときの位相差の余弦値を「力率」と言
う。即ち、力率が１００％に近い程位相差が無いことで
ある。交流を直流に変換して直流電源を得るとき、整流
回路の近辺にリアクタンスとコンデンサで構成する平滑
回路を使用するため、入力する交流電流波形に高次高調
波を含むこととなり、その交流源を他の回路と接続した
とき、他の回路に流れた歪み電流、即ち力率が悪い電流
のため、他の回路における変圧器、コンデンサなどは発
熱・焼損の起こることがある。そこで交流電流変換回路
内に力率制御回路を設け、前記障害発生を防止してい
る。特開平４−１４００６４号公報にはその回路例で記
載されている。添付図面の図６は従来の力率制御回路の
構成を示す図である。図６において、１は交流入力源、
２は直流負荷、３は整流回路、４はダイオード、５はコ
ンデンサ、６はリアクタンスで、ダイオード４からリア
クタンス６までが平滑回路を示す。７は主スイッチで整
流回路３の出力側端子を示す。８は変流器で、交流入力
源１の電流値を検出する。９はコンデンサ５の出力端
子、１０は第１誤差増幅回路、１１は乗算器、１２は第
２誤差増幅回路、１３は波形比較回路、１４は三角波発
生回路、１５は出力ＰＷＭ信号を示す。交流入力源１か
らの交流入力は、整流回路３及び逆流防止ダイオード４
を経て直流となされ、負荷２へ供給される。負荷２の両
端端子９は、コンデンサ５が接続され、電圧はＥｏであ
る。交流入力源１の電圧波形は乗算器１１の一方の端子
に印加される。乗算器１１の他方端子には第１誤差増幅
回路１０の出力、即ち直流出力電圧の誤差値が印加され
る。第１誤差増幅回路１０には直流回路の出力電圧検出
値Ｅｏと、所定負荷電流の場合の出力電圧設定値とが入
力され、演算して得られた差が誤差として出力される。
乗算器１１において、その誤差信号と入力電圧値とが印
加演算され、所定の出力電圧を得るため、即ち出力電圧
誤差が無い状態とするための入力電流目標値を求める。
次に第２誤差増幅回路１２において入力電流目標値と入
力電流値とを入力して演算する。演算後の出力は電流波
形誤差と言える。即ち入力電流波形に歪みがあれば、そ
の歪みを含んでいる。波形比較回路１３において、三角
波発生回路１４からの三角波形信号と前記誤差信号とを
比較する。図７は波形比較回路１３に対する入出力信号
波形を示す図の一例である。図７（ａ）に示す波形にお
いて、Ｖｃは三角波発生回路１４からの出力信号、波形
Ｖｉは電流波形誤差信号を示す。図７（ｂ）に示す波形
は波形比較回路１３の出力信号である。同出力信号は所
謂ＰＷＭ信号であって、主スイッチ７をオンオフし、そ
の結果、電流包絡線を正弦波となるように制御する。図
７（ｃ）は力率１００％の正弦波の半波正弦波を示す。
例えば電流波形誤差信号が正常正弦波より大きい状態で
あれば主スイッチ７のオフ時間が長くなるように、逆に
誤差信号が小であればオン時間を長くする。そのため交
流波形の正負両半波について制御がされるから、交流入
力源１からの交流電流は純粋な正弦波状になり力率１０
０％が達成される。
【０００３】
【発明が解決しようとする課題】上述の説明は力率制御
が理論通りに実行された場合であるが、実際の動作はそ
のようにならない。即ち力率改善のため制御されるべき
交流波形は実験的に見ると、入力電圧・入力電流が零の
線を横切る付近の波形を対象とすることが必要であるこ
とが判ったが、所謂ゼロクロスの検出信号は、当然小レ
ベルであるため、制御用信号に処理するまでレベル増幅
することが必要である。しかし原信号が小レベルであっ
て、雑音と区別がつきにくく、増幅して所望の信号が得
られるとは限らない。また図７（ａ）において信号Ｖｉ
とＶｃの大小関係を見ると、点ＭはＶｃ＝Ｖｉ＝零の筈
であるが、ＶｉはＶｃと同様に零になるとは限らない。
点Ｍにおいて雑音等のためＶｉに正の値が生じている
と、図７（ｂ）に示すパルスが発生してしまうから、主
スイッチの不正常な開閉がなされ、正確な正弦波を得る
ことが難しい。従って入力電流の歪みは中々取り除くこ
とができなかった。従って、従来の欠点を改善するた
め、入力交流の電圧電流に対し、入力交流に同期したパ
ルス信号を印加して力率を充分に改善できる力率制御回
路を提供することができるならば望ましい。
が理論通りに実行された場合であるが、実際の動作はそ
のようにならない。即ち力率改善のため制御されるべき
交流波形は実験的に見ると、入力電圧・入力電流が零の
線を横切る付近の波形を対象とすることが必要であるこ
とが判ったが、所謂ゼロクロスの検出信号は、当然小レ
ベルであるため、制御用信号に処理するまでレベル増幅
することが必要である。しかし原信号が小レベルであっ
て、雑音と区別がつきにくく、増幅して所望の信号が得
られるとは限らない。また図７（ａ）において信号Ｖｉ
とＶｃの大小関係を見ると、点ＭはＶｃ＝Ｖｉ＝零の筈
であるが、ＶｉはＶｃと同様に零になるとは限らない。
点Ｍにおいて雑音等のためＶｉに正の値が生じている
と、図７（ｂ）に示すパルスが発生してしまうから、主
スイッチの不正常な開閉がなされ、正確な正弦波を得る
ことが難しい。従って入力電流の歪みは中々取り除くこ
とができなかった。従って、従来の欠点を改善するた
め、入力交流の電圧電流に対し、入力交流に同期したパ
ルス信号を印加して力率を充分に改善できる力率制御回
路を提供することができるならば望ましい。
【０００４】
【課題を解消するための手段】本発明は、上記の課題を
解決した力率制御回路を提供するもので、単相交流入力
電圧検出値と、負荷側直流出力電圧検出値とを照合比較
する照合比較回路と、該照合比較回路出力を単相交流入
力電流波形と比較する比較回路と、該比較回路で得られ
た信号によりパルス幅を制御する信号を得るパルス幅制
御信号発生部とを具備し、該信号発生部出力により交流
入力整流回路の出力電圧端子間をオンオフする主スイッ
チを制御動作させるようにした単相交流入力電流の力率
制御回路において、該力率制御回路に更に入力信号検出
部を設け、該入力信号検出部は、交流入力電圧と同期し
たパルス信号を発生する同期パルス信号発生回路と、該
同期パルス信号発生回路の出力パルスと入力電圧波形と
を加算する信号加算回路とで構成し、該信号加算回路出
力信号を前記単相入力電圧検出値とすることを特徴とす
る。この場合、前記の同期パルス発生回路は、信号比較
回路で構成し、該信号比較回路の一方の信号は交流入力
電圧で、他方は零Ｖ信号とすることが好ましい。
解決した力率制御回路を提供するもので、単相交流入力
電圧検出値と、負荷側直流出力電圧検出値とを照合比較
する照合比較回路と、該照合比較回路出力を単相交流入
力電流波形と比較する比較回路と、該比較回路で得られ
た信号によりパルス幅を制御する信号を得るパルス幅制
御信号発生部とを具備し、該信号発生部出力により交流
入力整流回路の出力電圧端子間をオンオフする主スイッ
チを制御動作させるようにした単相交流入力電流の力率
制御回路において、該力率制御回路に更に入力信号検出
部を設け、該入力信号検出部は、交流入力電圧と同期し
たパルス信号を発生する同期パルス信号発生回路と、該
同期パルス信号発生回路の出力パルスと入力電圧波形と
を加算する信号加算回路とで構成し、該信号加算回路出
力信号を前記単相入力電圧検出値とすることを特徴とす
る。この場合、前記の同期パルス発生回路は、信号比較
回路で構成し、該信号比較回路の一方の信号は交流入力
電圧で、他方は零Ｖ信号とすることが好ましい。
【０００５】
【発明の実施の形態】本発明の実施例を添付図面につき
詳述する。図１は本発明の力率制御回路の構成を示すブ
ロック図である。図１において、１は交流電源、２は負
荷、７は主スイッチ、１６は入力信号検出部、１７は同
期パルス発生回路、１８は信号加算回路、１９は照合比
較回路、２０は比較回路、２１はパルス幅制御信号発生
部、２２は整流回路を示す。而して、本発明の力率制御
回路の構成を参照番号と共に説明すれば、単相交流入力
電圧検出値と、負荷側直流出力電圧検出値とを照合比較
する照合比較回路１９と、該照合比較回路出力を単相交
流入力電流波形と比較する比較回路２０と、該比較回路
２０で得られた信号によりパルス幅を制御する信号を得
るパルス幅制御信号発生部２１とを具備し、該信号発生
部２１の出力により出力電圧端子間をオンオフする主ス
イッチ７を制御動作させるようにした単相交流入力電流
の力率制御回路において、該力率制御回路に更に入力信
号検出部１６を設け、該入力信号検出部１６は、交流入
力電圧と同期したパルス信号を発生する同期パルス信号
発生回路１７と、該同期パルス信号発生回路１７の出力
パルスと入力電圧波形とを加算する信号加算回路１８と
で構成し、該信号加算回路１８出力信号を前記単相入力
電圧検出値とすることで構成する。
詳述する。図１は本発明の力率制御回路の構成を示すブ
ロック図である。図１において、１は交流電源、２は負
荷、７は主スイッチ、１６は入力信号検出部、１７は同
期パルス発生回路、１８は信号加算回路、１９は照合比
較回路、２０は比較回路、２１はパルス幅制御信号発生
部、２２は整流回路を示す。而して、本発明の力率制御
回路の構成を参照番号と共に説明すれば、単相交流入力
電圧検出値と、負荷側直流出力電圧検出値とを照合比較
する照合比較回路１９と、該照合比較回路出力を単相交
流入力電流波形と比較する比較回路２０と、該比較回路
２０で得られた信号によりパルス幅を制御する信号を得
るパルス幅制御信号発生部２１とを具備し、該信号発生
部２１の出力により出力電圧端子間をオンオフする主ス
イッチ７を制御動作させるようにした単相交流入力電流
の力率制御回路において、該力率制御回路に更に入力信
号検出部１６を設け、該入力信号検出部１６は、交流入
力電圧と同期したパルス信号を発生する同期パルス信号
発生回路１７と、該同期パルス信号発生回路１７の出力
パルスと入力電圧波形とを加算する信号加算回路１８と
で構成し、該信号加算回路１８出力信号を前記単相入力
電圧検出値とすることで構成する。
【０００６】本発明において力率制御のため同期パルス
信号発生回路１７により入力交流に対し同期したパル
ス、即ち交流電源の周波数に同期したパルスを発生させ
る。その信号は入力電圧が零Ｖのときパルス振幅の大き
さを有しているから、前記パルス信号と入力電圧とを信
号加算回路１８により加算すると、正弦波の交流入力が
正負両方向に膨らみを付けた形となる。次でその信号に
対し照合比較回路１９において出力電圧の誤差と比較す
る。照合比較回路１９の出力はそのとき接続している負
荷に対して必要な入力電流の目標値である。そのためこ
の目標値と入力電流波形とを比較回路２０において比較
することで、前記目標値と実際の値との誤差を求める。
本発明によれば、次でパルス幅制御信号発生部２１にお
いてＰＷＭ信号を得る。ＰＷＭ信号によりスイッチ７を
オンオフすれば、整流回路２２へ流れ込む電流の力率は
１００％と見て良い。
信号発生回路１７により入力交流に対し同期したパル
ス、即ち交流電源の周波数に同期したパルスを発生させ
る。その信号は入力電圧が零Ｖのときパルス振幅の大き
さを有しているから、前記パルス信号と入力電圧とを信
号加算回路１８により加算すると、正弦波の交流入力が
正負両方向に膨らみを付けた形となる。次でその信号に
対し照合比較回路１９において出力電圧の誤差と比較す
る。照合比較回路１９の出力はそのとき接続している負
荷に対して必要な入力電流の目標値である。そのためこ
の目標値と入力電流波形とを比較回路２０において比較
することで、前記目標値と実際の値との誤差を求める。
本発明によれば、次でパルス幅制御信号発生部２１にお
いてＰＷＭ信号を得る。ＰＷＭ信号によりスイッチ７を
オンオフすれば、整流回路２２へ流れ込む電流の力率は
１００％と見て良い。
【０００７】図２は上記の発明の好ましい実施の形態と
して、図１に示す入力信号検出部１６の具体的な構成図
である。図２において３１は交流入力電圧の印加端子Ｓ
を示す。３２は電圧比較器を示し、同期パルス信号発生
回路の一例である。３３は電圧加算回路を示す。電圧比
較器３２の一方の端子には交流入力電圧の印加端子から
の信号が印加され、他方の端子には零Ｖ（０Ｖ）の基準
電位が印加されている。零Ｖの基準電位を得ることは、
例えば電池端子の接地側端子と接続してその電位を得る
こと、或いは電源変圧器の二次側出力の一線を図示の制
御線の零Ｖと接続して得ることである。電圧比較器３１
は二つの端子の電位が同じになった瞬間、出力端子にパ
ルス出力を発生させるから、交流入力電圧が零Ｖを横切
る瞬間に、出力にパルスが発生し、入力電圧が半波の高
い値から再び低下し零Ｖを横切るまでの正性パルスとな
る。そして零Ｖを横切る瞬間に負性パルスを発生する。
この負性パルスの幅も次に零Ｖを横切るまでである。こ
のパルス波形は図２において「方形波Ｐ」と示してい
る。電圧加算回路３３の一方の端子の信号は、前記パル
ス信号Ｐで、他方の端子の信号は端子３１に示す入力電
圧波形である。電圧加算回路３３の出力端子Ｔには、そ
の右方に実線で示すような正弦波状の中間部が上下に嵩
張った波形が出力する。尚、その波形に接して示す点線
の信号は入力電圧波形である。電圧加算回路３３におい
ては、入力交流に同期した負荷信号としてのパルス信号
Ｐを入力電圧波形に加算しているから、電圧加算回路３
３の出力信号は特殊な波形になる。
して、図１に示す入力信号検出部１６の具体的な構成図
である。図２において３１は交流入力電圧の印加端子Ｓ
を示す。３２は電圧比較器を示し、同期パルス信号発生
回路の一例である。３３は電圧加算回路を示す。電圧比
較器３２の一方の端子には交流入力電圧の印加端子から
の信号が印加され、他方の端子には零Ｖ（０Ｖ）の基準
電位が印加されている。零Ｖの基準電位を得ることは、
例えば電池端子の接地側端子と接続してその電位を得る
こと、或いは電源変圧器の二次側出力の一線を図示の制
御線の零Ｖと接続して得ることである。電圧比較器３１
は二つの端子の電位が同じになった瞬間、出力端子にパ
ルス出力を発生させるから、交流入力電圧が零Ｖを横切
る瞬間に、出力にパルスが発生し、入力電圧が半波の高
い値から再び低下し零Ｖを横切るまでの正性パルスとな
る。そして零Ｖを横切る瞬間に負性パルスを発生する。
この負性パルスの幅も次に零Ｖを横切るまでである。こ
のパルス波形は図２において「方形波Ｐ」と示してい
る。電圧加算回路３３の一方の端子の信号は、前記パル
ス信号Ｐで、他方の端子の信号は端子３１に示す入力電
圧波形である。電圧加算回路３３の出力端子Ｔには、そ
の右方に実線で示すような正弦波状の中間部が上下に嵩
張った波形が出力する。尚、その波形に接して示す点線
の信号は入力電圧波形である。電圧加算回路３３におい
ては、入力交流に同期した負荷信号としてのパルス信号
Ｐを入力電圧波形に加算しているから、電圧加算回路３
３の出力信号は特殊な波形になる。
【０００８】電圧加算回路３３の出力端子Ｔは図３に示
す従来の力率制御回路の交流入力源の入力端子と接続さ
れる。即ち、図３において乗算器１１に対する一方の入
力信号となる。乗算器１１に対する他方の入力信号は出
力電圧誤差値である。そのため乗算器１１の出力Ｕには
出力電圧誤差が無い状態とするための入力電流目標値が
得られる。
す従来の力率制御回路の交流入力源の入力端子と接続さ
れる。即ち、図３において乗算器１１に対する一方の入
力信号となる。乗算器１１に対する他方の入力信号は出
力電圧誤差値である。そのため乗算器１１の出力Ｕには
出力電圧誤差が無い状態とするための入力電流目標値が
得られる。
【０００９】図４は図２及び図３に示す構成の回路にお
ける各部の波形を示す図である。図４（ａ）は図２の端
子Ｓにおける入力電圧波形を示す。図４（ｂ）は電圧比
較器３２の出力端子の波形を示す。図４（ｃ）は電圧加
算回路３３の出力端子Ｔにおける波形を示す。図４
（ｃ）に示す波形はその形状から判断して入力信号検出
部１６において入力電圧検出波形の立ち上がりを急峻に
するため、パルス信号Ｐを加算している。図４（ｄ）は
前記入力電圧目標値を示す波形を示す。次に図３示の第
２誤差信号増幅器１２において、端子Ｗから入力波形の
信号を入力させ演算する。第２誤差信号増幅器１２の出
力Ｖｙは、入力電流波形に含まれる誤差信号を含んだも
のである。（図４（ｆ）参照）。そのため波形比較回路
１３において出力信号Ｖｙと三角波１４の出力Ｖｃとを
比較して、ＰＷＭ信号１５Ｖｚが得られる。
ける各部の波形を示す図である。図４（ａ）は図２の端
子Ｓにおける入力電圧波形を示す。図４（ｂ）は電圧比
較器３２の出力端子の波形を示す。図４（ｃ）は電圧加
算回路３３の出力端子Ｔにおける波形を示す。図４
（ｃ）に示す波形はその形状から判断して入力信号検出
部１６において入力電圧検出波形の立ち上がりを急峻に
するため、パルス信号Ｐを加算している。図４（ｄ）は
前記入力電圧目標値を示す波形を示す。次に図３示の第
２誤差信号増幅器１２において、端子Ｗから入力波形の
信号を入力させ演算する。第２誤差信号増幅器１２の出
力Ｖｙは、入力電流波形に含まれる誤差信号を含んだも
のである。（図４（ｆ）参照）。そのため波形比較回路
１３において出力信号Ｖｙと三角波１４の出力Ｖｃとを
比較して、ＰＷＭ信号１５Ｖｚが得られる。
【００１０】図５に示すＰＷＭ信号１５Ｖｚは図７と比
較し、パルス波形の幅について広狭の差が少ない。それ
は図３に示すように、波形比較回路１３において三角波
発生回路１４の出力信号Ｖｃと前記の第２誤差信号増幅
器１２の出力信号Ｖｙとを比較したとき、信号Ｖｙに含
まれる誤差信号を確実に取り出しているからである。従
ってこのＰＷＭ信号１５により図１に示すスイッチ７を
制御すれば、従来よりも力率改善の効果が大きく得られ
る。
較し、パルス波形の幅について広狭の差が少ない。それ
は図３に示すように、波形比較回路１３において三角波
発生回路１４の出力信号Ｖｃと前記の第２誤差信号増幅
器１２の出力信号Ｖｙとを比較したとき、信号Ｖｙに含
まれる誤差信号を確実に取り出しているからである。従
ってこのＰＷＭ信号１５により図１に示すスイッチ７を
制御すれば、従来よりも力率改善の効果が大きく得られ
る。
【００１１】
【発明の効果】このように本発明の上記構成によれば、
単相交流入力電流の力率改善のため入力電圧無誤差目標
値を得る負荷側の出力電圧と乗算する回路への印加信号
として、入力電圧検出波形の立ち上がりを急峻にした信
号、即ち入力電源交流の周波数に同期したパルスを使用
しているので、その信号に基づき演算して得られたスイ
ッチのオンオフ信号は、力率改善用に充分に大きな効果
を奏する。
単相交流入力電流の力率改善のため入力電圧無誤差目標
値を得る負荷側の出力電圧と乗算する回路への印加信号
として、入力電圧検出波形の立ち上がりを急峻にした信
号、即ち入力電源交流の周波数に同期したパルスを使用
しているので、その信号に基づき演算して得られたスイ
ッチのオンオフ信号は、力率改善用に充分に大きな効果
を奏する。
【図１】 本発明の実施例の構成を示すブロック図であ
る。
る。
【図２】 図１に示す入力信号検出部の具体的な構成図
である。
である。
【図３】 従来の力率制御回路に本発明を適用した場合
の回路図である。
の回路図である。
【図４】 図２及び図３に示す構成の回路における各部
の波形を示す図である。
の波形を示す図である。
【図５】 本発明の実施例における波形比較用信号とＰ
ＷＭ信号とを示す図である。
ＷＭ信号とを示す図である。
【図６】 従来の力率制御回路の構成を示す図である。
【図７】 図６に示す波形比較回路に対する入出力信号
波形を示す図である。
波形を示す図である。
１ 交流入力源 ２ 負荷 ７ 主スイッチ １６ 入力信号
検出部 １７ 同期パルス信号発生回路 １８ 信号加算
回路 １９ 照合比較回路 ２０ 比較回路 ２１ パルス幅制御信号発生部 ２２ 整流回路
検出部 １７ 同期パルス信号発生回路 １８ 信号加算
回路 １９ 照合比較回路 ２０ 比較回路 ２１ パルス幅制御信号発生部 ２２ 整流回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−315266（ＪＰ，Ａ) 特開 平１−315265（ＪＰ，Ａ) 特開 昭63−148865（ＪＰ，Ａ) 特開 昭63−89021（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/217 H02M 1/12 H02M 3/155
Claims (2)
- 【請求項１】 単相交流入力電圧検出値と、負荷側直流
出力電圧検出値とを照合比較する照合比較回路と、該照
合比較回路出力を単相交流入力電流波形と比較する比較
回路と、該比較回路で得られた信号によりパルス幅を制
御する信号を得るパルス幅制御信号発生部とを具備し、
該信号発生部出力により交流入力整流回路の出力電圧端
子間をオンオフする主スイッチを制御動作させるように
した単相交流入力電流の力率制御回路において、該力率
制御回路に更に入力信号検出部を設け、該入力信号検出
部は、交流入力電圧と同期したパルス信号を発生する同
期パルス信号発生回路と、該同期パルス信号発生回路の
出力パルスと入力電圧波形とを加算する信号加算回路と
で構成し、該信号加算回路出力信号を前記単相入力電圧
検出値とすることを特徴とする力率制御回路。 - 【請求項２】 請求項１記載の同期パルス発生回路は、
信号比較回路で構成し、該信号比較回路の一方の信号は
交流入力電圧で、他方は零Ｖ信号とすることを特徴とす
る力率制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28261595A JP3215613B2 (ja) | 1995-10-04 | 1995-10-04 | 力率制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28261595A JP3215613B2 (ja) | 1995-10-04 | 1995-10-04 | 力率制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09103077A JPH09103077A (ja) | 1997-04-15 |
| JP3215613B2 true JP3215613B2 (ja) | 2001-10-09 |
Family
ID=17654834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28261595A Expired - Fee Related JP3215613B2 (ja) | 1995-10-04 | 1995-10-04 | 力率制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215613B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8548312B2 (en) | 2010-02-19 | 2013-10-01 | Applied Materials, Inc. | High efficiency high accuracy heater driver |
| JP5818395B1 (ja) * | 2015-04-25 | 2015-11-18 | 日理工業株式会社 | 電力補正装置及び電力補正方法 |
| JP7265838B2 (ja) * | 2017-12-28 | 2023-04-27 | 三菱重工サーマルシステムズ株式会社 | コンバータ装置、制御方法及びプログラム |
| JP7328834B2 (ja) * | 2019-09-03 | 2023-08-17 | 三菱重工サーマルシステムズ株式会社 | コンバータ装置、制御方法及びプログラム |
-
1995
- 1995-10-04 JP JP28261595A patent/JP3215613B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09103077A (ja) | 1997-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5959852A (en) | Unity power factor power supply for use with variable frequency power sources | |
| US4934822A (en) | PWM-controlled power supply capable of eliminating modulation-frequency signal components from ground potentials | |
| JP4907982B2 (ja) | 系統連系インバータ装置 | |
| JP5323426B2 (ja) | 電力変換装置 | |
| JP3530359B2 (ja) | ３相力率改善形コンバータ | |
| JP3215613B2 (ja) | 力率制御回路 | |
| JP3070606B1 (ja) | 電力変換装置 | |
| JP2801621B2 (ja) | Ｐｗｍ制御による電源装置 | |
| JPH1014108A (ja) | 並列形アクティブフィルタ | |
| JPH07131984A (ja) | 直流電源装置 | |
| JP3082849B2 (ja) | 無停電電源装置 | |
| JP3862320B2 (ja) | 系統連系型インバータ装置 | |
| JP2006060961A (ja) | 電力変換装置 | |
| JP3309894B2 (ja) | 自励式無効電力補償装置の制御方法 | |
| JP3405538B2 (ja) | 圧電トランス駆動方法および圧電トランス式インバータ | |
| JP2000037072A (ja) | 電力変換回路 | |
| JP3590735B2 (ja) | 電力変換装置の制御回路 | |
| JP3381019B2 (ja) | 漏電防止装置 | |
| JPH05292741A (ja) | 電源高調波特性を改善するフォワードコンバータ | |
| JPH05176553A (ja) | 無停電電源装置のインバータ制御方法及び無停電電源装置 | |
| JP2581906Y2 (ja) | 三相ｃｖｃｆ装置 | |
| JPH08317566A (ja) | 燃料電池利用の電源装置 | |
| JPH0583955A (ja) | 電力変換装置の制御方法及びその方法を用いてなる電力変換装置 | |
| JP2732428B2 (ja) | チョッパ装置 | |
| JP3602229B2 (ja) | Ｐｗｍコンバータ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |