JP7328834B2

JP7328834B2 - コンバータ装置、制御方法及びプログラム

Info

Publication number: JP7328834B2
Application number: JP2019160568A
Authority: JP
Inventors: 茂樹林; 正和久原; 謙一相場; 健志清水
Original assignee: Mitsubishi Heavy Industries Thermal Systems Ltd
Current assignee: Mitsubishi Heavy Industries Thermal Systems Ltd
Priority date: 2019-09-03
Filing date: 2019-09-03
Publication date: 2023-08-17
Anticipated expiration: 2039-09-03
Also published as: JP2021040420A

Description

本開示は、コンバータ装置、制御方法及びプログラムに関する。

コンバータ装置は、さまざまな分野で利用されている。特許文献１には、コンバータ装置を空気調和機に適用し、装置の小型化及び簡素化を図る技術が記載されている。

特開２０１４－１５０６２２号公報

ところで、特許文献１に記載されているモータ駆動装置では、コンバータ装置におけるリアクトルには、リアクトルの両端の差電圧に応じた電流が流れる。そのため、特許文献１に記載されているモータ駆動装置においては、電源電圧の歪みによって、入力電流の歪みが大きくなってしまう。

そこで、特許文献１に記載されているようなコンバータ装置におけるリアクトルのように、リアクトルの両端の差電圧に応じた電流が流れるコンバータ装置において、電源電圧の歪みによって生じる入力電流の歪みを低減することのできる技術が求められていた。

本開示は、上記課題を解決するためになされたものであって、電源電圧の歪みによって生じる入力電流の歪みを低減することができるコンバータ装置、制御方法及びプログラムを提供することを目的としている。

上記課題を解決するために、本開示に係るコンバータ装置は、スイッチング素子と、交流電源が出力する電圧に基づく電圧波形を検出する電圧検出部であって、第１抵抗と、第２抵抗と、第３抵抗と、第４抵抗と、第５抵抗と、第６抵抗と、第７抵抗と、第８抵抗と、第９抵抗と、差動アンプと、キャパシタとを備え、前記第１抵抗の第１端子が前記交流電源の一端に接続され、前記第１抵抗の第２端子が前記第３抵抗の第１端子と、前記第４抵抗の第１端子とに接続され、前記第２抵抗の第１端子が前記交流電源の他端に接続され、前記第２抵抗の第２端子が前記第３抵抗の第２端子と、前記第５抵抗の第１端子とに接続され、前記第４抵抗の第２端子が前記第６抵抗の第１端子と、前記差動アンプの正転入力端子とに接続され、前記第５抵抗の第２端子が前記第７抵抗の第１端子と、前記差動アンプの反転入力端子とに接続され、前記第６抵抗の第２端子がバイアスを設定するための電圧源に接続され、前記第７抵抗の第２端子が前記第８抵抗の第１端子と、前記第９抵抗の第１端子と、前記差動アンプの出力端子とに接続され、前記第８抵抗の第２端子がグラウンドに接続され、前記第９抵抗の第２端子がキャパシタの第１端子に接続され、前記キャパシタの第２端子が前記グラウンドに接続される電圧検出部と、前記電圧検出部が検出した前記電圧波形と、基準となる基準電圧波形とを比較し、比較結果に基づいて前記スイッチング素子を制御する制御信号を生成する制御信号生成部と、を備える。

本開示に係るプログラムは、スイッチング素子と、第１抵抗と、第２抵抗と、第３抵抗と、第４抵抗と、第５抵抗と、第６抵抗と、第７抵抗と、第８抵抗と、第９抵抗と、差動アンプと、キャパシタとを備え、前記第１抵抗の第１端子が交流電源の一端に接続され、前記第１抵抗の第２端子が前記第３抵抗の第１端子と、前記第４抵抗の第１端子とに接続され、前記第２抵抗の第１端子が前記交流電源の他端に接続され、前記第２抵抗の第２端子が前記第３抵抗の第２端子と、前記第５抵抗の第１端子とに接続され、前記第４抵抗の第２端子が前記第６抵抗の第１端子と、前記差動アンプの正転入力端子とに接続され、前記第５抵抗の第２端子が前記第７抵抗の第１端子と、前記差動アンプの反転入力端子とに接続され、前記第６抵抗の第２端子がバイアスを設定するための電圧源に接続され、前記第７抵抗の第２端子が前記第８抵抗の第１端子と、前記第９抵抗の第１端子と、前記差動アンプの出力端子とに接続され、前記第８抵抗の第２端子がグラウンドに接続され、前記第９抵抗の第２端子がキャパシタの第１端子に接続され、前記キャパシタの第２端子が前記グラウンドに接続される電圧検出部とを備えるコンバータ装置のコンピュータに、前記交流電源が出力する電圧に基づく電圧波形を検出することと、検出した前記電圧波形と、基準となる基準電圧波形とを比較することと、比較結果に基づいて前記スイッチング素子を制御する制御信号を生成することと、を実行させる。

本開示に係るプログラムは、スイッチング素子と、交流電源が出力する電圧に基づく電圧波形を検出する電圧検出部であって、第１ダイオードと、第２ダイオードと、第３ダイオードと、第１抵抗と、第２抵抗と、キャパシタとを備え、前記第１ダイオードのアノード端子が前記交流電源の一端に接続され、前記第１ダイオードのカソード端子が前記第２ダイオードのカソード端子と、前記第１抵抗の第１端子とに接続され、前記第２ダイオードのアノード端子が前記交流電源の他端に接続され、前記第３ダイオードのアノード端子がグラウンドに接続され、前記第１抵抗の第２端子が前記第３ダイオードのカソード端子と、前記第２抵抗の第１端子と、キャパシタの第１端子とに接続され、前記第２抵抗の第２端子が前記グラウンドに接続され、前記キャパシタの第２端子が前記グラウンドに接続される電圧検出部とを備えるコンバータ装置のコンピュータに、前記交流電源が出力する電圧に基づく電圧波形を検出することと、検出した前記電圧波形と、基準となる基準電圧波形とを比較することと、比較結果に基づいて前記スイッチング素子を制御する制御信号を生成することと、を実行させる。

本開示に係るコンバータ装置、制御方法及びプログラムによれば、電源電圧の歪みによって生じる入力電流の歪みを低減することができる。

本開示の第１実施形態によるモータ駆動装置の構成の一例を示す図である。本開示の第１実施形態による電圧検出部の構成の一例を示す図である。本開示の第１実施形態によるゼロクロス検出部の構成の一例を示す図である。本開示の第１実施形態によるコンバータ制御部の構成の一例を示す図である。本開示の第１実施形態におけるスイッチング信号の生成を説明するための図である。本開示の第１実施形態におけるスイッチング信号の生成を説明するための図である。本開示の第１実施形態によるコンバータ装置の処理フローの一例を示す図である。本開示の第２実施形態による電圧検出部の構成の一例を示す図である。本開示の別の実施形態による波形観測部の構成の一例を示す図である。少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

＜第１実施形態＞
以下、図面を参照しながら実施形態について詳しく説明する。
本開示の第１実施形態によるモータ駆動装置について説明する。
（モータ駆動装置の構成）
図１は、本開示の第１実施形態によるモータ駆動装置１の構成を示す図である。モータ駆動装置１は、交流電源４からの交流電力を直流電力に変換し、その直流電力を三相交流電力に変換して圧縮機モータ２０に出力する装置である。モータ駆動装置１は、図１に示すように、コンバータ装置２と、インバータ装置３と、を備える。

コンバータ装置２は、交流電源４からの交流電力を直流電力に変換してインバータ装置３に出力する装置である。コンバータ装置２は、整流回路５と、スイッチング回路１０ａと、スイッチング回路１０ｂと、平滑コンデンサ１２と、コンバータ制御部１５と、電圧検出部３０と、を備える。
整流回路５は、入力端子と、入力側の基準端子と、出力端子と、出力側の基準端子と、を備える。入力側の基準端子の電位は、入力端子における電位の基準となる電位である。出力側の基準端子の電位は、出力端子における電位の基準となる電位である。整流回路５は、交流電源４より入力された交流電力を直流電力に変換し、スイッチング回路１０ａと、スイッチング回路１０ｂとに出力する。

スイッチング回路１０ａは、平滑コンデンサ１２に流れる電流を流し、インバータ装置３に入力される電圧を生成する。スイッチング回路１０ａは、リアクトル６ａと、ダイオード７ａと、スイッチング素子８ａと、を備える。

リアクトル６ａは、第１端子と、第２端子と、を備える。
ダイオード７ａは、アノード端子と、カソード端子と、を備える。
スイッチング素子８ａは、第１端子と、第２端子と、第３端子と、を備える。スイッチング素子８ａは、第１端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第２端子から第３端子に流れる電流を制御し、スイッチング回路１０ａに流れる電流の値を変化させる。スイッチング素子８ａとしては、電界効果トランジスタ（ＦＥＴ：ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）等が挙げられる。スイッチング素子８ａが例えばｎＭＯＳトランジスタである場合、スイッチング素子８ａの第１端子はゲート端子であり、第２端子はソース端子であり、第３端子はドレイン端子である。

スイッチング回路１０ｂは、スイッチング回路１０ａと同様に、平滑コンデンサ１２に電流を流し、インバータ装置３に入力される電圧を生成する。スイッチング回路１０ｂは、リアクトル６ｂと、ダイオード７ｂと、スイッチング素子８ｂと、を備える。

リアクトル６ｂは、第１端子と、第２端子と、を備える。
ダイオード７ｂは、アノード端子と、カソード端子と、を備える。
スイッチング素子８ｂは、スイッチング素子８ａと同様に、第１端子と、第２端子と、第３端子と、を備える。スイッチング素子８ｂは、第１端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第２端子から第３端子に流れる電流を制御し、スイッチング回路１０ｂに流れる電流の値を変化させる。スイッチング素子８ｂとしては、電界効果トランジスタ、ＩＧＢＴ等が挙げられる。スイッチング素子８ｂが例えばｎＭＯＳトランジスタである場合、スイッチング素子８ｂの第１端子はゲート端子であり、第２端子はソース端子であり、第３端子はドレイン端子である。

平滑コンデンサ１２は、第１端子と、第２端子と、を備える。平滑コンデンサ１２は、スイッチング回路１０ａとスイッチング回路１０ｂの両方から電流を受ける。つまり、インバータ装置３に入力される電圧は、スイッチング回路１０ａとスイッチング回路１０ｂの両方から平滑コンデンサ１２に流れる電流値の総和によって決定される。

電圧検出部３０は、第１入力端子と、第２入力端子と、出力端子と、を備える。電圧検出部３０は、交流電源４が整流回路５へ入力する入力電圧を検出する。

例えば、電圧検出部３０は、図２に示すように、抵抗３０１、３０２、３０３、３０４、３０５、３０６、３０７、３０８、３０９、３１０、３１１、ダイオード３１２、３１３、差動アンプ３１４、キャパシタ３１５を備える。抵抗３０３は、抵抗の素子ばらつきによって生じる差動入力のアンバランスな状態を緩和するための抵抗である。また、ダイオード３１２、３１３は、サージ保護用の素子である。例えば、ダイオード３１２、３１３は、ツェナーダイオードである。

抵抗３０１、３０２、３０３、３０４、３０５、３０６、３０７、３０８、３０９、３１０、３１１、キャパシタ３１５のそれぞれは、第１端子と、第２端子と、を備える。ダイオード３１２、３１３のそれぞれは、アノード端子と、カソード端子とを備える。差動アンプ３１４は、正転入力端子と、反転入力端子と、出力端子と、を備える。抵抗３０１の第１端子は、交流電源４の一端に接続される。抵抗３０１の第２端子は、抵抗３０３の第１端子と、抵抗３０４の第１端子とに接続される。抵抗３０２の第１端子は、交流電源４の他端に接続される。抵抗３０２の第２端子は、抵抗３０３の第２端子と、抵抗３０５の第１端子とに接続される。抵抗３０４の第２端子は、抵抗３０６の第１端子と、ダイオード３１３のカソード端子とに接続される。抵抗３０５の第２端子は、抵抗３０７の第１端子と、ダイオード３１２のカソード端子とに接続される。抵抗３０６の第２端子は、抵抗３０８の第１端子と、差動アンプ３１４の正転入力端子とに接続される。抵抗３０７の第２端子は、抵抗３０９の第１端子と、差動アンプ３１４の反転入力端子とに接続される。抵抗３０８の第２端子は、バイアスを設定するための電圧源に接続される。抵抗３０９の第２端子は、抵抗３１０の第１端子と、抵抗３１１の第１端子と、差動アンプ３１４の出力端子とに接続される。抵抗３１０の第２端子は、グラウンドＧＮＤに接続される。抵抗３１１の第２端子は、キャパシタ３１５の第１端子と、コンバータ制御部１５とに接続される。ダイオード３１２のアノード端子は、ダイオード３１３のアノード端子と、グラウンドＧＮＤとに接続される。キャパシタ３１５の第２端子は、グラウンドＧＮＤに接続される。この場合、抵抗３０１の第１端子が電圧検出部３０の第１入力端子である。また、抵抗３０２の第１端子が電圧検出部３０の第２入力端子である。また、キャパシタ３１５の第１端子が電圧検出部３０の出力端子である。
電圧検出部３０は、検出した入力電圧の情報をコンバータ制御部１５に与える。

コンバータ制御部１５は、第１入力端子と、第２入力端子と、第１出力端子と、第２出力端子と、を備える。コンバータ制御部１５は、第１入力端子を介して、電圧検出部３０から入力電圧の情報を受け、入力電圧波形を観測する。コンバータ制御部１５は、第１出力端子を介してスイッチング回路１０ａを制御する。また、コンバータ制御部１５は、第２出力端子を介して１０ｂを制御する。

交流電源４は、出力端子と、基準端子と、を備える。交流電源４は、コンバータ装置２に交流電力を供給する。

ゼロクロス検出部１７は、第１入力端子と、第２入力端子と、出力端子と、を備える。ゼロクロス検出部１７は、第１入力端子と、第２入力端子とを介して、交流電源４が出力する電圧のゼロクロス点を検出する。ゼロクロス点は、交流電源４が出力する電圧がゼロボルトを交差する時刻を示し、その時刻がモータ駆動装置１の処理において基準の時刻となる。ゼロクロス検出部１７は、ゼロクロス点の情報を含むゼロクロス信号を生成する。

例えば、ゼロクロス検出部１７は、図３に示すように、抵抗１７１、１７２、１７３、キャパシタ１７４、１７７、ダイオード１７５、フォトカプラ１７６を備える。
抵抗１７１、１７２、１７３、キャパシタ１７４、１７７のそれぞれは、第１端子と、第２端子と、を備える。ダイオード１７５は、アノード端子と、カソード端子と、を備える。フォトカプラ１７６は、第１端子と、第２端子と、第３端子と、第４端子と、を備える。

抵抗１７３の第１端子は、キャパシタ１７４の第１端子と、ダイオード１７５のカソード端子と、フォトカプラ１７６の第１端子と、交流電源４の一端とに接続される。抵抗１７１の第１端子は、交流電源４の他端に接続される。抵抗１７１の第２端子は、抵抗１７２の第１端子に接続される。抵抗１７２の第２端子は、抵抗１７３の第２端子と、キャパシタ１７４の第２端子と、ダイオード１７５のアノード端子と、フォトカプラ１７６の第２端子とに接続される。フォトカプラ１７６の第３端子は、コンバータ制御部１５に接続される。フォトカプラ１７６の第４端子は、キャパシタ１７７の第１端子に接続される。キャパシタ１７７の第２端子は、グラウンドＧＮＤに接続される。この場合、抵抗１７３の第１端子がゼロクロス検出部１７の第１入力端子である。また、抵抗１７１の第１端子がゼロクロス検出部１７の第２入力端子である。また、キャパシタ１７７の第１端子がゼロクロス検出部１７の出力端子である。

ゼロクロス検出部１７は、フォトカプラ１７６に入力される電圧差が所定の電圧差になると出力側に電流を流す。そのため、整流回路５に入力される交流電圧が０ボルトのときに電流が流れるように、ゼロクロス検出部１７を設計することにより、フォトカプラ１７６が電流を流す度にゼロクロス点を検出したことになる。
ただし、フォトカプラ１７６を用いてゼロクロス点を検出する場合、整流回路５に入力される交流電圧の振幅が変化すると単位時間当たりの電圧振幅の変化量が変化するため、ゼロクロス点の検出タイミングにばらつきが生じる。また、整流回路５に入力される交流電圧の振幅が変化すると、不飽和領域が変化する。そのため、ゼロクロス点の検出タイミングにばらつきが生じる。
ゼロクロス検出部１７は、出力端子を介してゼロクロス信号をコンバータ制御部１５に出力する。

インバータ装置３は、コンバータ装置２から出力された直流電力を三相交流電力に変換して圧縮機モータ２０に出力する装置である。インバータ装置３は、ブリッジ回路１８と、インバータ制御部１９と、を備える。
ブリッジ回路１８は、図１に示すように、入力端子と、第１出力端子と、第２出力端子と、第３出力端子と、基準端子と、を備える。基準端子の電位は、入力端子、第１出力端子、第２出力端子及び第３出力端子のそれぞれにおける電位の基準となる電位である。ブリッジ回路１８は、スイッチング素子１８１、１８２、１８３、１８４、１８５、１８６を備える。ブリッジ回路１８は、スイッチング素子１８１と１８２、スイッチング素子１８３と１８４、スイッチング素子１８５と１８６のそれぞれが対を成して構成される。スイッチング素子１８１～１８６のそれぞれは、第１端子と、第２端子と、第３端子と、を備える。スイッチング素子１８１～１８６のそれぞれは、第１端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第２端子から第３端子に流れる電流を制御し、圧縮機モータ２０を駆動する三相交流電力を生成し、生成した三相交流電力を圧縮機モータ２０に出力する。スイッチング素子１８１、１８２、１８３、１８４、１８５、１８６としては、パワー電界効果トランジスタ、ＩＧＢＴ等が挙げられる。

インバータ制御部１９は、第１出力端子と、第２出力端子と、第３出力端子と、第４出力端子と、第５出力端子と、第６出力端子と、を備える。インバータ制御部１９の第１出力端子は、スイッチング素子１８１のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８１の第１端子に出力するための端子である。インバータ制御部１９の第２出力端子は、スイッチング素子１８２のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８２の第１端子に出力するための端子である。インバータ制御部１９の第３出力端子は、スイッチング素子１８３のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８３の第１端子に出力するための端子である。インバータ制御部１９の第４出力端子は、スイッチング素子１８４のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８４の第１端子に出力するための端子である。インバータ制御部１９の第５出力端子は、スイッチング素子１８５のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８５の第１端子に出力するための端子である。インバータ制御部１９の第６出力端子は、スイッチング素子１８６のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８６の第１端子に出力するための端子である。なお、図１では、インバータ制御部１９の第１～第６出力端子を省略して示している。また、図１では、インバータ制御部１９の第１～第６出力端子からブリッジ回路１８に出力されるゲート駆動信号をまとめてゲート駆動信号Ｓｐｗｍと示している。インバータ制御部１９は、ブリッジ回路１８におけるスイッチング素子の開閉を制御する。インバータ制御部１９は、例えば、図示していない上位装置から入力される要求回転数指令に基づいて、スイッチング素子１８１～１８６のゲート駆動信号Ｓｐｗｍを生成する。インバータ制御部１９は、第１～第６出力端子を介して、ゲート駆動信号Ｓｐｗｍをブリッジ回路１８に与える。なお、インバータ制御の具体的な手法の例としては、ベクトル制御、センサレスベクトル制御、Ｖ／Ｆ（ＶａｒｉａｂｌｅＦｒｅｑｕｅｎｃｙ）制御、過変調制御、１パルス制御などが挙げられる。

整流回路５の入力端子は、交流電源４の出力端子と、ゼロクロス検出部１７の第１入力端子と、電圧検出部３０の第１入力端子とに接続される。整流回路５の入力側の基準端子は、交流電源４の基準端子と、ゼロクロス検出部１７の第２入力端子と、電圧検出部３０の第２入力端子とに接続される。整流回路５の出力端子は、リアクトル６ａの第１端子と、リアクトル６ｂの第１端子とに接続される。整流回路５の出力側の基準端子は、スイッチング素子８ａの第３端子と、スイッチング素子８ｂの第３端子と、平滑コンデンサ１２の第２端子と、インバータ装置３の基準端子（スイッチング素子１８２、１８４、１８６それぞれの第３端子）とに接続される。
リアクトル６ａの第２端子は、ダイオード７ａのアノード端子と、スイッチング素子８ａの第２端子とに接続される。リアクトル６ｂの第２端子は、ダイオード７ｂのアノード端子と、スイッチング素子８ｂの第２端子とに接続される。
ダイオード７ａのカソード端子は、ダイオード７ｂのカソード端子と、平滑コンデンサ１２の第１端子と、インバータ装置３の入力端子（スイッチング素子１８１、１８３、１８５それぞれの第２端子）とに接続される。
スイッチング素子８ａの第１端子は、コンバータ制御部１５の第１出力端子に接続される。スイッチング素子８ｂの第１端子は、コンバータ制御部１５の第２出力端子に接続される。
コンバータ制御部１５の第１端子は、電圧検出部３０の出力端子に接続される。コンバータ制御部１５の第２端子は、ゼロクロス検出部１７の出力端子に接続される。
スイッチング素子１８１の第１端子は、インバータ制御部１９の第１出力端子に接続される。スイッチング素子１８２の第１端子は、インバータ制御部１９の第２出力端子に接続される。スイッチング素子１８３の第１端子は、インバータ制御部１９の第３出力端子に接続される。スイッチング素子１８４の第１端子は、インバータ制御部１９の第４出力端子に接続される。スイッチング素子１８５の第１端子は、インバータ制御部１９の第５出力端子に接続される。スイッチング素子１８６の第１端子は、インバータ制御部１９の第６出力端子に接続される。
スイッチング素子１８１の第３端子は、スイッチング素子１８２の第２端子と、圧縮機モータ２０の第１端子とに接続される。スイッチング素子１８３の第３端子は、スイッチング素子１８４の第２端子と、圧縮機モータ２０の第２端子とに接続される。スイッチング素子１８５の第３端子は、スイッチング素子１８６の第２端子と、圧縮機モータ２０の第１端子とに接続される。

なお、インバータ制御部１９が、上記のようなブリッジ回路１８におけるスイッチング素子の開閉を制御する際に、特許文献１に記載されているように、直流電圧検出部、及び、モータ電流検出部が設けられてもよい。
直流電圧検出部は、ブリッジ回路１８の入力直流電圧Ｖｄｃを検出する検出部である。
モータ電流検出部は、圧縮機モータ２０に流れる各相電流ｉｕ、ｉｖ、ｉｗを検出する検出部である。モータ電流検出部は、これらの検出値Ｖｄｃ、ｉｕ、ｉｖ、ｉｗをインバータ制御部１９に入力する。なお、モータ電流検出部は、ブリッジ回路１８と平滑コンデンサ１２の間の負極側電力線に流れる電流を検出し、この検出信号から各相電流ｉｕ、ｉｖ、ｉｗを取得するものであってもよい。

図４は、コンバータ制御部１５の機能ブロック図である。
コンバータ制御部１５は、図４に示すように、波形観測部２１、制御信号生成部２２、記憶部２３を備える。

波形観測部２１は、ゼロクロス検出部１７が検出した交流電源４のゼロクロス点を示すゼロクロス信号をゼロクロス検出部１７から受ける。波形観測部２１は、電圧検出部３０から入力電圧波形を受ける。波形観測部２１は、ゼロクロス点を基準として、入力電圧波形を観測する。

制御信号生成部２２は、スイッチング回路１０ａを制御するための第１スイッチング信号Ｓｇ１、及び、スイッチング回路１０ｂを制御するための第２スイッチング信号Ｓｇ２を生成する。
具体的には、制御信号生成部２２は、図５（ａ）、（ｃ）に示すように、所定の三角波を生成する。所定の三角波は、入力電圧波形から制御信号を生成する際の基準となる波形の信号である。そして、制御信号生成部２２は、三角波と入力電圧波形とを比較し、その比較結果に基づいて、図５（ｂ）、（ｄ）に示すようなスイッチング素子８ａを制御する第１スイッチング信号Ｓｇ１及びスイッチング素子８ｂを制御する第２スイッチング信号Ｓｇ２を生成する。
具体的には、制御信号生成部２２は、例えば、図６（ａ）に示す交流電源４の基本波に３次高調波歪みが重畳された入力電圧波形について、図６（ｂ）に示すように絶対値をとり、その絶対値を基準波形（三角波）と比較し、基準波形が入力電圧波形よりも大きい場合にＨｉｇｈレベルのスイッチング信号を生成し、基準波形が入力電圧波形以下の場合にＬｏｗレベルのスイッチング信号を生成する。制御信号生成部２２は、このように入力電流歪みの原因となる入力電圧の歪みが含まれている入力電圧波形を用いて第１スイッチング信号Ｓｇ１及び第２スイッチング信号Ｓｇ２を生成している。そのため、第１スイッチング信号Ｓｇ１及び第２スイッチング信号Ｓｇ２には、入力電流歪みについての情報が反映されている。制御信号生成部２２は、第１スイッチング信号Ｓｇ１でスイッチング素子８ａを制御し、第２スイッチング信号Ｓｇ２でスイッチング素子８ｂを制御することにより、入力電流における歪みを打ち消すことができる。
なお、ここで示した入力電圧波形の例は、交流電源４の基本波に３次高調波歪みが重畳された場合を示したが、実際には、５次高調波、７次高調波、９次高調波などの高調波歪みが複雑に重畳され時々刻々と変化する。なお、図５に示した交流電源４の基本波に３次高調波歪みが重畳された波形は、３次高調波歪み成分が多い極端な例であり、一般的には、基本波に対する３次高調波歪み成分の割合はこの例よりも少ない。したがって、入力電圧波形は、図５に示す波形に比べて基本波のみの場合に近い波形となる。
記憶部２３は、コンバータ制御部１５が行う処理に必要な種々の情報を記憶する。

（モータ駆動装置の処理）
次に、本開示の第１実施形態によるモータ駆動装置１の処理について説明する。
ここでは、図７に示すコンバータ装置２の処理フローについて説明する。
なお、図７に示すコンバータ装置２の処理は、入力電流が流れているときに行う処理である。

ゼロクロス検出部１７は、第１入力端子と、第２入力端子とを介して、交流電源４が出力する電圧のゼロクロス点を検出する（ステップＳ１）。ゼロクロス検出部１７は、ゼロクロス点の情報を含むゼロクロス信号を生成する（ステップＳ２）。ゼロクロス検出部１７は、出力端子を介してゼロクロス信号をコンバータ制御部１５に出力する。

波形観測部２１は、ゼロクロス検出部１７からゼロクロス信号を受ける。波形観測部２１は、受けたゼロクロス信号からゼロクロス点を特定する（ステップＳ３）。波形観測部２１は、電圧検出部３０から入力電圧を受ける（ステップＳ４）。波形観測部２１は、ゼロクロス点を基準に受けた入力電圧波形を観測する。波形観測部２１は、観測した入力電圧波形を制御信号生成部２２に出力する。このとき、波形観測部２１が制御信号生成部２２に出力する入力電圧波形には、ゼロクロス点の情報が含まれている。

制御信号生成部２２は、基準波形となる所定の三角波を生成する（ステップＳ５）。制御信号生成部２２は、波形観測部２１から入力電圧波形を受ける。制御信号生成部２２は、入力電圧波形に含まれるゼロクロス点を基準に生成した三角波と入力電圧波形のタイミングを合わせて、入力電圧波形と三角波とを比較する（ステップＳ６）。制御信号生成部２２は、その比較結果に基づいて、スイッチング素子８ａを制御する第１スイッチング信号Ｓｇ１及びスイッチング素子８ｂを制御する第２スイッチング信号Ｓｇ２を生成する（ステップＳ７）。具体的には、制御信号生成部２２は、三角波が入力電圧波形よりも大きい場合にＨｉｇｈレベルのスイッチング信号を生成する。また、制御信号生成部２２は、三角波が入力電圧波形以下の場合にＬｏｗレベルのスイッチング信号を生成する。
制御信号生成部２２は、生成した第１スイッチング信号Ｓｇ１をスイッチング素子８ａに出力する。また、制御信号生成部２２は、生成した第２スイッチング素子Ｓｇ２をスイッチング素子８ｂに出力する。
スイッチング素子８ａは、第１スイッチング信号Ｓｇ１に応じてオン状態またはオフ状態となる。また、スイッチング素子８ｂは、第２スイッチング信号Ｓｇ２に応じてオン状態またはオフ状態となる。

（作用効果）
以上、本開示の第１実施形態によるモータ駆動装置１について説明した。
本開示の第１実施形態によるモータ駆動装置１において、制御信号生成部２２（制御部）は、交流電源４から整流回路に供給される入力電圧波形と、基準波形となる三角波とを比較する。制御信号生成部２２は、その比較結果に基づいて、第１スイッチング信号及び第２スイッチング信号を生成する。
入力電流歪みは、入力電圧波形の歪みが原因となって生じる。そのため、制御信号生成部２２は、入力電圧波形を用いることで、入力電流歪みについての情報が反映された第１スイッチング信号及び第２スイッチング信号を、入力電圧波形と基準波形となる三角波との比較結果に応じて直ちに生成することができる。モータ駆動装置１は、第１スイッチング信号及び第２スイッチング信号を用いて、スイッチング素子を制御することにより、電源電圧の歪みによって生じる入力電流の歪みを低減することができる。

＜第２実施形態＞
次に、本開示の第２実施形態によるモータ駆動装置について説明する。
（モータ駆動装置の構成）
本開示の第２実施形態によるモータ駆動装置１は、図１に示した本開示の第１実施形態によるモータ駆動装置１と同様に、コンバータ装置２と、インバータ装置３と、を備える。

コンバータ装置２は、整流回路５と、スイッチング回路１０ａと、スイッチング回路１０ｂと、平滑コンデンサ１２と、コンバータ制御部１５と、電圧検出部３０と、を備える。
インバータ装置３は、ブリッジ回路１８と、インバータ制御部１９と、を備える。
ただし、本開示の第２実施形態によるモータ駆動装置１が備える電圧検出部３０は、本開示の第１実施形態によるモータ駆動装置１が備える電圧検出部３０と異なる。

ここでは、本開示の第２実施形態によるモータ駆動装置１が備える電圧検出部３０について説明する。

電圧検出部３０は、例えば、図８に示すように、ダイオード３２１、３２２、３２３、抵抗３２４、３２５、３２６、キャパシタ３２７を備える。
ダイオード３２１、３２２、３２３のそれぞれは、アノード端子と、カソード端子と、を備える。抵抗３２４、３２５、３２６、キャパシタ３２７のそれぞれは、第１端子と、第２端子と、を備える。

ダイオード３２１のアノード端子は、交流電源４の一端に接続される。ダイオード３２１のカソード端子は、ダイオード３２２のカソード端子と、抵抗３２４の第１端子とに接続される。ダイオード３２２のアノード端子は、交流電源４の他端に接続される。抵抗３２４の第２端子は、抵抗３２５の第１端子に接続される。抵抗３２５の第２端子は、ダイオード３２３のカソード端子と、抵抗３２６の第１端子と、キャパシタ３２７の第１端子と、コンバータ制御部１５とに接続される。ダイオード３２３のアノード端子は、グラウンドＧＮＤに接続される。抵抗３２６の第２端子は、グラウンドＧＮＤに接続される。キャパシタ３２７の第２端子は、グラウンドＧＮＤに接続される。この場合、ダイオード３２１のアノード端子が電圧検出部３０の第１入力端子である。また、ダイオード３２２のアノード端子が電圧検出部３０の第２入力端子である。また、キャパシタ３２７の第１端子が電圧検出部３０の出力端子である。

（作用効果）
以上、本開示の第２実施形態によるモータ駆動装置１について説明した。
本開示の第２実施形態によるモータ駆動装置１において、制御信号生成部２２（制御部）は、交流電源４から整流回路に供給される入力電圧波形と、基準波形となる三角波とを比較する。制御信号生成部２２は、その比較結果に基づいて、第１スイッチング信号及び第２スイッチング信号を生成する。
入力電流歪みは、入力電圧波形の歪みが原因となって生じる。そのため、制御信号生成部２２は、入力電圧波形を用いることで、入力電流歪みについての情報が反映された第１スイッチング信号及び第２スイッチング信号を、入力電圧波形と基準波形となる三角波との比較結果に応じて直ちに生成することができる。モータ駆動装置１は、第１スイッチング信号及び第２スイッチング信号を用いて、スイッチング素子を制御することにより、電源電圧の歪みによって生じる入力電流の歪みを低減することができる。

なお、本開示の第１実施形態及び第２実施形態では、電圧検出部３０は、入力電圧波形として整流回路５の入力における電圧波形を検出した例を示した。しかしながら、本開示の別の実施形態では、電圧検出部３０は、入力電圧波形として整流回路５の出力において電圧波形を検出するものであってもよい。電圧検出部３０が、入力電圧波形として整流回路５の出力において電圧波形を検出する場合には、入力電圧波形は、半波波形となる。この場合、制御信号生成部２２は、例えば、半波波形を検出する期間に生成したスイッチング信号を入力電圧波形を検出しない期間にも繰り返し適用すればよい。

なお、本開示の別の実施形態では、例えば、波形観測部２１が入力電圧波形について、ＦＦＴ（ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）演算などを行い、入力電圧信号を周波数成分ごとに分解した上で、入力電流歪みの補正の対象とする周波数成分の信号のみを合成した信号を制御信号生成部２２に出力する。そして、制御信号生成部２２は、入力電流歪みの補正の対象とする周波数成分の信号のみを合成した信号についてスイッチング信号を生成してもよい。
また、波形観測部２１が入力電圧波形について、ＦＦＴ（ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）演算などを行い、周波数成分ごとに分解した入力電圧信号を歪み補正以外の処理に有効利用するものであってもよい。

なお、本開示の第１実施形態及び第２実施形態において示した図２及び図８のような電圧検出部３０では、実際には、フィルタなどを構成する素子によって入出力間の信号の伝播に遅延時間が発生する。その遅延時間が入力電流の歪みの補正に影響を及ぼすような（すなわち、その遅延時間が無視できないような）本開示の別の実施形態では、例えば、図９に示すように、波形観測部２１が電圧検出部３０の遅延時間を補正する遅延補正部２１０を備えるものであってもよい。
例えば、遅延補正部２１０は、ステップＳ３の処理によって波形観測部２１が特定したゼロクロス点を示す情報と受ける。また、ステップＳ４の処理の代わりに、遅延補正部２１０は、電圧検出部３０から入力電圧を受ける。遅延補正部２１０は、ゼロクロス点を基準に受けた入力電圧波形を電圧検出部３０による遅延時間の分だけ補正する（すなわち、入力電圧波形と時間との対応関係において、遅延時間の分だけ時間を早くする）。波形観測部２１は、遅延補正部２１０が補正した入力電圧波形を制御信号生成部２２に出力する。そして、ステップＳ５以降の処理を行えばよい。

なお、本開示の第１実施形態及び第２実施形態では、交流電源４を単相の電源として例を示したが、本開示の別の実施形態では交流電源４は三相の電源であってもよい。

なお、本開示の各実施形態における記憶部２３、その他の記憶部は、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部２３、その他の記憶部は、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。

なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

本開示の実施形態における記憶部２３や記憶装置（レジスタ、ラッチを含む）のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部２３や記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。

本開示の実施形態について説明したが、上述のコンバータ制御部１５、インバータ制御部１９、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図１０は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５０は、図１０に示すように、ＣＰＵ６０、メインメモリ７０、ストレージ８０、インターフェース９０を備える。
例えば、上述のコンバータ制御部１５、インバータ制御部１９、その他の制御装置のそれぞれは、コンピュータ５０に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８０に記憶されている。ＣＰＵ６０は、プログラムをストレージ８０から読み出してメインメモリ７０に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６０は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７０に確保する。

ストレージ８０の例としては、ＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（ＣｏｍｐａｃｔＤｉｓｃＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８０は、コンピュータ５０のバスに直接接続された内部メディアであってもよいし、インターフェース９０または通信回線を介してコンピュータ５０に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５０に配信される場合、配信を受けたコンピュータ５０が当該プログラムをメインメモリ７０に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８０は、一時的でない有形の記憶媒体である。

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、種々の省略、種々の置き換え、種々の変更を行ってよい。

＜付記＞
本開示の各実施形態に記載のコンバータ装置２は、例えば以下のように把握される。

（１）第１の態様に係るコンバータ装置２は、スイッチング素子（８ａ、８ｂ）と、交流電源４が出力する電圧に基づく電圧波形を検出する電圧検出部であって、第１抵抗３０１と、第２抵抗３０２と、第３抵抗３０３と、第４抵抗（３０４、３０６）と、第５抵抗（３０５、３０７）と、第６抵抗３０８と、第７抵抗３０９と、第８抵抗３１０と、第９抵抗３１１と、差動アンプ３１４と、キャパシタ３１５とを備え、前記第１抵抗３０１の第１端子が前記交流電源４の一端に接続され、前記第１抵抗３０１の第２端子が前記第３抵抗３０３の第１端子と、前記第４抵抗（３０４、３０６）の第１端子とに接続され、前記第２抵抗３０２の第１端子が前記交流電源４の他端に接続され、前記第２抵抗３０２の第２端子が前記第３抵抗３０３の第２端子と、前記第５抵抗（３０５、３０７）の第１端子とに接続され、前記第４抵抗（３０４、３０６）の第２端子が前記第６抵抗（３０８）の第１端子と、前記差動アンプ３１４の正転入力端子とに接続され、前記第５抵抗（３０５、３０７）の第２端子が前記第７抵抗３０９の第１端子と、前記差動アンプ３１４の反転入力端子とに接続され、前記第６抵抗３０８の第２端子がバイアスを設定するための電圧源に接続され、前記第７抵抗３０９の第２端子が前記第８抵抗３１０の第１端子と、前記第９抵抗３１１の第１端子と、前記差動アンプ３１４の出力端子とに接続され、前記第８抵抗３１０の第２端子がグラウンドに接続され、前記第９抵抗３１１の第２端子がキャパシタ３１５の第１端子に接続され、前記キャパシタ３１５の第２端子が前記グラウンドに接続される電圧検出部３０と、前記電圧検出部３０が検出した前記電圧波形と、基準となる基準電圧波形とを比較し、比較結果に基づいて前記スイッチング素子（８ａ、８ｂ）を制御する制御信号を生成する制御信号生成部２２と、を備える。

このコンバータ装置２において、電圧検出部３０は、電圧波形を検出する。制御信号生成部２２は、電圧検出部３０が検出した電圧波形と、基準波形となる三角波とを比較する。制御信号生成部２２は、その比較結果に基づいて、第１スイッチング信号及び第２スイッチング信号を生成する。
入力電流歪みは、入力電圧波形の歪みが原因となって生じる。そのため、電圧検出部３０が検出した電圧波形が交流電源４から整流回路５に供給される入力電圧波形である場合、制御信号生成部２２は、入力電圧波形を用いることで、入力電流歪みについての情報が反映された第１スイッチング信号及び第２スイッチング信号を、入力電圧波形と基準波形となる三角波との比較結果に応じて直ちに生成することができる。コンバータ装置２は、第１スイッチング信号及び第２スイッチング信号を用いて、スイッチング素子（８ａ、８ｂ）を制御することにより、電源電圧（交流電源４）の歪みによって生じる入力電流の歪みを低減することができる。

（２）第２の態様に係るコンバータ装置２は、（１）のコンバータ装置２であって、前記電圧検出部３０は、前記交流電源４が出力する前記電圧の整流後の半波の電圧波形を検出し、前記制御信号生成部２２は、前記電圧検出部３０が前記整流後の電圧波形を検出する期間に比較した前記比較結果に基づいて前記制御信号を生成し、生成した前記制御信号を前記整流後の電圧波形を検出する期間に続く前記整流後の電圧波形が０となる期間に前記スイッチング素子（８ａ、８ｂ）に出力する。

これにより、制御信号生成部２２は、整流後の半波という短い期間ごとに第１スイッチング信号及び第２スイッチング信号を生成することができる。コンバータ装置２は、第１スイッチング信号及び第２スイッチング信号を用いて、スイッチング素子（８ａ、８ｂ）を制御することにより、電源電圧の歪みによって生じる入力電流の歪みを低減することができる。

（３）第３の態様に係るコンバータ装置２は、スイッチング素子（８ａ、８ｂ）と、交流電源４が出力する電圧に基づく電圧波形を検出する電圧検出部３０であって、第１ダイオード３２１と、第２ダイオード３２２と、第３ダイオード３２３と、第１抵抗（３２４、３２５）と、第２抵抗３２６と、キャパシタ３２７とを備え、前記第１ダイオード３２１のアノード端子が前記交流電源４の一端に接続され、前記第１ダイオード３２１のカソード端子が前記第２ダイオード３２２のカソード端子と、前記第１抵抗（３２４、３２５）の第１端子とに接続され、前記第２ダイオード３２２のアノード端子が前記交流電源４の他端に接続され、前記第３ダイオード３２３のアノード端子がグラウンドに接続され、前記第１抵抗（３２４、４２５）の第２端子が前記第３ダイオード３２３のカソード端子と、前記第２抵抗３２６の第１端子と、キャパシタ３２７の第１端子とに接続され、前記第２抵抗３２６の第２端子が前記グラウンドに接続され、前記キャパシタ３２７の第２端子が前記グラウンドに接続される電圧検出部３０と、前記電圧検出部３０が検出した前記電圧波形と、基準となる基準電圧波形とを比較し、比較結果に基づいて前記スイッチング素子（８ａ、８ｂ）を制御する制御信号を生成する制御信号生成部２２と、を備える。

（４）第４の態様に係るコンバータ装置２は、（１）～（３）のいずれか１つのコンバータ装置２であって、前記交流電源４が出力する電圧のゼロクロス点を検出するゼロクロス検出部１７と、前記ゼロクロス点に基づいて、前記電圧検出部３０によって発生した前記電圧波形の遅延を補正する遅延補正部２１０と、を備える。

このコンバータ装置２において、遅延補正部２１０は、ゼロクロス検出部１７が検出したゼロクロス点に基づいて、電圧検出部３０によって発生した電圧波形の遅延を補正する。その結果、コンバータ装置２は、（１）～（３）のコンバータ装置２に比べて、より高精度に入力電流歪みを補正できる。

（５）第５の態様に係るコンバータ装置２による制御方法は、スイッチング素子（８ａ、８ｂ）と、交流電源４が出力する電圧に基づく電圧波形を検出する電圧検出部であって、第１抵抗３０１と、第２抵抗３０２と、第３抵抗３０３と、第４抵抗（３０４、３０６）と、第５抵抗（３０５、３０７）と、第６抵抗３０８と、第７抵抗３０９と、第８抵抗３１０と、第９抵抗３１１と、差動アンプ３１４と、キャパシタ３１５とを備え、前記第１抵抗３０１の第１端子が前記交流電源４の一端に接続され、前記第１抵抗３０１の第２端子が前記第３抵抗３０３の第１端子と、前記第４抵抗（３０４、３０６）の第１端子とに接続され、前記第２抵抗３０２の第１端子が前記交流電源４の他端に接続され、前記第２抵抗３０２の第２端子が前記第３抵抗３０３の第２端子と、前記第５抵抗（３０５、３０７）の第１端子とに接続され、前記第４抵抗（３０４、３０６）の第２端子が前記第６抵抗（３０８）の第１端子と、前記差動アンプ３１４の正転入力端子とに接続され、前記第５抵抗（３０５、３０７）の第２端子が前記第７抵抗３０９の第１端子と、前記差動アンプ３１４の反転入力端子とに接続され、前記第６抵抗３０８の第２端子がバイアスを設定するための電圧源に接続され、前記第７抵抗３０９の第２端子が前記第８抵抗３１０の第１端子と、前記第９抵抗３１１の第１端子と、前記差動アンプ３１４の出力端子とに接続され、前記第８抵抗３１０の第２端子がグラウンドに接続され、前記第９抵抗３１１の第２端子がキャパシタ３１５の第１端子に接続され、前記キャパシタ３１５の第２端子が前記グラウンドに接続される電圧検出部３０とを備えるコンバータ装置２による制御方法であって、前記交流電源４が出力する電圧に基づく電圧波形を検出することと、検出した前記電圧波形と、基準となる基準電圧波形とを比較することと、比較結果に基づいて前記スイッチング素子（８ａ、８ｂ）を制御する制御信号を生成することと、を含む。

このコンバータ装置２による制御方法により、コンバータ装置２において、電圧検出部３０は、電圧波形を検出する。制御信号生成部２２は、電圧検出部３０が検出した電圧波形と、基準波形となる三角波とを比較する。制御信号生成部２２は、その比較結果に基づいて、第１スイッチング信号及び第２スイッチング信号を生成する。
入力電流歪みは、入力電圧波形の歪みが原因となって生じる。そのため、電圧検出部３０が検出した電圧波形が交流電源４から整流回路５に供給される入力電圧波形である場合、制御信号生成部２２は、入力電圧波形を用いることで、入力電流歪みについての情報が反映された第１スイッチング信号及び第２スイッチング信号を、入力電圧波形と基準波形となる三角波との比較結果に応じて直ちに生成することができる。コンバータ装置２は、第１スイッチング信号及び第２スイッチング信号を用いて、スイッチング素子（８ａ、８ｂ）を制御することにより、電源電圧（交流電源４）の歪みによって生じる入力電流の歪みを低減することができる。

（６）第６の態様に係るコンバータ装置２による制御方法は、スイッチング素子（８ａ、８ｂ）と、交流電源４が出力する電圧に基づく電圧波形を検出する電圧検出部３０であって、第１ダイオード３２１と、第２ダイオード３２２と、第３ダイオード３２３と、第１抵抗（３２４、３２５）と、第２抵抗３２６と、キャパシタ３２７とを備え、前記第１ダイオード３２１のアノード端子が前記交流電源４の一端に接続され、前記第１ダイオード３２１のカソード端子が前記第２ダイオード３２２のカソード端子と、前記第１抵抗（３２４、３２５）の第１端子とに接続され、前記第２ダイオード３２２のアノード端子が前記交流電源４の他端に接続され、前記第３ダイオード３２３のアノード端子がグラウンドに接続され、前記第１抵抗（３２４、４２５）の第２端子が前記第３ダイオード３２３のカソード端子と、前記第２抵抗３２６の第１端子と、キャパシタ３２７の第１端子とに接続され、前記第２抵抗３２６の第２端子が前記グラウンドに接続され、前記キャパシタ３２７の第２端子が前記グラウンドに接続される電圧検出部３０とを備えるコンバータ装置２による制御方法であって、前記交流電源４が出力する電圧に基づく電圧波形を検出することと、検出した前記電圧波形と、基準となる基準電圧波形とを比較することと、比較結果に基づいて前記スイッチング素子（８ａ、８ｂ）を制御する制御信号を生成することと、を含む。

（７）第７の態様に係るプログラムは、スイッチング素子（８ａ、８ｂ）と、交流電源４が出力する電圧に基づく電圧波形を検出する電圧検出部であって、第１抵抗３０１と、第２抵抗３０２と、第３抵抗３０３と、第４抵抗（３０４、３０６）と、第５抵抗（３０５、３０７）と、第６抵抗３０８と、第７抵抗３０９と、第８抵抗３１０と、第９抵抗３１１と、差動アンプ３１４と、キャパシタ３１５とを備え、前記第１抵抗３０１の第１端子が前記交流電源４の一端に接続され、前記第１抵抗３０１の第２端子が前記第３抵抗３０３の第１端子と、前記第４抵抗（３０４、３０６）の第１端子とに接続され、前記第２抵抗３０２の第１端子が前記交流電源４の他端に接続され、前記第２抵抗３０２の第２端子が前記第３抵抗３０３の第２端子と、前記第５抵抗（３０５、３０７）の第１端子とに接続され、前記第４抵抗（３０４、３０６）の第２端子が前記第６抵抗（３０８）の第１端子と、前記差動アンプ３１４の正転入力端子とに接続され、前記第５抵抗（３０５、３０７）の第２端子が前記第７抵抗３０９の第１端子と、前記差動アンプ３１４の反転入力端子とに接続され、前記第６抵抗３０８の第２端子がバイアスを設定するための電圧源に接続され、前記第７抵抗３０９の第２端子が前記第８抵抗３１０の第１端子と、前記第９抵抗３１１の第１端子と、前記差動アンプ３１４の出力端子とに接続され、前記第８抵抗３１０の第２端子がグラウンドに接続され、前記第９抵抗３１１の第２端子がキャパシタ３１５の第１端子に接続され、前記キャパシタ３１５の第２端子が前記グラウンドに接続される電圧検出部３０とを備えるコンバータ装置２のコンピュータに、前記交流電源４が出力する電圧に基づく電圧波形を検出することと、検出した前記電圧波形と、基準となる基準電圧波形とを比較することと、比較結果に基づいて前記スイッチング素子（８ａ、８ｂ）を制御する制御信号を生成することと、を実行させる。

このプログラムにより、コンバータ装置２において、電圧検出部３０は、電圧波形を検出する。制御信号生成部２２は、電圧検出部３０が検出した電圧波形と、基準波形となる三角波とを比較する。制御信号生成部２２は、その比較結果に基づいて、第１スイッチング信号及び第２スイッチング信号を生成する。
入力電流歪みは、入力電圧波形の歪みが原因となって生じる。そのため、電圧検出部３０が検出した電圧波形が交流電源４から整流回路５に供給される入力電圧波形である場合、制御信号生成部２２は、入力電圧波形を用いることで、入力電流歪みについての情報が反映された第１スイッチング信号及び第２スイッチング信号を、入力電圧波形と基準波形となる三角波との比較結果に応じて直ちに生成することができる。コンバータ装置２は、第１スイッチング信号及び第２スイッチング信号を用いて、スイッチング素子（８ａ、８ｂ）を制御することにより、電源電圧（交流電源４）の歪みによって生じる入力電流の歪みを低減することができる。

（８）第８の態様に係るプログラムは、スイッチング素子（８ａ、８ｂ）と、交流電源４が出力する電圧に基づく電圧波形を検出する電圧検出部３０であって、第１ダイオード３２１と、第２ダイオード３２２と、第３ダイオード３２３と、第１抵抗（３２４、３２５）と、第２抵抗３２６と、キャパシタ３２７とを備え、前記第１ダイオード３２１のアノード端子が前記交流電源４の一端に接続され、前記第１ダイオード３２１のカソード端子が前記第２ダイオード３２２のカソード端子と、前記第１抵抗（３２４、３２５）の第１端子とに接続され、前記第２ダイオード３２２のアノード端子が前記交流電源４の他端に接続され、前記第３ダイオード３２３のアノード端子がグラウンドに接続され、前記第１抵抗（３２４、４２５）の第２端子が前記第３ダイオード３２３のカソード端子と、前記第２抵抗３２６の第１端子と、キャパシタ３２７の第１端子とに接続され、前記第２抵抗３２６の第２端子が前記グラウンドに接続され、前記キャパシタ３２７の第２端子が前記グラウンドに接続される電圧検出部３０とを備えるコンバータ装置２のコンピュータに、前記交流電源４が出力する電圧に基づく電圧波形を検出することと、検出した前記電圧波形と、基準となる基準電圧波形とを比較することと、比較結果に基づいて前記スイッチング素子（８ａ、８ｂ）を制御する制御信号を生成することと、を実行させる。

１・・・モータ駆動装置
２・・・コンバータ装置
３・・・インバータ装置
４・・・交流電源
５・・・整流回路
６ａ、６ｂ・・・リアクトル
７ａ、７ｂ、１７５、３１２、３１３、３２１、３２２、３２３・・・ダイオード
８ａ、８ｂ・・・スイッチング素子
１０ａ、１０ｂ・・・スイッチング回路
１２・・・平滑コンデンサ
１５・・・コンバータ制御部
１７・・・ゼロクロス検出部
２１・・・波形観測部
２２・・・制御信号生成部
２３・・・記憶部
３０・・・電圧検出部
５０・・・コンピュータ
６０・・・ＣＰＵ
７０・・・メインメモリ
８０・・・ストレージ
９０・・・インターフェース
１７１、１７２、１７３、３０１、３０２、３０３、３０４、３０５、３０６、３０７、３０８、３０９、３１０、３１１、３２４、３２５、３２６・・・抵抗
１７４、１７７、３１５、３２７・・・キャパシタ
１７６・・・フォトカプラ
３１４・・・差動アンプ
Ｌｐ・・・正極母線

Claims

スイッチング素子と、
交流電源が出力する電圧に基づく電圧波形を検出する電圧検出部であって、第１抵抗と、第２抵抗と、第３抵抗と、第４抵抗と、第５抵抗と、第６抵抗と、第７抵抗と、第８抵抗と、第９抵抗と、差動アンプと、キャパシタとを備え、前記第１抵抗の第１端子が前記交流電源の一端に接続され、前記第１抵抗の第２端子が前記第３抵抗の第１端子と、前記第４抵抗の第１端子とに接続され、前記第２抵抗の第１端子が前記交流電源の他端に接続され、前記第２抵抗の第２端子が前記第３抵抗の第２端子と、前記第５抵抗の第１端子とに接続され、前記第４抵抗の第２端子が前記第６抵抗の第１端子と、前記差動アンプの正転入力端子とに接続され、前記第５抵抗の第２端子が前記第７抵抗の第１端子と、前記差動アンプの反転入力端子とに接続され、前記第６抵抗の第２端子がバイアスを設定するための電圧源に接続され、前記第７抵抗の第２端子が前記第８抵抗の第１端子と、前記第９抵抗の第１端子と、前記差動アンプの出力端子とに接続され、前記第８抵抗の第２端子がグラウンドに接続され、前記第９抵抗の第２端子がキャパシタの第１端子に接続され、前記キャパシタの第２端子が前記グラウンドに接続される電圧検出部と、
前記電圧検出部が検出した前記電圧波形と、基準となる基準電圧波形とを比較し、比較結果に基づいて前記スイッチング素子を制御する制御信号を生成する制御信号生成部と、
を備えるコンバータ装置。
前記電圧検出部は、
前記交流電源が出力する前記電圧の整流後の半波の電圧波形を検出し、
前記制御信号生成部は、
前記電圧検出部が前記整流後の電圧波形を検出する期間に比較した前記比較結果に基づいて前記制御信号を生成し、生成した前記制御信号を前記整流後の電圧波形を検出する期間に続く前記整流後の電圧波形が０となる期間に前記スイッチング素子に出力する、
請求項１に記載のコンバータ装置。
スイッチング素子と、第１抵抗と、第２抵抗と、第３抵抗と、第４抵抗と、第５抵抗と、第６抵抗と、第７抵抗と、第８抵抗と、第９抵抗と、差動アンプと、キャパシタとを備え、前記第１抵抗の第１端子が交流電源の一端に接続され、前記第１抵抗の第２端子が前記第３抵抗の第１端子と、前記第４抵抗の第１端子とに接続され、前記第２抵抗の第１端子が前記交流電源の他端に接続され、前記第２抵抗の第２端子が前記第３抵抗の第２端子と、前記第５抵抗の第１端子とに接続され、前記第４抵抗の第２端子が前記第６抵抗の第１端子と、前記差動アンプの正転入力端子とに接続され、前記第５抵抗の第２端子が前記第７抵抗の第１端子と、前記差動アンプの反転入力端子とに接続され、前記第６抵抗の第２端子がバイアスを設定するための電圧源に接続され、前記第７抵抗の第２端子が前記第８抵抗の第１端子と、前記第９抵抗の第１端子と、前記差動アンプの出力端子とに接続され、前記第８抵抗の第２端子がグラウンドに接続され、前記第９抵抗の第２端子がキャパシタの第１端子に接続され、前記キャパシタの第２端子が前記グラウンドに接続される電圧検出部とを備えるコンバータ装置による制御方法であって、
前記交流電源が出力する電圧に基づく電圧波形を検出することと、
検出した前記電圧波形と、基準となる基準電圧波形とを比較することと、
比較結果に基づいて前記スイッチング素子を制御する制御信号を生成することと、
を含むコンバータ装置による制御方法。
スイッチング素子と、第１抵抗と、第２抵抗と、第３抵抗と、第４抵抗と、第５抵抗と、第６抵抗と、第７抵抗と、第８抵抗と、第９抵抗と、差動アンプと、キャパシタとを備え、前記第１抵抗の第１端子が交流電源の一端に接続され、前記第１抵抗の第２端子が前記第３抵抗の第１端子と、前記第４抵抗の第１端子とに接続され、前記第２抵抗の第１端子が前記交流電源の他端に接続され、前記第２抵抗の第２端子が前記第３抵抗の第２端子と、前記第５抵抗の第１端子とに接続され、前記第４抵抗の第２端子が前記第６抵抗の第１端子と、前記差動アンプの正転入力端子とに接続され、前記第５抵抗の第２端子が前記第７抵抗の第１端子と、前記差動アンプの反転入力端子とに接続され、前記第６抵抗の第２端子がバイアスを設定するための電圧源に接続され、前記第７抵抗の第２端子が前記第８抵抗の第１端子と、前記第９抵抗の第１端子と、前記差動アンプの出力端子とに接続され、前記第８抵抗の第２端子がグラウンドに接続され、前記第９抵抗の第２端子がキャパシタの第１端子に接続され、前記キャパシタの第２端子が前記グラウンドに接続される電圧検出部とを備えるコンバータ装置のコンピュータに、
前記交流電源が出力する電圧に基づく電圧波形を検出することと、
検出した前記電圧波形と、基準となる基準電圧波形とを比較することと、
比較結果に基づいて前記スイッチング素子を制御する制御信号を生成することと、
を実行させるプログラム。