JP7445498B2 - 制御装置、制御方法及びプログラム - Google Patents
制御装置、制御方法及びプログラム Download PDFInfo
- Publication number
- JP7445498B2 JP7445498B2 JP2020065945A JP2020065945A JP7445498B2 JP 7445498 B2 JP7445498 B2 JP 7445498B2 JP 2020065945 A JP2020065945 A JP 2020065945A JP 2020065945 A JP2020065945 A JP 2020065945A JP 7445498 B2 JP7445498 B2 JP 7445498B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- input current
- control signal
- parameter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 68
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 91
- 238000005259 measurement Methods 0.000 claims description 75
- 238000001514 detection method Methods 0.000 description 32
- 238000012545 processing Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 229910001219 R-phase Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000009499 grossing Methods 0.000 description 6
- 230000018199 S phase Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 101000849522 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) 40S ribosomal protein S13 Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Description
特許文献1には、関連する技術として、インバータの電圧指令と出
力電圧との間に誤差電圧が発生することによるスイッチング素子の短絡を補償するデッドタイム補償に関する技術が開示されている。
以下、図面を参照しながら実施形態について詳しく説明する。
(モータ駆動装置の構成)
本開示の一実施形態によるモータ駆動装置について説明する。
図1は、本開示の一実施形態によるモータ駆動装置1の構成を示す図である。モータ駆動装置1は、三相交流電源4からの交流電力を直流電力に変換し、その直流電力を三相交流電力に変換して圧縮機モータ20に出力する装置である。モータ駆動装置1は、図1に示すように、コンバータ装置2(リアクトルの両端の差電圧に応じた電流が流れる回路の一例、コンバータ回路の一例)、インバータ装置3、リアクトル6a、6b、6c、平滑コンデンサ12、コンバータ制御部15、ゼロクロス検出部17、インバータ制御部19、入力電流検出部30を備える。
リアクトル6a、スイッチング素子7a、スイッチング素子8aは、第1スイッチング回路を構成する。第1スイッチング回路は、R相に対応する回路である。
リアクトル6b、スイッチング素子7b、スイッチング素子8bは、第2スイッチング回路を構成する。第2スイッチング回路は、S相に対応する回路である。
リアクトル6c、スイッチング素子7c、スイッチング素子8cは、第3スイッチング回路を構成する。第3スイッチング回路は、T相に対応する回路である。
これら第1~第3スイッチング回路と平滑コンデンサ12とによって整流回路が構成される。この整流回路は、インバータ装置3に入力される電圧を生成する。
同様に、スイッチング素子7b、スイッチング素子8bは、コンバータ制御部15が生成する信号SgRに応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第2スイッチング回路に流れる電流の値を変化させる。
また、スイッチング素子7c、スイッチング素子8vは、コンバータ制御部15が生成する信号SgTに応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第3スイッチング回路に流れる電流の値を変化させる。
なお、スイッチング素子7a、7b、7c、8a、8b、8cとしては、電界効果トランジスタ(FET:Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)等が挙げられる。
スイッチング素子181~186は、ブリッジ回路を構成する。具体的には、スイッチング素子181と182、スイッチング素子183と184、スイッチング素子185と186のそれぞれが対を成してブリッジ回路が構成される。スイッチング素子181~186のそれぞれは、インバータ制御部19から受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、スイッチング素子181~186のそれぞれに流れる電流を制御し、圧縮機モータ20を駆動する三相交流電力を生成する。この三相交流電力が圧縮機モータ20に出力されることにより、圧縮機モータ20が動作する。
直流電圧検出部は、インバータ装置3におけるブリッジ回路の入力直流電圧Vdcを検出する検出部である。
モータ電流検出部は、圧縮機モータ20に流れる各相電流iu、iv、iwを検出する検出部である。モータ電流検出部は、これらの検出値Vdc、iu、iv、iwをインバータ制御部19に入力する。なお、モータ電流検出部は、インバータ装置3におけるブリッジ回路と平滑コンデンサ12の間の負極側電力線に流れる電流を検出し、この検出信号から各相電流iu、iv、iwを取得するものであってもよい。
コンバータ制御部15は、図2に示すように、波形観測部21、位相調整部22、制御信号生成部23(信号生成部の一例、制御部の一例)、歪み測定部24、記憶部25を備える。
ここで、R相に対応する第1スイッチング回路を制御するための電圧指令である第1スイッチング信号SgRの生成について、具体例を挙げて説明する。
なお、図3に示す入力電流IRにおけるリップル成分の移動平均の例は、スイッチング素子8aがオン状態となっている各期間の中央のタイミング、すなわち、入力電流IRの黒丸のタイミングで入力電流IRをサンプリングする場合の例である。
歪みが発生した場合(すなわち、歪み率が0でない場合)、制御信号生成部23は、歪み率μが0の場合のR相の電圧指令VRに、歪み補償量ΔVRを加えて電圧指令である第1スイッチング信号SgRを生成する。
なお、ここでの歪みは、次の式(1)によって示される歪み率μである。
そして、制御信号生成部23は、歪み測定部24が測定した入力電流の歪みが最も小さいときのパラメータを用いて電圧指令を生成することにより、入力電流における歪みを打ち消すことができる。
ここでは、図5及び図6に示すコンバータ制御部15の処理フローについて説明する。
なお、図5及び図6に示すコンバータ制御部15の処理は、R相の入力電流IRについての処理である。
制御信号生成部23は、第1の入力電流の歪みが最小であると判定した場合(ステップS23aにおいてYES)、つまり、3つの異なるパラメータVc1、Vc1-ΔVc、Vc1+ΔVcのうち中間の値(この場合、パラメータVc1)を用いたときに歪みが極小値をとると判定した場合、固定値として設定するパラメータとして第1の入力電流の歪みが得られるパラメータ(この場合、パラメータParam1)を、例えば、記憶部25に書き込むことにより設定し(ステップS24a)、パラメータθonを設定する処理へ進める。
制御信号生成部23は、第2の入力電流の歪みが最小であると判定した場合(ステップS25aにおいてYES)、固定値として設定するパラメータとして第2の入力電流の歪みが得られるパラメータ(この場合、パラメータParam2)を設定し(ステップS26a)、パラメータθonを設定する処理へ進める。
制御信号生成部23は、第1の入力電流の歪みが最小であると判定した場合(ステップS23bにおいてYES)、つまり、3つの異なるパラメータθon1、θon1-Δθon、θon1+Δθonのうち中間の値(この場合、パラメータθon1)を用いたときに歪みが極小値をとると判定した場合、固定値として設定するパラメータとして第1の入力電流の歪みが得られるパラメータ(この場合、パラメータParam1)を、例えば、記憶部25に書き込むことにより設定し(ステップS24b)、パラメータθoffを設定する処理へ進める。
制御信号生成部23は、第2の入力電流の歪みが最小であると判定した場合(ステップS25bにおいてYES)、固定値として設定するパラメータとして第2の入力電流の歪みが得られるパラメータ(この場合、パラメータParam2)を設定し(ステップS26b)、パラメータθoffを設定する処理へ進める。
制御信号生成部23は、第1の入力電流の歪みが最小であると判定した場合(ステップS23cにおいてYES)、つまり、3つの異なるパラメータθoff1、θoff1-Δθoff、θoff1+Δθoffのうち中間の値(この場合、パラメータθoff1)を用いたときに歪みが極小値をとると判定した場合、固定値として設定するパラメータとして第1の入力電流の歪みが得られるパラメータ(この場合、パラメータParam1)を、例えば、記憶部25に書き込むことにより設定する(ステップS24c)。
そして、制御信号生成部23は、図5に示すステップS1、ステップS2、ステップS3のすべてのステップでパラメータParam1が設定されたか否かを判定するステップS4の処理へ進める。
制御信号生成部23は、第2の入力電流の歪みが最小であると判定した場合(ステップS25cにおいてYES)、固定値として設定するパラメータとして第2の入力電流の歪みが得られるパラメータ(この場合、パラメータParam2)を設定する(ステップS26c)。
そして、制御信号生成部23は、図5に示すステップS1、ステップS2、ステップS3のすべてのステップでパラメータParam1が設定されたか否かを判定するステップS4の処理へ進める。
そして、制御信号生成部23は、図5に示すステップS1、ステップS2、ステップS3のすべてのステップでパラメータParam1が設定されたか否かを判定するステップS4の処理へ進める。
また、制御信号生成部23は、ステップS4の処理において、ステップS1、ステップS2、ステップS3のすべてのステップでパラメータParam1が設定されたと判定した場合、処理を完了する。
制御信号生成部23は、設定したVc、θon、θoffをパラメータとして電圧指令を生成する。
本開示の一実施形態によるモータ駆動装置1のコンバータ制御部15において、制御信号生成部23は、リアクトル(6a、6b、6c)の両端の差電圧に応じた電流が流れるコンバータ回路において流れる当該電流を制御するスイッチング信号(第1スイッチング信号、第2スイッチング信号、第3スイッチング信号)を生成する。歪み測定部24は、制御信号生成部23が生成するスイッチング信号についてコンバータ回路に流れる電流のリップル成分の移動平均に基づいて歪みを測定する。
こうすることで、モータ駆動装置1は、制御信号生成部23、リアクトルの両端の差電圧に応じた電流が流れるコンバータ回路を、生成したスイッチング信号で制御することが可能になり、スイッチング素子の短絡を防止する期間に生じる入力電流の歪みを低減することができる。
つまり、Vcをf5s×sin(5θ)+f5c×cos(5θ)+f7s×sin(7θ)+f7c×cos(7θ)+・・・と定義し、f5s、f5c、f7s、f7c、・・・を変更することにより、5次、7次、・・・の高調波成分を低減するものであってもよい。なお、f5sは、5次高調波の正弦波成分の振幅を示す。また、f5cは、5次高調波の余弦波成分の振幅を示す。また、f7sは、7次高調波の正弦波成分の振幅を示す。また、f7cは、7次高調波の余弦波成分の振幅を示す。
また、本開示の一実施形態においてコンバータ制御部15が歪みの極小値を特定する方法は、上記の方法に限定するものではない。本開示の一実施形態においてコンバータ制御部15が歪みの極小値を特定する方法は、ニュートン法など別の方法を用いるものであってもよい。
図7は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図7に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述のコンバータ制御部15、インバータ制御部19、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
本開示の各実施形態に記載の制御装置(15)、制御方法及びプログラムは、例えば以下のように把握される。
2・・・コンバータ装置
3・・・インバータ装置
5・・・コンピュータ
6・・・CPU
6a、6b、6c・・・リアクトル
7・・・メインメモリ
7a、7b、7c、8a、8b、8c、181、182、183、184、185、186・・・スイッチング素子
8・・・ストレージ
9・・・インターフェース
12・・・平滑コンデンサ
15・・・コンバータ制御部
17・・・ゼロクロス検出部
19・・・インバータ制御部
20・・・圧縮機モータ
21・・・波形観測部
22・・・位相調整部
23・・・制御信号生成部
24・・・歪み測定部
25・・・記憶部
30・・・入力電流検出部
Claims (5)
- リアクトルの両端の差電圧に応じた電流を流す回路に流れる当該電流を、前記差電圧に基づいて制御する制御信号を生成する信号生成部と、
前記回路において直列に接続された2つのスイッチング素子の一方がオン状態となっている各期間の中央のタイミング、または、前記制御信号の三角波キャリアの頂点のタイミングにおいて、入力電流を検出し、検出した入力電流から移動平均により求めた基本波電流成分と各高調波電流成分の2乗平均との割合により、前記回路における前記スイッチング素子の短絡を防止する期間に生じる入力電流の歪みを測定する歪み測定部と、
を備える制御装置。 - 前記リアクトルの両端の差電圧に応じた電流を流す回路は、コンバータ回路である、
請求項1に記載の制御装置。 - 前記信号生成部が生成した制御信号を用いて前記回路を制御する制御部、
を備え、
前記信号生成部は、
前記歪みが極小値または最小値となる制御信号を生成する、
請求項1または請求項2に記載の制御装置。 - リアクトルの両端の差電圧に応じた電流が流れる回路に流れる当該電流を、前記差電圧に基づいて制御する制御信号を生成することと、
前記回路において直列に接続された2つのスイッチング素子の一方がオン状態となっている各期間の中央のタイミング、または、前記制御信号の三角波キャリアの頂点のタイミングにおいて、入力電流を検出し、検出した入力電流から移動平均により求めた基本波電流成分と各高調波電流成分の2乗平均との割合により、前記回路におけるスイッチング素子の短絡を防止する期間に生じる入力電流の歪みを測定することと、
を含む制御方法。 - コンピュータに、
リアクトルの両端の差電圧に応じた電流が流れる回路に流れる当該電流を、前記差電圧に基づいて制御する制御信号を生成することと、
前記回路において直列に接続された2つのスイッチング素子の一方がオン状態となっている各期間の中央のタイミング、または、前記制御信号の三角波キャリアの頂点のタイミングにおいて、入力電流を検出し、検出した入力電流から移動平均により求めた基本波電流成分と各高調波電流成分の2乗平均との割合により、前記回路におけるスイッチング素子の短絡を防止する期間に生じる入力電流の歪みを測定することと、
を実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020065945A JP7445498B2 (ja) | 2020-04-01 | 2020-04-01 | 制御装置、制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020065945A JP7445498B2 (ja) | 2020-04-01 | 2020-04-01 | 制御装置、制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021164334A JP2021164334A (ja) | 2021-10-11 |
JP7445498B2 true JP7445498B2 (ja) | 2024-03-07 |
Family
ID=78005266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020065945A Active JP7445498B2 (ja) | 2020-04-01 | 2020-04-01 | 制御装置、制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7445498B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001238488A (ja) | 2000-02-23 | 2001-08-31 | Mitsubishi Electric Corp | エレベータ用直流電動機の駆動装置 |
JP2012100444A (ja) | 2010-11-02 | 2012-05-24 | Nippon Soken Inc | 電力変換装置 |
JP2012161222A (ja) | 2011-02-03 | 2012-08-23 | Meidensha Corp | 並列多重チョッパ装置 |
WO2017033634A1 (ja) | 2015-08-26 | 2017-03-02 | 三菱電機株式会社 | 電源回生コンバータおよびモータ制御装置 |
JP2019193374A (ja) | 2018-04-20 | 2019-10-31 | 株式会社ミツバ | モータ制御装置及び直流モータの電流リップル検出方法 |
-
2020
- 2020-04-01 JP JP2020065945A patent/JP7445498B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001238488A (ja) | 2000-02-23 | 2001-08-31 | Mitsubishi Electric Corp | エレベータ用直流電動機の駆動装置 |
JP2012100444A (ja) | 2010-11-02 | 2012-05-24 | Nippon Soken Inc | 電力変換装置 |
JP2012161222A (ja) | 2011-02-03 | 2012-08-23 | Meidensha Corp | 並列多重チョッパ装置 |
WO2017033634A1 (ja) | 2015-08-26 | 2017-03-02 | 三菱電機株式会社 | 電源回生コンバータおよびモータ制御装置 |
JP2019193374A (ja) | 2018-04-20 | 2019-10-31 | 株式会社ミツバ | モータ制御装置及び直流モータの電流リップル検出方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021164334A (ja) | 2021-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5658224B2 (ja) | 回生型高圧インバータの制御装置 | |
Trinh et al. | An improved control strategy of three-phase PWM rectifiers under input voltage distortions and DC-offset measurement errors | |
JP5952087B2 (ja) | 電力変換装置 | |
JP6178433B2 (ja) | 電力変換装置 | |
CN108039729A (zh) | 弱电网下基于模式自适应的多逆变器系统稳定控制方法 | |
JP2016163406A (ja) | アクティブフィルタ、及びそれを用いたモータ駆動装置、並びに冷凍装置 | |
JP6871835B2 (ja) | 制御装置、制御方法及びプログラム | |
JP7445498B2 (ja) | 制御装置、制御方法及びプログラム | |
JP4826730B2 (ja) | 電力変換装置 | |
WO2019208325A1 (ja) | 制御装置、空気調和機、制御方法及びプログラム | |
JP2018109859A (ja) | 制御装置、電力変換装置、モータ駆動装置、及び、それを用いた冷凍機器 | |
JP6305363B2 (ja) | インバータ装置および車両 | |
JP7451075B2 (ja) | 制御装置、補正方法及びプログラム | |
JP5078144B2 (ja) | 電力変換方法および電力変換装置 | |
Wang et al. | A three‐vector‐based direct power control strategy for three‐phase voltage source PWM converters | |
JP7265838B2 (ja) | コンバータ装置、制御方法及びプログラム | |
JP2014107962A (ja) | 高調波抑制装置 | |
JP6943731B2 (ja) | アクティブフィルタ、アクティブフィルタによる算出方法、モータ駆動装置による制御方法及びプログラム | |
JP7328834B2 (ja) | コンバータ装置、制御方法及びプログラム | |
JPWO2017010142A1 (ja) | 電力変換装置 | |
JP4924587B2 (ja) | 直接形交流電力変換装置の制御方法 | |
JP6974161B2 (ja) | 制御装置、制御方法及びプログラム | |
JP2022159808A (ja) | コンバータ制御装置、コンバータシステム、制御方法及びプログラム | |
JP4870025B2 (ja) | マトリックスコンバータ制御装置 | |
KR20200001300A (ko) | 분산전원 계통연계 장치의 제어 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20230216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7445498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |