JPH04316213A - 周波数差検出回路 - Google Patents
周波数差検出回路Info
- Publication number
- JPH04316213A JPH04316213A JP3082769A JP8276991A JPH04316213A JP H04316213 A JPH04316213 A JP H04316213A JP 3082769 A JP3082769 A JP 3082769A JP 8276991 A JP8276991 A JP 8276991A JP H04316213 A JPH04316213 A JP H04316213A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- quadrant
- detection circuit
- frequency difference
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 38
- 230000007704 transition Effects 0.000 claims description 6
- 238000005070 sampling Methods 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 abstract description 10
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は基準周波数信号に対し周
波数差を有する信号における基準周波数信号に対する周
波数差および周波数差の方向を検出する周波数差検出回
路に関する。
波数差を有する信号における基準周波数信号に対する周
波数差および周波数差の方向を検出する周波数差検出回
路に関する。
【０００２】
【従来の技術】従来、この種の周波数差検出回路は、図
４に示すように、まず、位相検波器１，ループフィルタ
２，電圧制御発振器（ＶＣＯ）３，分周回路４からなる
ＰＬＬ回路２０と周波数差論理判定回路１２とを備えて
いる。この入力端子２１から基準周波数ｆに対して周波
数差Δｆだけ＋又は−にシフトしたｆ＋Δｆ又はｆ−Δ
ｆの信号を入力する。次にＶＣＯ３が４（ｆ＋Δｆ）又
は４（ｆ−Δｆ）の信号を発振する。次に分周器４で１
／４分周して位相検波器１で入力信号と位相検出を行い
、最終的に入力信号と位相同期した同相信号４Ａ１と、
同相信号４Ａ１を９０度移相した９０度移相信号４Ｂを
取り出す。ここで、周波数差論理判定回路１２は、同相
信号４Ａ１と９０度移相信号４Ｂと、入力端子２４の基
準信号２４Ａとを入力し、基準信号２４Ａの周波数ｆの
立上りと立下りとでサンリングした後に論理演算処理に
より、周波数差による位相スリップの検出を行っている
。今基準周波数ｆと周波数差Δｆの比Δｆ／ｆが２５％
以下の場合には、基準周波数の１周期の中で位相スリッ
プの検出を順次行うことが可能であった。
４に示すように、まず、位相検波器１，ループフィルタ
２，電圧制御発振器（ＶＣＯ）３，分周回路４からなる
ＰＬＬ回路２０と周波数差論理判定回路１２とを備えて
いる。この入力端子２１から基準周波数ｆに対して周波
数差Δｆだけ＋又は−にシフトしたｆ＋Δｆ又はｆ−Δ
ｆの信号を入力する。次にＶＣＯ３が４（ｆ＋Δｆ）又
は４（ｆ−Δｆ）の信号を発振する。次に分周器４で１
／４分周して位相検波器１で入力信号と位相検出を行い
、最終的に入力信号と位相同期した同相信号４Ａ１と、
同相信号４Ａ１を９０度移相した９０度移相信号４Ｂを
取り出す。ここで、周波数差論理判定回路１２は、同相
信号４Ａ１と９０度移相信号４Ｂと、入力端子２４の基
準信号２４Ａとを入力し、基準信号２４Ａの周波数ｆの
立上りと立下りとでサンリングした後に論理演算処理に
より、周波数差による位相スリップの検出を行っている
。今基準周波数ｆと周波数差Δｆの比Δｆ／ｆが２５％
以下の場合には、基準周波数の１周期の中で位相スリッ
プの検出を順次行うことが可能であった。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の周波数差検出回路では、周波数差が基準周波数
信号に対して＋／−２５％以上ある信号では、（例えば
５ＭＨｚ基準に対して３．７５ＭＨｚ以下又は６．２５
ＭＨｚ以上）基準周波数の１周期内に位相スリップが検
出されないか、複数個ある位相スリップのスリップ検出
を誤るという欠点があった。
た従来の周波数差検出回路では、周波数差が基準周波数
信号に対して＋／−２５％以上ある信号では、（例えば
５ＭＨｚ基準に対して３．７５ＭＨｚ以下又は６．２５
ＭＨｚ以上）基準周波数の１周期内に位相スリップが検
出されないか、複数個ある位相スリップのスリップ検出
を誤るという欠点があった。
【０００４】
【課題を解決するための手段】本発明の周波数差検出回
路は、固定の基準周波数信号に対して任意の周波数差の
ある入力信号から前記周波数差を検出する周波数差検出
回路において、前記入力信号と同相の第１の信号、前記
第１の信号に対し９０度移相した第２の信号ならびに前
記基準周波数信号を入力して前記基準周波数信号のパル
スの立上りと立下りとで前記第１および第２の信号をサ
ンプリングした１つ前の象限データと今の時点の象限デ
ータとを比較して象限移行の判定を行う象限変化検出回
路と、前記基準周波数信号の反転信号と前記第１および
第２の信号とを入力して象限移行が進み方向か送れ方向
かを判定する象限検出回路とを有する。
路は、固定の基準周波数信号に対して任意の周波数差の
ある入力信号から前記周波数差を検出する周波数差検出
回路において、前記入力信号と同相の第１の信号、前記
第１の信号に対し９０度移相した第２の信号ならびに前
記基準周波数信号を入力して前記基準周波数信号のパル
スの立上りと立下りとで前記第１および第２の信号をサ
ンプリングした１つ前の象限データと今の時点の象限デ
ータとを比較して象限移行の判定を行う象限変化検出回
路と、前記基準周波数信号の反転信号と前記第１および
第２の信号とを入力して象限移行が進み方向か送れ方向
かを判定する象限検出回路とを有する。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００６】図１は本発明の一実施例のブロック図、図
２は本実施例の位相スリップ信号出力の説明図、図３は
本実施例の各部の信号のタイミングチャートである。
２は本実施例の位相スリップ信号出力の説明図、図３は
本実施例の各部の信号のタイミングチャートである。
【０００７】図１の実施例は、従来例と同様のＰＬＬ回
路２０に対して本実施例で象限変化検出回路６，象限検
出回路７，ＥＸ−ＯＲ回路８，ゲート回路９，ＯＲ回路
１０，分周回路１１を設けている。
路２０に対して本実施例で象限変化検出回路６，象限検
出回路７，ＥＸ−ＯＲ回路８，ゲート回路９，ＯＲ回路
１０，分周回路１１を設けている。
【０００８】次に本実施例の動作を説明する。ＰＬＬ回
路２０の出力である同相（０度）の入力信号Ｂ１，入力
信号Ｂ１から９０度移相されている入力信号Ｃ１，基準
周波数信号Ａを入力した象限変化検出回路６は、この０
度位相の信号Ｂ１（又はＢ２）と９０度位相の信号Ｃ１
（又はＣ２）を基準周波数信号Ａ（ｆ）入力の立上りに
よりサンプルし、サンプルされた信号のパターンを１つ
前のサンプルのパターンと逐次比較することにより、信
号のスリップ及び周波数差の進み（ＡＤＶ）が遅れ（Ｒ
ＥＴ）かを検出し、立上りサンプル信号Ｄ１（又はＤ２
），Ｅ１（又はＥ２）を出力する。
路２０の出力である同相（０度）の入力信号Ｂ１，入力
信号Ｂ１から９０度移相されている入力信号Ｃ１，基準
周波数信号Ａを入力した象限変化検出回路６は、この０
度位相の信号Ｂ１（又はＢ２）と９０度位相の信号Ｃ１
（又はＣ２）を基準周波数信号Ａ（ｆ）入力の立上りに
よりサンプルし、サンプルされた信号のパターンを１つ
前のサンプルのパターンと逐次比較することにより、信
号のスリップ及び周波数差の進み（ＡＤＶ）が遅れ（Ｒ
ＥＴ）かを検出し、立上りサンプル信号Ｄ１（又はＤ２
），Ｅ１（又はＥ２）を出力する。
【０００９】この動作状態を図２および図３により説明
する。図２は、周波数差２５％以下の場合に、象限変化
検出回路６の出力である立上りサンプル信号Ｄ２，Ｅ２
が、４つの象限を移動するたびに進み（ＡＤＶ）の場合
にＤ２，Ｅ２＝（０，０）から（１，０），（１，１）
，（０，１）と立上りサンプル信号が変化して行く。ま
たスリップ信号は図２の縦軸を過ぎる点で生ずるのでＤ
２，Ｅ２＝（１，０）から（１，１）へ、またＤ２，Ｅ
２＝（０，１）から（０，０）へ移行する点で検出され
る。これを図３で見ると、立上りサンプル信号Ｄ２，Ｅ
２がスリップ検出１の点で（０，１）から（０，０）へ
変化し、スリップ検出２の点で（１，０）から（１，１
）へ変化することになる。
する。図２は、周波数差２５％以下の場合に、象限変化
検出回路６の出力である立上りサンプル信号Ｄ２，Ｅ２
が、４つの象限を移動するたびに進み（ＡＤＶ）の場合
にＤ２，Ｅ２＝（０，０）から（１，０），（１，１）
，（０，１）と立上りサンプル信号が変化して行く。ま
たスリップ信号は図２の縦軸を過ぎる点で生ずるのでＤ
２，Ｅ２＝（１，０）から（１，１）へ、またＤ２，Ｅ
２＝（０，１）から（０，０）へ移行する点で検出され
る。これを図３で見ると、立上りサンプル信号Ｄ２，Ｅ
２がスリップ検出１の点で（０，１）から（０，０）へ
変化し、スリップ検出２の点で（１，０）から（１，１
）へ変化することになる。
【００１０】次に周波数差２５％以上の場合に、象限変
化検出回路６の出力の立上りサンプル信号Ｄ１，Ｅ１は
象限が移動するたびに遅れ（ＲＥＴ）の場合にＤ１，Ｅ
１＝（０，０）から（０，１），（１，１），（１，０
）と変化して行く。またスリップ信号は同じく縦軸を過
ぎる点で生ずるのでＤ１，Ｅ１＝（０，０）から（０，
１）へ、また（１，１）から（１，０）へ移行する点で
検出される。これを図３で見ると、立上りサンプル信号
Ｄ１，Ｅ１がスリップ検出３の点で（０，０）から（０
，１）に変化している。次に図２の象限移動の原則では
、（０，１）から（１，１）に移行するはずであるが、
図３では（０，１）から（１，０）に変化している。す
なわち、ここで象限ジャンプの現象が生じ、次のスリッ
プ検出４の点では（０，０）から（０，１）に変化する
。したがって、正規の次のスリップ検出（１，１）から
（１，０）の象限変化のとびが生じている。
化検出回路６の出力の立上りサンプル信号Ｄ１，Ｅ１は
象限が移動するたびに遅れ（ＲＥＴ）の場合にＤ１，Ｅ
１＝（０，０）から（０，１），（１，１），（１，０
）と変化して行く。またスリップ信号は同じく縦軸を過
ぎる点で生ずるのでＤ１，Ｅ１＝（０，０）から（０，
１）へ、また（１，１）から（１，０）へ移行する点で
検出される。これを図３で見ると、立上りサンプル信号
Ｄ１，Ｅ１がスリップ検出３の点で（０，０）から（０
，１）に変化している。次に図２の象限移動の原則では
、（０，１）から（１，１）に移行するはずであるが、
図３では（０，１）から（１，０）に変化している。す
なわち、ここで象限ジャンプの現象が生じ、次のスリッ
プ検出４の点では（０，０）から（０，１）に変化する
。したがって、正規の次のスリップ検出（１，１）から
（１，０）の象限変化のとびが生じている。
【００１１】象限変化検出回路６は、この象限のとびを
サンプルされたパターンと１つ前のサンプルされたパタ
ーンとの排他的論理和により検出してジャンプ信号を出
力する。また、象限のとびが検出された場合に、象限検
出回路７は基準周波数信号の反転回路５による反転信号
の立上りで０度位相と９０度位相の周波数差信号をサン
プルする出力により、進み（ＡＤＶ）方向にとんだか、
遅れ（ＲＥＴ）方向にとんだかを検出する（図３Ｆ１，
Ｇ１）。この検出信号と象限変化検出回路６でサンプル
されたパターンとを排他的論理和回路８に入力して、進
みか遅れかを判定する。ゲート回路９は、象限がとんだ
ときにのみ信号を出力するためのものである。ＯＲ回路
１０は、象限変化検出回路６からの進み方向スリップ検
出信号（ＡＤＶ信号）及び遅れ方向スリップ検出信号（
ＲＥＴ信号）と、象限がとんだときのゲート回路９から
出力されるＡＤＶ信号及びＲＥＴ信号とをまとめるもの
である。１／２分周回路１１は、スリップ検出が１周期
のスリップに対して２回出力されるために１／２とする
ものである。
サンプルされたパターンと１つ前のサンプルされたパタ
ーンとの排他的論理和により検出してジャンプ信号を出
力する。また、象限のとびが検出された場合に、象限検
出回路７は基準周波数信号の反転回路５による反転信号
の立上りで０度位相と９０度位相の周波数差信号をサン
プルする出力により、進み（ＡＤＶ）方向にとんだか、
遅れ（ＲＥＴ）方向にとんだかを検出する（図３Ｆ１，
Ｇ１）。この検出信号と象限変化検出回路６でサンプル
されたパターンとを排他的論理和回路８に入力して、進
みか遅れかを判定する。ゲート回路９は、象限がとんだ
ときにのみ信号を出力するためのものである。ＯＲ回路
１０は、象限変化検出回路６からの進み方向スリップ検
出信号（ＡＤＶ信号）及び遅れ方向スリップ検出信号（
ＲＥＴ信号）と、象限がとんだときのゲート回路９から
出力されるＡＤＶ信号及びＲＥＴ信号とをまとめるもの
である。１／２分周回路１１は、スリップ検出が１周期
のスリップに対して２回出力されるために１／２とする
ものである。
【００１２】
【発明の効果】以上説明したように、本発明は０度位相
と９０度位相のある周波数差を入力する入力信号を基準
周波数信号でサンプルし、１つ前のサンプルデータと比
較して象限移行の判定を行う象限変化検出回路と、象限
がとんだ場合に基準周波数信号の反転信号でサンプルし
た０度位相と９０度位相の周波数差信号のデータから象
限移行方向を検出する象限検出回路とを備えることによ
り、基準周波数信号に対して±２５％以上の周波数差を
有する信号のスリップ検出を正確に検出できる効果があ
る。
と９０度位相のある周波数差を入力する入力信号を基準
周波数信号でサンプルし、１つ前のサンプルデータと比
較して象限移行の判定を行う象限変化検出回路と、象限
がとんだ場合に基準周波数信号の反転信号でサンプルし
た０度位相と９０度位相の周波数差信号のデータから象
限移行方向を検出する象限検出回路とを備えることによ
り、基準周波数信号に対して±２５％以上の周波数差を
有する信号のスリップ検出を正確に検出できる効果があ
る。
【図１】本発明の一実施例の周波数差検出回路のブロッ
ク図である。
ク図である。
【図２】本実施例の説明図である。
【図３】本実施例の各部の信号のタイムチャートである
。
。
【図４】従来の周波数差検出回路のブロック図である。
１ 位相検波器
２ ループフィルタ
３ ＶＣＯ（電圧制御発振器）
４ 分周回路
５ 反転回路
６ 象限変化検出回路
７ 象限検出回路
８ 排他的論理和回路（ＥＸ−ＯＲ回路）９
ゲート回路 １０ ＯＲ回路 １１ １／２分周回路
ゲート回路 １０ ＯＲ回路 １１ １／２分周回路
Claims (2)
- 【請求項１】 固定の基準周波数信号に対して任意の
周波数差のある入力信号から前記周波数差を検出する周
波数差検出回路において、前記入力信号と同相の第１の
信号、前記第１の信号に対し９０度移相した第２の信号
ならびに前記基準周波数信号を入力して前記基準周波数
信号のパルスの立上りと立下りとで前記第１および第２
の信号をサンプリングした１つ前の象限データと今の時
点の象限データとを比較して象限移行の判定を行う象限
変化検出回路と、前記基準周波数信号の反転信号と前記
第１および第２の信号とを入力して象限移行が進み方向
か送れ方向かを判定する象限検出回路とを有することを
特徴とする周波数差検出回路。 - 【請求項２】 前記基準周波数信号の周波数ｆと前記
周波数差Δｆとの比であるΔｆ／ｆがプラスマイナス２
５％以上の場合に前記象限変化検出回路が象限がとび越
した時点で制御信号を出力して象限移行の進み又は遅れ
信号を制御する論理手段を有することを特徴とする請求
項１記載の周波数差検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082769A JPH04316213A (ja) | 1991-04-16 | 1991-04-16 | 周波数差検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082769A JPH04316213A (ja) | 1991-04-16 | 1991-04-16 | 周波数差検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04316213A true JPH04316213A (ja) | 1992-11-06 |
Family
ID=13783644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082769A Pending JPH04316213A (ja) | 1991-04-16 | 1991-04-16 | 周波数差検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04316213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652532A (en) * | 1995-05-16 | 1997-07-29 | Nec Corporation | Frequency difference detection apparatus |
-
1991
- 1991-04-16 JP JP3082769A patent/JPH04316213A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652532A (en) * | 1995-05-16 | 1997-07-29 | Nec Corporation | Frequency difference detection apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6315530A (ja) | デイジタル位相同期ル−プ | |
| JP7433006B2 (ja) | 周波数検知回路 | |
| JPH06244717A (ja) | 発振器クロック信号生成回路 | |
| KR960003203A (ko) | 클록 재생 회로 | |
| JP2003032106A (ja) | 位相同期ループ回路、及びデータ再生装置 | |
| JP2003008414A (ja) | クロックエッジ検出回路 | |
| JP3457626B2 (ja) | ジッタ検出回路 | |
| JPS6118220A (ja) | 位相同期回路 | |
| KR20220096555A (ko) | 기준 클록 생성 회로를 포함하는 듀티 사이클 보정 회로 | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| US6970020B1 (en) | Half-rate linear quardrature phase detector for clock recovery | |
| JPH04316213A (ja) | 周波数差検出回路 | |
| KR880000676B1 (ko) | 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 | |
| JP2806675B2 (ja) | 収束モード切り換え式ディジタルｐｌｌ装置 | |
| JP2003037486A (ja) | 位相差検出回路 | |
| US6944252B2 (en) | Phase comparator circuit | |
| JPH01154625A (ja) | Ｐｌｌ同期検出回路 | |
| JP2003283313A (ja) | 位相比較器および位相同期ループ回路 | |
| JPH0481126A (ja) | 位相同期回路 | |
| JPH03216025A (ja) | 並列直列変換器 | |
| JPS61214868A (ja) | Ｐｌｌ回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JP2556542B2 (ja) | 同期回路 | |
| JPS61225927A (ja) | デジタルロジツクｐｌｌ回路の位相比較器 | |
| JP3077723B2 (ja) | 周波数位相比較回路 |