JPH04312145A - データ照合システム - Google Patents

データ照合システム

Info

Publication number
JPH04312145A
JPH04312145A JP3079030A JP7903091A JPH04312145A JP H04312145 A JPH04312145 A JP H04312145A JP 3079030 A JP3079030 A JP 3079030A JP 7903091 A JP7903091 A JP 7903091A JP H04312145 A JPH04312145 A JP H04312145A
Authority
JP
Japan
Prior art keywords
check code
memory
data
program file
main memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3079030A
Other languages
English (en)
Inventor
Hironobu Sakata
坂田 廣信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3079030A priority Critical patent/JPH04312145A/ja
Publication of JPH04312145A publication Critical patent/JPH04312145A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデータ処理システムに係
わり、特にプログラムファイルの正常性を確認しシステ
ムの正常動作を保証するデータ照合システムに関する。
【0002】
【従来の技術】一般に、各種データ処理を行うデータ処
理装置やオンライン処理を行う通信制御装置等では、シ
ステムの信頼性確保や円滑運用のため、必要に応じて制
御プログラムファイルの正常性のチェックが行われる。 従来、このような正常性のチェックは以下のように行わ
れていた。
【0003】図6は通常の二重化システムを表わしたも
のである。このシステムは、主メモリ11−0、プロセ
ッサ12−0、チャネル制御部13−0からなる0系シ
ステムと、主メモリ11−1、プロセッサ12−1、チ
ャネル制御部13−1からなる1系システムから構成さ
れている。主メモリ11−0及び11−1には、システ
ムが必要とする例えばオンライン処理の手順を記述した
同一のプログラムファイルがそれぞれ格納されている。 通常状態では、0系システムの動作によりオンライン処
理が実行されるが、この0系に障害等が発生した場合に
は1系システムがバックアップするようになっている。
【0004】このような2重化システムで両系システム
の正常性をチャネルするには、例えば0系のプロセッサ
12−0が自系メモリバス14と他系メモリバス15を
介してそれぞれ主メモリ11−0及び11−1の内容を
読み出すようになっている。そして、同一アドレスに対
応するデータ同士の逐一比較をプログラム領域全体に亙
って行い、これらがすべて一致していたときにシステム
が正常と判断するようになっていた。
【0005】図7は外部メモリを有するデータ処理シス
テムを表わしたものである。このシステムで、プロセッ
サ17は共通バス18により主メモリ19に接続される
と共に、チャネル制御部21を介して外部メモリ22に
接続されている。この外部メモリ22にはこのようなシ
ステムが実行すべき各種のデータ処理やオンライン処理
手順を記述したプログラムファイル23が格納されてい
る。
【0006】このようなシステムに起動が掛かると、プ
ロセッサ17からの指示によりチャネル制御部21は外
部メモリ22に格納されているプログラムファイル23
を主メモリ19にDMA(ダイレクト・メモリ・アクセ
ス)転送し、プログラムファイル24として格納する。 各種のデータ処理やオンライン処理は、プロセッサ17
がこの主メモリ19内のプログラムファイル24を読み
出し実行することにより行われる。
【0007】このようなシステムで、主メモリ内のプロ
グラムファイル24の正常性を確認する場合には、プロ
セッサ17は再度チャネル制御部21に対しDMA転送
指示を行う。これを受けたチャネル制御部21は、外部
メモリ22内のプログラムファイル23を、予め定めら
れた単位エリアごとに主メモリ19内のワークエリア2
5にDMA転送する。そしてプロセッサ17は、各単位
エリアの転送終了ごとに、主メモリ19のプログラムフ
ァイル24の内容とワークエリア25の内容とを比較す
る。この比較処理は、プログラムファイル19全体に亙
って行われ、この結果、すべての内容が一致したとき、
システムが正常と判断するようになっていた。
【0008】
【解決しようとする課題】このように、従来のデータ照
合システムでは、プロセッサが、別々に格納されている
プログラムやデータを全エリアに亙って各アドレスごと
に内容比較を行うようになっていたので、この処理に多
大の時間を要していた。このため、プロセッサ本来のデ
ータ処理やオンライン処理の処理能力が低下するという
欠点があった。
【0009】そこで、本発明の目的は、データの正常性
チェックに掛かるプロセッサの負担を軽減し、データ照
合時間を短縮することができるデータ照合システムを提
供することにある。
【0010】
【課題を解決するための手段】請求項1記載の発明では
、(i) システムの制御に必要なデータを記憶する外
部記憶メモリと、(ii)この外部メモリから読み出し
た内容に基づき、その正常性を確認するためのチェック
コードを作成するチェックコード作成手段と、(iii
) このチェックコード作成手段により作成されたチェ
ックコードを格納するチェックコード格納手段と、(i
v)システム内に保持されたデータの内容とチェックコ
ード格納手段に格納されたチェックコードとを照合する
照合手段とをデータ照合システムに具備させる。
【0011】そして、請求項1記載の発明では、外部メ
モリからのデータ読出しの際にその内容の正常性確認用
のチェックコードを作成し格納しておき、以後必要に応
じてデータをチェックコードと照合してその正常性のチ
ェックを行うこととする。
【0012】請求項2記載の発明では、(i) システ
ムの制御に必要なプログラムファイルを記憶する外部記
憶メモリと、(ii)システム動作中に参照するプログ
ラムファイルを記憶する主メモリと、(iii) シス
テム起動時に外部メモリ内のプログラムファイルを主メ
モリに転送する転送手段と、(iv)外部メモリから主
メモリへのプログラムファイルの転送内容に基づき、そ
の正常性を確認するためのチェックコードを作成するチ
ェックコード作成手段と、(v) このチェックコード
作成手段により作成されたチェックコードを格納するチ
ェックコード格納手段と、(vi)主メモリ又は外部メ
モリ内に保持されたプログラムファイルの内容とチェッ
クコード格納手段に格納されたチェックコードとを照合
する照合手段とをデータ照合システムに具備させる。
【0013】そして、請求項2記載の発明では、外部メ
モリから主メモリへのプログラムファイル転送時にその
正常性確認用のチェックコードを作成し格納しておき、
これを基に主メモリ又は外部メモリ内のデータの正常性
をチェックすることとする。
【0014】請求項3記載の発明では、正常性確認の対
象であるプログラムファイルを構成するワードの各ビッ
トについてそれぞれ垂直パリティビットを求め、これに
より1ワードのチェックコードを構成することとする。
【0015】
【実施例】以下実施例につき本発明を詳細に説明する。
【0016】図1は本発明の一実施例におけるデータ照
合システムを表わしたものである。このシステムで、プ
ロセッサ17は共通バス18により主メモリ19に接続
されると共に、チャネル制御部21を介し入出力バス2
7により外部メモリ22に接続されている。この外部メ
モリ22にはこのようなシステムが実行すべき各種のデ
ータ処理やオンライン処理手順を記述したプログラムフ
ァイル23が格納されている。このプログラムファイル
23は、例えば図2に示すように、各ワードがMビット
からなり、アドレス“0”から“N−1”に亙って格納
されている。
【0017】このようなシステムに起動が掛かると、プ
ロセッサ17は共通バス18を介しチャネル制御部21
に対してチェックコード作成指示CS1を送出する。チ
ャネル制御部21はこれに応答して報告CA1を送出す
る。
【0018】チャネル制御部21からの報告CA1を受
けたプロセッサ17は、データ転送指示DS1をチャネ
ル制御部21に送出する。チャネル制御部21はこれに
応答し、外部メモリ22に格納されているプログラムフ
ァイル23の最初のアドレス領域の内容を主メモリ19
にDMA転送し、その後完了報告DA1をプロセッサ1
7に送出する。以下同様にして、プロセッサ17からの
データ転送指示DS2〜DSiに対し、チャネル制御部
21は外部メモリ22内のプログラムファイル23の内
容を順次主メモリ19に送出するごとに、完了報告DA
2〜DAiをプロセッサ17に送出する。
【0019】この間、チャネル制御部21は、転送され
るデータの全ビットについて図3に示すような複数ワー
ドのチェックコード31を作成し、これを保持する。こ
の場合、図4に示すように、各ビットの垂直パリティビ
ットからなる1ワードのチェックコードを作成するよう
にしてもよい。このチェックコードを構成する各パリテ
ィビットは、図5に示すように、各ワードの各ビットを
垂直方向にすべて加算することで得ることができる。
【0020】外部メモリ22から主メモリ19へのプロ
グラムファイル23の転送が終了すると、プロセッサ1
7はチャネル制御部21に対しチェックコード作成終了
指示CS2を送出する。これを受けたチャネル制御部2
1は、チェックコードの作成を終了し、その旨を示す報
告CA2をプロセッサ17に送出する。
【0021】以上のようなプログラムロード処理により
、主メモリ19にはプログラムファイル24が格納され
ることとなるが、その後このプログラムファイルはプロ
セッサ17により読み出されて実行されることにより、
各種のデータ処理やオンライン処理が行われる。
【0022】このようなシステムで、主メモリ内のプロ
グラムファイル24の正常性を確認する場合には、プロ
セッサ17はチャネル制御部21に対しデータ照合指示
CS3を送出する。これを受けたチャネル制御部21は
、主メモリ19内のプログラムファイル24を順次読み
出し、チャネル制御部21内に格納されているチェック
コード31と照合する。そして、その結果を示す報告C
A3をプロセッサ17に送出する。これにより、プロセ
ッサ17は主メモリ19内のプログラムファイル24の
正常性を確認することができる。
【0023】なお、本実施例では、作成したチェックコ
ードをチャネル制御部21に格納することとしたが、主
メモリ19又は外部メモリ22内にそれぞれチェックコ
ード32、33として格納するようにしてもよい。
【0024】また、外部メモリ22内のプログラムファ
イル23とのデータ照合を行うようにしてもよい。
【0025】
【発明の効果】以上説明したように、本発明によれば、
外部メモリからのデータ読出しの際にその内容の正常性
確認用のチェックコードを作成し格納しておき、以後必
要に応じてデータをチェックコードと照合してその正常
性のチェックを行うこととしたので、従来に比べてデー
タ照合時間を短縮することができ、また、データの正常
性チェックに掛かるプロセッサの負担を軽減することが
できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例におけるデータ照合システム
を示すブロック図である。
【図2】照合される対象としてのプログラムファイルの
データ構成を示す説明図である。
【図3】複数ワード構成のチェックコードを示す説明図
である。
【図4】1ワード構成のチェックコードを示す説明図で
ある。
【図5】1ワード構成のチェックコードを作成する手順
を示す説明図である。
【図6】従来の2重化システムを示すブロック図である
【図7】従来の外部メモリを有するシステムを示すブロ
ック図である。
【符号の説明】
17  プロセッサ 18  共通バス 19  主メモリ 21  チャネル制御部 22  外部メモリ 23、24  プログラムファイル 31  チェックコード

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  システムの制御に必要なデータを記憶
    する外部記憶メモリと、この外部メモリから読み出した
    内容に基づき、その正常性を確認するためのチェックコ
    ードを作成するチェックコード作成手段と、このチェッ
    クコード作成手段により作成されたチェックコードを格
    納するチェックコード格納手段と、システム内に保持さ
    れた前記データの内容と前記チェックコード格納手段に
    格納されたチェックコードとを照合する照合手段とを具
    備することを特徴とするデータ照合システム。
  2. 【請求項2】  システムの制御に必要なプログラムフ
    ァイルを記憶する外部記憶メモリと、システム動作中に
    参照するプログラムファイルを記憶する主メモリと、シ
    ステム起動時に前記外部メモリ内のプログラムファイル
    を前記主メモリに転送する転送手段と、前記外部メモリ
    から主メモリへのプログラムファイルの転送内容に基づ
    き、その正常性を確認するためのチェックコードを作成
    するチェックコード作成手段と、このチェックコード作
    成手段により作成されたチェックコードを格納するチェ
    ックコード格納手段と、前記主メモリ又は外部メモリ内
    に保持されたプログラムファイルの内容と前記チェック
    コード格納手段に格納されたチェックコードとを照合す
    る照合手段とを具備することを特徴とするデータ照合シ
    ステム。
  3. 【請求項3】  前記チェックコード作成手段により作
    成されるチェックコードが、前記プログラムファイルを
    構成するワードの各ビットについての垂直パリティビッ
    トからなる1ワードのチェックコードであることを特徴
    とする請求項2記載のデータ照合システム。
JP3079030A 1991-04-11 1991-04-11 データ照合システム Pending JPH04312145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3079030A JPH04312145A (ja) 1991-04-11 1991-04-11 データ照合システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3079030A JPH04312145A (ja) 1991-04-11 1991-04-11 データ照合システム

Publications (1)

Publication Number Publication Date
JPH04312145A true JPH04312145A (ja) 1992-11-04

Family

ID=13678534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3079030A Pending JPH04312145A (ja) 1991-04-11 1991-04-11 データ照合システム

Country Status (1)

Country Link
JP (1) JPH04312145A (ja)

Similar Documents

Publication Publication Date Title
RU2146399C1 (ru) Способ записи данных в энергонезависимое запоминающее устройство, способ использования устройства на интегральных схемах, устройство на интегральных схемах
KR100316981B1 (ko) 플래시 메모리를 구비한 마이크로컴퓨터 및 플래시 메모리에 프로그램을 저장하는 방법
JPH11272427A (ja) データ退避方法および外部記憶装置
EP0762282B1 (en) Atomic update of EDC protected data
US20030120836A1 (en) Memory system
JPH04312145A (ja) データ照合システム
JPH0317760A (ja) データ書込み確認方式
JPS6057091B2 (ja) 共通メモリの記憶保護方式
US20040073744A1 (en) Method for the secure updating data areas in non volatile memory, device to perform such a method
JP2827520B2 (ja) 入出力制御装置
JP2758768B2 (ja) 二重化記憶装置
US6317857B1 (en) System and method for utilizing checksums to recover data
JPS5916067A (ja) デ−タチエツク方式
JPS6040057B2 (ja) メモリアドレスチエック方式
JPS63155346A (ja) Ramチエツク方式
JPS5831680B2 (ja) 多重化記憶装置の制御方式
JPS62162157A (ja) プログラムロ−デイング方式
JPS6121539A (ja) デ−タフアイルの世代管理方式
JPH01270157A (ja) 多重化メモリ装置
JPS59197943A (ja) メモリのアドレス空間検出方式
JPS61123950A (ja) メモリアクセス制御方式
JPS59116999A (ja) メモリ破壊検証方式
JPH0431947A (ja) インタフェース制御装置
JPS6229828B2 (ja)
JPH03294954A (ja) プロセッサ応用装置