JPH04306082A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はテレビジョン画面上に文
字・図面等の表示を行なうオン・スクリーン・ディスプ
レイ（以下、ＯＳＤ）制御に用いられる表示制御装置に
関し、特に画面の一方向に文字・図形等を拡大表示する
表示制御装置に関する。

【０００２】

【従来の技術】従来、この種のＯＳＤ制御装置として図
５に示すものがあった。この図５は従来のＯＳＤ制御装
置の要部ブロック構成図を示す。同図において従来装置
はＸアドレス及びＹアドレスで特定される読出しアドレ
スデータを生成する読出しアドレスカウンタ１と、この
読出しアドレスカウンタ１に一文字分の横の構成ドッド
数分を積算して出力するドットクロックカウンタ２と、
外部のＣＰＵ（図示を省略）からの拡大表示を指令する
拡大指定信号Ｅ１　を保持して上記読出しアドレスカウ
ンタ１に出力するレジスタ３と、ＴＶ画面の水平走査線
の開始を示すＨＳＹＮＣ信号を１文字分の縦構成数分だ
け積算して上記読出しアドレスカウンタ１へ出力するラ
スタカウンタ４と、上記読出しアドレスカウンタ１から
出力される読出しアドレスデータに基づいて予め格納さ
れた表示データが読出されるビデオＲＡＭ（ＶＲＡＭ）
５と、このＶＲＡＭ５からキャラクタコードとして読出
された表示データに基づいて予め格納された映像信号の
うち表示データに対応する映像信号がキャラクタドット
パターンとして読出されるキャラタＲＯＭ（ＣＲＯＭ）
６と、このＣＲＯＭ６から読出された表示データをパラ
レル−シリアル変換してシリアル信号のキャラクタドッ
トパターンを表示制御側（図示を省略）へ出力するＰ／
Ｓ変換部７とを備える構成である。

【０００３】次に、上記構成に基づく従来のＯＳＤ制御
装置の動作について図６を参照して説明する。上記図６
において左側の画面中のアルファベットＡ〜Ｉの１行目
分のみを拡大表示する場合には、この１行目分に対応す
る拡大指定信号Ｅ１　が外部ＣＰＵから入力される。こ
の拡大指定信号Ｅ１　が入力される間ラスタカウンタ４
から出力される１文字分の縦構成数分の積算ＨＳＹＮＣ
信号Ｅ２　の出力がマスク部１５でマスクされる。

【０００４】この１文字分の縦構成数分の積算ＨＳＹＮ
Ｃ信号Ｅ２　の出力がマスクされた結果、拡大指定行で
のＹアドレスカウンタ１３の積算が停止され、拡大指定
行以降の２行目〜５行目の算用数字１〜４（図６の左側
画面中を参照）がＹアドレスカウンタ１３において積算
が再び開始されることとなる。この結果１行目のみを拡
大表示した場合の画面が図６中の右側画面のようになる
。

【０００５】

【発明が解決しようとする課題】従来のＯＳＤ制御装置
は以上にように構成されていることから、文字拡大表示
した場合に、拡大表示する文字の下側の文字が下方へ位
置ずれすることとなり、最下段の行が表示できなくなる
という課題を有していた。また、この最下段の行を表示
するために図７（Ａ）〜（Ｄ）に示すように、１行目の
アルファベットＡ〜Ｉのみを拡大し（図７（Ｂ）を参照
）、２行目以下の算用数字１〜３を消去し（図７（Ｃ）
を参照）、この消去した部分に当初の画面である図７（
Ａ）における３行目以降の算用数字２〜４を表示位置の
修正を行なうと共に再書込み表示し（図７（Ｄ）を参照
）、最上位の第１行と下方の行とを表示するＯＳＤ制御
装置もある。しかし、拡大表示した行以降の文字を一旦
消去すると共に、表示位置を修正して再書込みを行なわ
なければならず、回路構成及び表示操作が複雑化すると
いう課題を有していた。

【０００６】本発明は上記課題を解決するためになされ
たもので、特定行の拡大表示を行なった場合においても
、特定行以下の行が位置ずれすることなく表示すること
ができるＯＳＤ制御装置を提案することを目的とする。

【０００７】

【課題を解決するための手段】本発明に係る表示制御装
置は表示画面にけるＸ方向の所定構成ドット数毎に積算
してＸアドレス信号を生成するＸアドレスカウンタと、
上記表示画面におけるＹ方向の所定構成ドット数毎に積
算してＹアドレス信号を生成するＹアドレスカウンタと
、上記Ｙアドレスカウンタから出力されるＹアドレス信
号における最下位ビットを、上記表示画面における所定
領域の映像の拡大表示を指令する拡大指定信号に基づい
て無効として拡大調整信号を出力する論理ゲートと、上
記表示画面に映像として表示する映像信号に対応する表
示データが格納され、当該表示データが上記Ｘアドレス
信号、Ｙアドレス信号及び拡大調整信号に基づいて特定
されて読出される表示データ記憶手段とを備えるもので
ある。

【０００８】

【作用】本発明においてはＸ、Ｙの各アドレスカウンタ
からＸ、Ｙアドレス信号を表示データ記憶手段の読出し
データとして出力し、この出力されたＹアドレス信号の
最下位ビットを拡大指定信号に基づいて無効として拡大
調整信号を論理ゲートから出力し、表示データ記憶手段
の表示データをＸ、Ｙアドレス信号及び拡大調整信号に
基づいて読出すことにより、Ｙアドレスカウンタを拡大
表示動作の際も積算動作を継続させることができること
となり、拡大表示領域以降の領域部分の表示内容が位置
ずれすることなく拡大表示できることとなる。

【０００９】

【実施例】以下、本発明の一実施例を図１及び図２に基
づいて説明する。この図１は本実施例装置の要部ブロッ
ク構成図、図２は図１記載装置の拡大表示動作説明図を
示す。上記各図において本実施例に係る表示制御装置は
、前記図５記載の従来装置と同様にドットクロックカウ
ンタ２、レジスタ３、ラスタカウンタ４、ＶＲＡＭ５、
ＣＲＯＭ６及びＰ／Ｓ変換部７を有し、読出しアドレス
カウンタ１の構成を異にする。

【００１０】上記読出しアドレスカウンタ１は、ラスタ
カウンタ４から出力される１文字の縦構成ドット数分に
対応する積算ＨＳＹＮＣ信号Ｅ２　に基づいて拡大表示
する表示画面の特定領域を特定する領域特定信号Ｅ３　
を生成する拡大指定行カウンタ１１と、ドットクロック
カウンタ２から出力される１文字の横構成ドット数分の
積算値に基づいてＸアドレス信号Ｘ１　、Ｘ０　を出力
するＸアドレスカウンタ１２と、上記ラスタカウンタ４
から出力される積算ＨＳＹＮＣ信号Ｅ２　に基づいてＹ
アドレス信号Ｙ１　、Ｙ０　を出力するＹアドレスカウ
ンタ１３と、Ｙアドレス信号Ｙ１　、Ｙ０　のうち最下
位ビットに相当するＹアドレス信号Ｙ０　を、外部ＣＰ
Ｕ（図示を省略）からレジスタ３を介して出力される拡
大表示を指令する拡大指定信号Ｅ１　及び拡大指定行カ
ウンタ１１から出力される領域特定信号Ｅ３　に基づい
て無効とする論理ゲート１４とを備える構成である。

【００１１】次に、上記構成に基づく本実施例装置の動
作を図２を参照して説明する。表示画面の表示ドットに
対応するドットクロックがタイミング発生器としてのド
ットクロックカウンタ２に入力され、このドットクロッ
クカウンタ２で一文字分の構成ドット数分を積算する。 この積算構成ドット数に基づいてＸアドレスカウンタ１
２はＸアドレス信号Ｘ１　、Ｘ０　をＶＲＡＭ５に出力
する。

【００１２】ＨＳＹＮＣ、ＶＳＹＮＣ発生器（図示を省
略）から出力されるＨＳＹＮＣ信号を１文字の縦構成ド
ット数分だけラスタカウンタ４で積算すると先に、この
積算して得られる積算ＨＳＹＮＣ信号Ｅ２　をＶＳＹＮ
Ｃ信号で解除する。上記積算ＨＳＹＮＣ信号Ｅ２　はＹ
アドレスカウンタ１３及び拡大指定行カウンタ１１に各
々入力される。Ｙアドレスカンタ１３は入力された積算
ＨＳＹＮＣ信号Ｅ２　に基づいてＹアドレス信号Ｙ１　
、Ｙ０　を生成し、このＹアドレス信号Ｙ１　をＶＲＡ
Ｍ５に出力すると共に、最下位ビットとなるＹアドレス
信号Ｙ０　を論理ゲート１４に出力する。上記拡大指定
行カウンタ１１は積算ＨＳＹＮＣ信号Ｅ２に基づいて拡
大して表示する領域を特定する領域特定信号Ｅ３を上記
論理ゲート１４に出力する。

【００１３】上記論理ゲート１４は入力されたＹアドレ
ス信号Ｙ０　を拡大指定信号Ｅ１　及び領域特定信号Ｅ
３　に基づいて無効（マスク）にして出力する。この論
理ゲート１４において拡大指定信号Ｅ１　及び領域特定
信号Ｅ３　がいずれも「Ｈ」（有意）である場合に、Ｙ
アドレス信号Ｙ０　を無効にして拡大調整信号Ｙｃ　と
して出力し、上記以外の場合にはＹアドレス信号Ｙ０　
が無効とされることなくそのままＶＲＡＭ５側に出力さ
れる。

【００１４】このようにＹアドレスカウンタ１３の後段
側に論理ゲート１４を接続して最下位ビットのＹアドレ
ス信号Ｙ０　を無効又は通過させることにより、Ｙアド
レスカウンタ１３が常に積算動作を実行することとなる
。 図２に示すように拡大表示されるアルファベットＡ／Ｉ
以下の行における算用数字２〜４の位置ずれが防止され
る。

【００１５】上記各々入力されるＸアドレス信号Ｘ１　
、Ｘ０　、Ｙアドレス信号Ｙ１　、Ｙ０　及び拡大調整
信号Ｙｃに基づいてＶＲＡＭ５に格納される表示データ
がキャラクタコードとして読出されることとなる。この
読出された表示データのキャラクタコードはシスタカウ
ンタ４から出力されるラスタアドレスＥ４　に基づいて
予め格納される映像信号のうち対応する映像信号がキャ
ラクタドットパターンとして読出される。この読出され
た映像信号のキャラクタドットパターンはドットクロッ
クに同期してＰ／Ｓ変換部７でパラレル−シリアル変換
されシリアル信号のキャラクタドットパターンとして表
示制御側（図示を省略）へ出力される。

【００１６】さらに、図３を参考にして従来装置の動作
と対比して拡大表示動作を説明の簡略化のために横４文
字、縦４行の画面表示の場合について説明する。まず、
拡大指定信号Ｅ１　が「Ｌ」の場合には、Ｘアドレスカ
ウンタ１２から出力されるＸアドレス信号Ｘ１　、Ｘ０
　及びＹアドレスカウンタ１３から出力されるＹアドレ
ス信号Ｙ１　、Ｙ０　がそのままＶＲＡＭ５に入力され
る。このＸアドレス信号Ｘ１　、Ｙ０　及びＹアドレス
信号Ｙ１　、Ｙ０　で特定されるアドレス（Ｘ、Ｙ）は
、図３（Ａ）に示す画面表示内容に対応して１行目が（
０、０）、（１、０）、（２、０）、（３、０）、２行
目が（０、１）、（１、１）、（２、１）、（３、１）
、３行目が（０、２）、（１、２）、（２、２）、（３
、２）、４行目が（０、３）、（１、３）、（２、３）
、（３、３）である。

【００１７】ＶＲＡＭ５は上記アドレス（Ｘ、Ｙ）に対
応するキャラクタコード（文字の種類を区別するための
コード）をＣＲＯＭ６に出力する。このＣＲＯＭ６はＶ
ＲＡＭ５から出力された表示データのキャラクタコード
とラスタカウンタ４から出力されるラスタアドレスとに
基づいて、キャラクタドットパターンを出力する。ここ
で、拡大指定信号Ｅ１　が「Ｈ」の（有意）レベルとし
て入力され、拡大指定が縦２倍拡大指定である場合には
、１行目と２行目とは同じキャラクタコードとなるので
、Ｙアドレスカウンタ１３から出力されるＹアドレス信
号も同じコードを読み取るために同じ値となる。上記１
行目及び２行目の同じキャラクタコードのアドレス（Ｘ
、Ｙ）は、共に（０、０）、（１、０）、（２、０）、
（３、０）である。この１行目及び２行目のみの画面表
示内容を図３（Ｂ）に示す。

【００１８】以上の表示段階までは従来技術も本実施例
も同様の動作で実行されることとなる。本実施例の場合
には、拡大指定信号Ｅ１　が「Ｈ」（有意）レベルであ
り、拡大指定行カウンタ１１の１行目を指定する領域特
定信号Ｅ３　が有意であるときは、論理ゲート１４から
最下位ビットのＹアドレス信号Ｙ０　が無効（マスク）
とされて「Ｌ」レベルで出力されることから、ＶＲＡＭ
５からみればＹアドレスカウンタ１３が積算動作を停止
している状態と同様に拡大表示動作時において見倣すこ
とができる。この拡大表示動作終了後の行（３行目以後
）の表示動作については、現実にはＹアドレスカウンタ
１３が拡大表示動作時においても積算動作を継続してい
ることから、前記図３（Ａ）の表示内容に相当する３行
目から位置ずれが生じることなく図３（Ｃ）に示すよう
に表示できることとなる。この場合のキャラクタコード
のアドレス（Ｘ、Ｙ）は、１行目及び２行目が共に（０
、０）、（１、０）、（２、０）、（３、０）、３行目
が（０、２）、（１、２）、（２、２）、（３、２）、
４行目が（０、３）、（１、３）、（２、３）、（３、
３）となる。

【００１９】上記本実施例に対して従来技術の表示動作
は拡大指定信号Ｅ１が「Ｈ」（有意）レベルとなり、１
行目を指定する領域特定信号Ｅ３　が有意であるときは
Ｙアドレスカウンタ１３の前段でマスク部１５でラスタ
カウンタ４からの積算ＨＳＹＮＣ信号がマスクされるこ
とから、Ｙアドレスカウンタ１３の積算動作が停止する
こととなる。この拡大表示動作が終了している間でＹア
ドレスカウンタ１３が停止し、拡大指定行カウンタから
の領域特定信号Ｅ３　が２行目以降になった場合にはＹ
アドレスカウンタ１３が積算動作を再開することから、
図３（Ｄ）に示すように拡大表示以降の行（２行目以降
の行）が位置ずれを生じることとなり、当初の４行目Ｍ
〜Ｏが表示できないこととなる。この場合のキャラクタ
コードのアドレス（Ｘ、Ｙ）は１行目が（０、０）、（
１、０）、（２、０）、（３、０）、２行目が（０、０
）、（１、０）、（２、０）、（３、０）、３行目が（
０、１）、（１、１）、（２、１）、（３、１）、４行
目が（０、２）、（１、２）、（２、２）、（３、２）
となる。

【００２０】さらに、本実施例装置をＯＳＤ制御装置に
適用した場合を図４に基づいて説明する。同図において
、シリアル・パラレル変換１００、８ビットラッチ１０
１切換１０２及びコマンドデコーダ１０３でコマンド及
びデータ入力ブロックを構成し、８ビット・シリアル転
送にて入力されたコマンド及びデータ（表示データ）を
受信する。コマンドデコーダにより、コマンドの解析（
デコード）をコマンドデータ１０３で行い振り分けを行
う。

【００２１】垂直位置レジスタ１１０及び垂直位置制御
１１１で垂直表示位置制御ブロックを構成し、ＶＳＹＮ
Ｃ信号からのＨＳＹＮＣ信号をカウントして、垂直方向
の表示開始位置の制御を行う。また、水平位置レジスタ
１２０及び水平位置制御１２１で水平位置制御ブロック
を構成し、ＨＳＹＮＣ信号からのドットクロックをカウ
ントして、水平方向の表示開始位置の制御を行う。

【００２２】垂直・水平文字サイズレジスタ１３０及び
垂直・水平サイズ制御１３１で表示文字シズ制御ブロッ
クを構成し、文字の水平方向（横）、垂直方向（縦）の
サイズ（大きさ）の制御を行う。表示用メモリ書込アド
レスカウンタ５０、切換５１及びＶＲＡＭ５で表示用メ
モリ（ＶＲＡＭ）書込みブロックを構成する。このＶＲ
ＡＭ５への書込みは、画面表示を乱さないように表示動
作と平行して行う（疑似的な２ポートＲＡＭとして動作
させる）必要があるため、ドットクロックを使用してタ
イミングを取りながら書き込みを行っている。また、キ
ャラクタ・ジェネレータＲＯＭ６は文字のパターンが記
憶されている。

【００２３】表示制御１４０及びブリンキング制御１４
１で表示制御（スクリーンコントロール）ブロックを構
成し、文字表示の抑止、ふちどり、リバース（反転表示
）、ブリンキング（点滅表示）等の表示制御と、内部同
期／外部同期の選択を行う。タイミング制御ブロックを
構成するタイミング発生器２及び４は表示動作のタイミ
ングを取りながら、表示用メモリＲＡＭ５の読み出し、
シリアル−パラレル変換の処理を行う。

【００２４】ビデオ信号発生ブロックは簡易ビデオ信号
発生器（ＮＴＳＣ）１５０及びカラーバースト発生器１
５１で構成され、このカラーバーストクロック発生器１
５１にて発生された７．１５９０９ＭＨｚ（２ｆｓｃ）
のクロックからＮＴＳＣ方式の同期信号（ＨＳＹＮＣ、
ＶＳＹＮＣ信号）と内部発生ビデオ信号を作成する。ド
ットクロック発生ブロックを構成するドットクロック発
生器２０は、文字を表示する時の基準となるクロック（
ドットクロック）を発生する。このドットクロックは、
ビデオ信号に位相を同期させるためＨＳＹＮＣ信号にて
発振の停止／再開の制御を行う。

【００２５】なお、ビデオ合成１６０のブロックはアナ
ログスイッチにより、ビデオ信号に文字情報を合成する
。同期分離制御１７０は同期分離回路により、ＮＴＳＣ
方式のコンポジットＳＹＮＣから、垂直同期信号と水平
同期信号を分離する。同期検出１８０は外部の垂直同期
信号が、正常か、異常かを検出する。なお、上記実施例
においては表示画面の縦方向の拡大についてＹアドレス
信号を論理ゲートで無効とする構成としたが、横方向へ
の拡大についてＸアドレス信号の最下位ビットを論理ゲ
ートで無効とする構成とすることもできる。

【００２６】

【発明の効果】以上説明したように本発明によれば、Ｙ
アドレスカウンタの後段側に拡大指定信号に基づいてＹ
アドレス信号の最下位ビットを無効とする論理ゲートを
接続し、拡大表示動作を行なう場合においてもＹアドレ
スカウンタの積算動作を継続させて行なうこととなり、
拡大表示領域以下の領域の表示内容が位置ずれすること
なく拡大表示できるという効果を有する。

【図面の簡単な説明】

【図１】本発明の位置実施例を説明するための、要部構
成ブロック図である。

【図２】図１記載実施例を説明するための、拡大動作説
明図である。

【図３】図１記載実施例を説明するための、拡大動作詳
細説明図である。

【図４】本発明が適用されるＯＳＤ制御装置の構成ブロ
ック図である。

【図５】従来のＯＳＤ制御装置の要部構成ブロック図で
ある。

【図６】従来装置の拡大説明図である。

【図７】従来装置の拡大動作説明図である。

【符号の説明】

１…読出しアドレスカウンタ ２…ドットクロックカウンタ ３…レジスタ ４…ラスタカウンタ ５…ビデオＲＡＭ ６…キャラクタＲＯＭ（ＣＲＯＭ） ７…Ｐ／Ｓ変換部 １１…拡大指定行カウンタ １２…Ｘアドレスカウンタ １３…Ｙアドレスカウンタ １４…論理ゲート １５…マスク部

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　表示画面におけるＸ方向の所定構成ド
   ット数毎に積算してＸアドレス信号を生成するＸアドレ
   スカウンタと、上記表示画面におけるＹ方向の所定構成
   ドット数毎に積算してＹアドレス信号を生成するＹアド
   レスカウンタと、上記Ｙアドレスカウンタから出力され
   るＹアドレス信号における最下位ビットを、上記表示画
   面における所定領域の映像の拡大表示を指令する拡大指
   定信号に基づいて無効として拡大調整信号を出力する論
   理ゲートと、上記表示画面に映像として表示する映像信
   号に対応する表示データが格納され、当該表示データが
   上記Ｘアドレス信号、Ｙアドレス信号及び拡大調整信号
   に基づいて特定されて読出される表示データ記憶手段と
   を備えることを特徴とする表示制御装置。
2. 【請求項２】　　上記請求項１記載の表示制御装置にお
   いて、上記論理ゲートは表示画面における所定領域の映
   像の拡大表示を指令する拡大指定信号及び拡大表示する
   表示画面の特定領域を特定する領域特定信号に基づいて
   Ｙアドレス信号における最下位ビットを無効として拡大
   調整信号を出力することを特徴とする表示制御装置。