JPH07129135A - Ｃｒｔ表示コントローラ - Google Patents
Ｃｒｔ表示コントローラInfo
- Publication number
- JPH07129135A JPH07129135A JP5275155A JP27515593A JPH07129135A JP H07129135 A JPH07129135 A JP H07129135A JP 5275155 A JP5275155 A JP 5275155A JP 27515593 A JP27515593 A JP 27515593A JP H07129135 A JPH07129135 A JP H07129135A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display data
- ram
- vram
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】ＣＲＴ表示コントローラのＶＲＡＭの表示デー
タをＣＲＴディスプレイに表示して人間の目で確認する
ことなく自動的にＭＰＵにより診断できるようにし、正
確でかつ短時間で動作状況を確認することを実現するこ
と。 【構成】ＶＲＡＭの表示データを表示同期に合わせて記
憶保持できるＲＡＭを設け、任意の表示データをＲＡＭ
に書き込み動作により記憶させ、その後ＭＰＵにより前
記ＲＡＭの表示データを読み出しＶＲＡＭの表示データ
と比較できる構成とする。
タをＣＲＴディスプレイに表示して人間の目で確認する
ことなく自動的にＭＰＵにより診断できるようにし、正
確でかつ短時間で動作状況を確認することを実現するこ
と。 【構成】ＶＲＡＭの表示データを表示同期に合わせて記
憶保持できるＲＡＭを設け、任意の表示データをＲＡＭ
に書き込み動作により記憶させ、その後ＭＰＵにより前
記ＲＡＭの表示データを読み出しＶＲＡＭの表示データ
と比較できる構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＲＴディスプレイ等
の表示装置を用いたグラフィック表示や画像表示に於い
て、特に表示用メモリの出力する表示データを、ＭＰＵ
より読み出せるＣＲＴ表示コントローラに関する。
の表示装置を用いたグラフィック表示や画像表示に於い
て、特に表示用メモリの出力する表示データを、ＭＰＵ
より読み出せるＣＲＴ表示コントローラに関する。
【０００２】
【従来の技術】ＭＰＵは、ＶＲＡＭに対しプログラムの
処理フローに従って表示すべき内容を書き込むことで描
画される。ＶＲＡＭは、ＣＲＴディスプレイの表示領域
に対応してアドレス割付され、ＣＲＴディスプレイ上の
１ドットに対しＶＲＡＭのデータビット数が定義され、
ビット数が多い程ＣＲＴ上の表示色が多くなる。一方表
示コントロール部は、ＣＲＴディスプレイの表示周波数
に合わせた発振器により表示用タイミング信号を発生さ
せ、周期的にＶＲＡＭに対し表示データをVRAM内の記憶
部よりシフトレジスタ部に転送させる転送動作を実行す
る。次にシフトレジスタ部に転送した表示データを順次
更新させるシフトクロックをＶＲＡＭに送出する。更
に、ＶＲＡＭのシフトレジスタ部より出力される表示デ
ータはＤ／Ａコンバータにより前記シフトクロックに従
って取り込まれる。Ｄ／Ａコンバータには事前にＭＰＵ
より表示データのコードに対応して表示すべき表示色が
設定されており、表示データより出力すべきＢ，Ｇ，Ｂ
の３色のビデオ信号が出力されると同時に表示用タイミ
ング信号よりＧ色のビデオ信号に表示の同期を取るタイ
ミング信号を重複して出力することによりＣＲＴディス
プレイにグラフィックや画像を表示することを実現して
いる。
処理フローに従って表示すべき内容を書き込むことで描
画される。ＶＲＡＭは、ＣＲＴディスプレイの表示領域
に対応してアドレス割付され、ＣＲＴディスプレイ上の
１ドットに対しＶＲＡＭのデータビット数が定義され、
ビット数が多い程ＣＲＴ上の表示色が多くなる。一方表
示コントロール部は、ＣＲＴディスプレイの表示周波数
に合わせた発振器により表示用タイミング信号を発生さ
せ、周期的にＶＲＡＭに対し表示データをVRAM内の記憶
部よりシフトレジスタ部に転送させる転送動作を実行す
る。次にシフトレジスタ部に転送した表示データを順次
更新させるシフトクロックをＶＲＡＭに送出する。更
に、ＶＲＡＭのシフトレジスタ部より出力される表示デ
ータはＤ／Ａコンバータにより前記シフトクロックに従
って取り込まれる。Ｄ／Ａコンバータには事前にＭＰＵ
より表示データのコードに対応して表示すべき表示色が
設定されており、表示データより出力すべきＢ，Ｇ，Ｂ
の３色のビデオ信号が出力されると同時に表示用タイミ
ング信号よりＧ色のビデオ信号に表示の同期を取るタイ
ミング信号を重複して出力することによりＣＲＴディス
プレイにグラフィックや画像を表示することを実現して
いる。
【０００３】
【発明が解決しようとする課題】前記の如く表示データ
は、ＶＲＡＭ内の記憶部から任意の一部分の表示データ
をシフトレジスタ部に転送し、表示コントロール部から
出力される。シフトクロックにより順次表示データをＶ
ＲＡＭより出力させる。次にその前記シフトクロックの
タイミングで順次出力される表示データをＤ／Ａコンバ
ータ内に取り込むことでビデオ信号に変換される。この
一連の動作周波数をＣＲＴディスプレイの表示速度と同
一とすることでＣＲＴ上にＶＲＡＭの表示データが表示
されることになる。
は、ＶＲＡＭ内の記憶部から任意の一部分の表示データ
をシフトレジスタ部に転送し、表示コントロール部から
出力される。シフトクロックにより順次表示データをＶ
ＲＡＭより出力させる。次にその前記シフトクロックの
タイミングで順次出力される表示データをＤ／Ａコンバ
ータ内に取り込むことでビデオ信号に変換される。この
一連の動作周波数をＣＲＴディスプレイの表示速度と同
一とすることでＣＲＴ上にＶＲＡＭの表示データが表示
されることになる。
【０００４】近年グラフィック表示や画像表示は、ＣＲ
Ｔディスプレイ等の表示装置の高精細化，高機能化に伴
い、表示色の多色化や、表示データ量が表示装置の表示
エリアより大きく任意の位置を表示できるスクロール大
画面，表示プレーンの複数化等によりＶＲＡＭのデータ
容量は大容量化の方向にあり、その表示データをVRAMか
ら出力させＤ／Ａコンバータに入力するまでの回路構成
も複雑化しており、複数ＶＲＡＭの内からいずれかを選
択して出力させるいわゆるバス方式が採用されている。
Ｔディスプレイ等の表示装置の高精細化，高機能化に伴
い、表示色の多色化や、表示データ量が表示装置の表示
エリアより大きく任意の位置を表示できるスクロール大
画面，表示プレーンの複数化等によりＶＲＡＭのデータ
容量は大容量化の方向にあり、その表示データをVRAMか
ら出力させＤ／Ａコンバータに入力するまでの回路構成
も複雑化しており、複数ＶＲＡＭの内からいずれかを選
択して出力させるいわゆるバス方式が採用されている。
【０００５】一方ＶＲＡＭから出力される表示データ
は、前記ＶＲＡＭの記憶部にあるものはＭＰＵより直接
読み出し可能であるが、一度シフトレジスタ部に転送さ
れた後の表示データについては、Ｄ／Ａコンバータによ
りＢＧＢビデオ信号に変換された結果を表示装置に実際
に表示して人間の目でチェックする方法が取られてお
り、表示装置の高精細化，表示色の多色化によりその確
認する作業は大変困難である。本発明は、ＶＲＡＭより
出力される表示データを表示装置に表示することなく正
常に出力されていることを自動的に確認できるようにし
て、表示データの出力信頼性向上と確認作業を短時間に
実現することにある。
は、前記ＶＲＡＭの記憶部にあるものはＭＰＵより直接
読み出し可能であるが、一度シフトレジスタ部に転送さ
れた後の表示データについては、Ｄ／Ａコンバータによ
りＢＧＢビデオ信号に変換された結果を表示装置に実際
に表示して人間の目でチェックする方法が取られてお
り、表示装置の高精細化，表示色の多色化によりその確
認する作業は大変困難である。本発明は、ＶＲＡＭより
出力される表示データを表示装置に表示することなく正
常に出力されていることを自動的に確認できるようにし
て、表示データの出力信頼性向上と確認作業を短時間に
実現することにある。
【０００６】
【課題を解決するための手段】本発明は、ＶＲＡＭのシ
フトレジスタ部より出力される表示データをＤ／Ａコン
バータに入力すると同時に一時的に記憶保持する手段、
例えばＩＣメモリ（以下ＲＡＭと称す）を設け、前記シ
フトクロックのタイミングよりＲＡＭへの書き込み信号
を発生させると同時に、ＲＡＭのアドレス更新と設定す
るアドレスカウンタを設ける。このことにより一定量、
例えば表示装置の１水平表示期間の表示データを前記Ｒ
ＡＭに記憶することができる。その後、前記ＭＰＵによ
りＲＡＭを読み出せるようアドレス定義することで、前
記記憶保持されたＲＡＭ内の表示データと表示データを
出力したＶＲＡＭの該当する記憶部のデータをそれぞれ
読み出して比較することで確認することができる。
フトレジスタ部より出力される表示データをＤ／Ａコン
バータに入力すると同時に一時的に記憶保持する手段、
例えばＩＣメモリ（以下ＲＡＭと称す）を設け、前記シ
フトクロックのタイミングよりＲＡＭへの書き込み信号
を発生させると同時に、ＲＡＭのアドレス更新と設定す
るアドレスカウンタを設ける。このことにより一定量、
例えば表示装置の１水平表示期間の表示データを前記Ｒ
ＡＭに記憶することができる。その後、前記ＭＰＵによ
りＲＡＭを読み出せるようアドレス定義することで、前
記記憶保持されたＲＡＭ内の表示データと表示データを
出力したＶＲＡＭの該当する記憶部のデータをそれぞれ
読み出して比較することで確認することができる。
【０００７】
【作用】すなわち、ＶＲＡＭから出力されるデータをＲ
ＡＭに記憶保持することでＤ／Ａコンバータに入力され
る表示データそのものをＭＰＵより直接読み出すことが
できる。従ってＭＰＵはＲＡＭに記憶された表示データ
と表示データを出力したＶＲＡＭの記憶部内該当データ
を読み出すことで、ＶＲＡＭの記憶部のデータが表示デ
ータとしてシフトレジスタを通して、Ｄ／Ａコンバータ
に正しく入力されているかどうかＭＰＵによって比較し
判断することにより自動的にかつ正確で短時間で判断す
ることとなる。
ＡＭに記憶保持することでＤ／Ａコンバータに入力され
る表示データそのものをＭＰＵより直接読み出すことが
できる。従ってＭＰＵはＲＡＭに記憶された表示データ
と表示データを出力したＶＲＡＭの記憶部内該当データ
を読み出すことで、ＶＲＡＭの記憶部のデータが表示デ
ータとしてシフトレジスタを通して、Ｄ／Ａコンバータ
に正しく入力されているかどうかＭＰＵによって比較し
判断することにより自動的にかつ正確で短時間で判断す
ることとなる。
【０００８】
【実施例】以下、本発明によるＣＲＴ表示コントローラ
について図１から図４を用いて説明する。
について図１から図４を用いて説明する。
【０００９】はじめに本実施例のブロック図を図１に示
す。本実施例は前記の如く、表示データを記憶保持する
手段としてＲＡＭを使用したものである。通常の動作
は、１：ＭＰＵはプログラム動作によってＶＲＡＭに対
して表示データを書き込み動作によって描画する。一
方、２：表示コントローラは、ＣＲＴディスプレイの表
示周波数と同一周波数の発振器より表示クロック，ＶＲ
ＡＭシフトクロック及びＨＳＹＮＣ，ＶＳＹＮＣ，ＢＬ
ＡＮＫ等のタイミング信号を発生すると共に、ＨＳＹＮ
Ｃ（１水平同期信号）に１回１：ＭＰＵを停止し、６：
ＶＲＡＭコントロールを介して７：ＶＲＡＭに対し表示
データを記憶部からシフトレジスタ部に転送する転送サ
イクルを実行する。３：アドレスバス、４：データバス
は通常は１：ＭＰＵが占有しており前記ＶＲＡＭの転送
サイクル時には、２：表示コントローラが１：ＭＰＵを
開放させ使用する。５：コントロール信号は、１：ＭＰ
Ｕ、２：表示コントローラがそれぞれ入出力する。次
に、７：ＶＲＡＭの記憶部からシフトレジスタに転送さ
れた表示データは、２：表示コントローラからのシフト
クロックにより表示データが出力されると共に更新さ
れ、８：Ｄ／Ａコンバータに取り込まれる。８：Ｄ／Ａ
コンバータは、２：表示コントローラからのタイミング
信号と前もって１：ＭＰＵから設定された表示データに
対するＲ，Ｇ，Ｂ３色の出力値により、該当する各表示
色がＲ，Ｇ，Ｂビデオ信号として出力することでＣＲＴ
表示が行われる。ここで、７：ＶＲＡＭの出力する表示
データを１０：表示データバッファを介して１２：ＲＡ
Ｍのデータに入力する。１１：ＲＡＭコントロールは、
表示データを所望のＨＳＹＮＣのタイミングで1HSYNC
分、記憶保持する書き込み動作を制御すると共に、１：
ＭＰＵよりＲＡＭデータを読み出す動作をする。詳細に
ついては後で説明する。９：データバッファは、前記１
２：ＲＡＭに記憶保持した表示データを１：ＭＰＵによ
り読み出す時に４：データバスに出力するものである。
す。本実施例は前記の如く、表示データを記憶保持する
手段としてＲＡＭを使用したものである。通常の動作
は、１：ＭＰＵはプログラム動作によってＶＲＡＭに対
して表示データを書き込み動作によって描画する。一
方、２：表示コントローラは、ＣＲＴディスプレイの表
示周波数と同一周波数の発振器より表示クロック，ＶＲ
ＡＭシフトクロック及びＨＳＹＮＣ，ＶＳＹＮＣ，ＢＬ
ＡＮＫ等のタイミング信号を発生すると共に、ＨＳＹＮ
Ｃ（１水平同期信号）に１回１：ＭＰＵを停止し、６：
ＶＲＡＭコントロールを介して７：ＶＲＡＭに対し表示
データを記憶部からシフトレジスタ部に転送する転送サ
イクルを実行する。３：アドレスバス、４：データバス
は通常は１：ＭＰＵが占有しており前記ＶＲＡＭの転送
サイクル時には、２：表示コントローラが１：ＭＰＵを
開放させ使用する。５：コントロール信号は、１：ＭＰ
Ｕ、２：表示コントローラがそれぞれ入出力する。次
に、７：ＶＲＡＭの記憶部からシフトレジスタに転送さ
れた表示データは、２：表示コントローラからのシフト
クロックにより表示データが出力されると共に更新さ
れ、８：Ｄ／Ａコンバータに取り込まれる。８：Ｄ／Ａ
コンバータは、２：表示コントローラからのタイミング
信号と前もって１：ＭＰＵから設定された表示データに
対するＲ，Ｇ，Ｂ３色の出力値により、該当する各表示
色がＲ，Ｇ，Ｂビデオ信号として出力することでＣＲＴ
表示が行われる。ここで、７：ＶＲＡＭの出力する表示
データを１０：表示データバッファを介して１２：ＲＡ
Ｍのデータに入力する。１１：ＲＡＭコントロールは、
表示データを所望のＨＳＹＮＣのタイミングで1HSYNC
分、記憶保持する書き込み動作を制御すると共に、１：
ＭＰＵよりＲＡＭデータを読み出す動作をする。詳細に
ついては後で説明する。９：データバッファは、前記１
２：ＲＡＭに記憶保持した表示データを１：ＭＰＵによ
り読み出す時に４：データバスに出力するものである。
【００１０】次に、図２から図４によりＶＲＡＭの表示
データをＲＡＭに記憶保持する動作について説明する。
図２において１３：アドレスカウンタは、ＶＲＡＭの表
示データがシフトクロックにより順次更新されるのに対
しＲＡＭに指定するアドレスを更新するものである。１
４：ＨカウンタはＣＲＴ全体の表示データの内どの部
分、つまりどの水平同期タイミングでＲＡＭの書き込み
動作を開始するかを制御する。１５：アドレス切換え
は、１２：ＲＡＭに対し表示データの書き込み時に１
３：アドレスカウンタの値、前記１：ＭＰＵの読み出し
時にはＭＰＵのアドレスを出力する動作をする。１６：
ＲＡＭタイミング発生は１２：ＲＡＭに対して表示デー
タの書き込み動作と前記１：ＭＰＵの読み出し動作の制
御信号を発生し出力する。本実施例での動作に於いて、
まずＣＲＴ表示タイミングのどこで開始させるかを１
４：Ｈカウンタに対し前記１：ＭＰＵにより設定する。
１４：Ｈカウンタは、図３に示すタイミングによりＣＲ
Ｔ表示が水平、垂直両方とも帰線するＶＳＹＮＣ後に、
ＨＳＹＮＣにより減カウントを開始しカウンタ０になる
とＳＴＡＲＴ信号を出力する。更に、次のＨＳＹＮＣに
よりＳＴＡＲＴ信号を停止することによりＣＲＴ表示の
任意の１水平同期での表示データ書き込み開始，停止タ
イミングが作成できる。
データをＲＡＭに記憶保持する動作について説明する。
図２において１３：アドレスカウンタは、ＶＲＡＭの表
示データがシフトクロックにより順次更新されるのに対
しＲＡＭに指定するアドレスを更新するものである。１
４：ＨカウンタはＣＲＴ全体の表示データの内どの部
分、つまりどの水平同期タイミングでＲＡＭの書き込み
動作を開始するかを制御する。１５：アドレス切換え
は、１２：ＲＡＭに対し表示データの書き込み時に１
３：アドレスカウンタの値、前記１：ＭＰＵの読み出し
時にはＭＰＵのアドレスを出力する動作をする。１６：
ＲＡＭタイミング発生は１２：ＲＡＭに対して表示デー
タの書き込み動作と前記１：ＭＰＵの読み出し動作の制
御信号を発生し出力する。本実施例での動作に於いて、
まずＣＲＴ表示タイミングのどこで開始させるかを１
４：Ｈカウンタに対し前記１：ＭＰＵにより設定する。
１４：Ｈカウンタは、図３に示すタイミングによりＣＲ
Ｔ表示が水平、垂直両方とも帰線するＶＳＹＮＣ後に、
ＨＳＹＮＣにより減カウントを開始しカウンタ０になる
とＳＴＡＲＴ信号を出力する。更に、次のＨＳＹＮＣに
よりＳＴＡＲＴ信号を停止することによりＣＲＴ表示の
任意の１水平同期での表示データ書き込み開始，停止タ
イミングが作成できる。
【００１１】次に１水平同期内でのＲＡＭへの表示デー
タの書き込み動作について図４に示す。ＳＴＡＲＴ信号
により表示データの前記１２：ＲＡＭへの書き込みが開
始すると前記１０：表示データバッファが開き、表示デ
ータが１２：ＲＡＭのデータに入力される。ＢＬＡＮＫ
信号が無くなると、つまり１水平同期での表示開始する
とシフトクロック信号であるＳＣＬＫが出力され、ＳＣ
ＬＫの最初の立上りエッジにより前記７：ＶＲＡＭのシ
フトレジスタより最初の表示データが出力されると同時
に前記１３：アドレスカウンタがＦＦＦより＋１カウン
トアップされ先頭アドレス０００が前記１２：ＲＡＭに
１５：アドレス切換えを介して入力される。更に第２番
目のＳＣＬＫの立上りによりＲＡＭＷＳＴＢ信号を前記
１６：ＲＡＭタイミング発生より発生し、１２：ＲＡＭ
に表示データ０を書き込む。その後、この動作を順次繰
返して行い、１水平表示が終了するまで動作する。
タの書き込み動作について図４に示す。ＳＴＡＲＴ信号
により表示データの前記１２：ＲＡＭへの書き込みが開
始すると前記１０：表示データバッファが開き、表示デ
ータが１２：ＲＡＭのデータに入力される。ＢＬＡＮＫ
信号が無くなると、つまり１水平同期での表示開始する
とシフトクロック信号であるＳＣＬＫが出力され、ＳＣ
ＬＫの最初の立上りエッジにより前記７：ＶＲＡＭのシ
フトレジスタより最初の表示データが出力されると同時
に前記１３：アドレスカウンタがＦＦＦより＋１カウン
トアップされ先頭アドレス０００が前記１２：ＲＡＭに
１５：アドレス切換えを介して入力される。更に第２番
目のＳＣＬＫの立上りによりＲＡＭＷＳＴＢ信号を前記
１６：ＲＡＭタイミング発生より発生し、１２：ＲＡＭ
に表示データ０を書き込む。その後、この動作を順次繰
返して行い、１水平表示が終了するまで動作する。
【００１２】このようにして任意の１水平同期間中の表
示データがＲＡＭに書き込まれたことにより動作終了
後、１：ＭＰＵによりアドレス定義された１２：ＲＡＭ
は表示データ９：データバッファを通して読み出され
る。又元々表示データの記憶されている７：ＶＲＡＭ
は、１：ＭＰＵより直接読み出せるのは承知の通りであ
り、その両データを比較することで表示データが正しく
出力されているか否かを自動的に診断が実現できること
になる。
示データがＲＡＭに書き込まれたことにより動作終了
後、１：ＭＰＵによりアドレス定義された１２：ＲＡＭ
は表示データ９：データバッファを通して読み出され
る。又元々表示データの記憶されている７：ＶＲＡＭ
は、１：ＭＰＵより直接読み出せるのは承知の通りであ
り、その両データを比較することで表示データが正しく
出力されているか否かを自動的に診断が実現できること
になる。
【００１３】
【発明の効果】本発明によれば、ＶＲＡＭの表示データ
をＤ／Ａコンバータに入力するデータそのものを直接Ｍ
ＰＵによって読み出すことができる。従って、高精細の
ＣＲＴ表示を人間の目で動作確認をすることなくＣＲＴ
表示コントローラのＭＰＵのプログラムによって自動的
に診断できる。又、ＣＲＴ表示上で確認できるものは人
間の目で判断可能な画像のみであり、複雑なグラフィッ
クや多色化した画像には限界が生ずる。しかしながら本
発明を使用すれば全てのデータに対して自動的に診断で
きるため、ＣＲＴ表示コントローラの表示データに対す
る信頼性が向上し、生産時やメンテナンス時の動作確認
が短時間で実現できる。
をＤ／Ａコンバータに入力するデータそのものを直接Ｍ
ＰＵによって読み出すことができる。従って、高精細の
ＣＲＴ表示を人間の目で動作確認をすることなくＣＲＴ
表示コントローラのＭＰＵのプログラムによって自動的
に診断できる。又、ＣＲＴ表示上で確認できるものは人
間の目で判断可能な画像のみであり、複雑なグラフィッ
クや多色化した画像には限界が生ずる。しかしながら本
発明を使用すれば全てのデータに対して自動的に診断で
きるため、ＣＲＴ表示コントローラの表示データに対す
る信頼性が向上し、生産時やメンテナンス時の動作確認
が短時間で実現できる。
【図１】ＣＲＴ表示コントローラブロック図である。
【図２】表示データ記憶部ブロック図である。
【図３】表示データ書き込み開始タイミング図である。
【図４】表示データ書き込み動作タイミング図である。
１…ＭＰＵ、２…表示コントローラ、３…アドレスバ
ス、４…データバス、５…コントロール信号、６…ＶＲ
ＡＭコントロール、７…ＶＲＡＭ、８…Ｄ／Ａコンバー
タ、９…データバッファ、１０…表示データバッファ、
１１…ＲＡＭコントロール、１２…ＲＡＭ、１３…アド
レスカウンタ、１４…Ｈカウンタ、１５…アドレス切り
換え、１６…ＲＡＭタイミング発生。
ス、４…データバス、５…コントロール信号、６…ＶＲ
ＡＭコントロール、７…ＶＲＡＭ、８…Ｄ／Ａコンバー
タ、９…データバッファ、１０…表示データバッファ、
１１…ＲＡＭコントロール、１２…ＲＡＭ、１３…アド
レスカウンタ、１４…Ｈカウンタ、１５…アドレス切り
換え、１６…ＲＡＭタイミング発生。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 ５３０ Ｗ 9471−5Ｇ
Claims (1)
- 【請求項１】マイクロプロセシングユニット（以下ＭＰ
Ｕと称す）と、前記ＭＰＵがプログラムに従い動作処理
を行うことにより描画する記憶部として表示データを出
力する出力を合わせ持つマルチポートビデオＲＡＭ（以
下ＶＲＡＭと称す）を使用し、ＣＲＴ表示を行うタイミ
ング信号を発生する表示コントロール部と、前記VRAMよ
り出力される表示データと前記表示コントロール部から
のタイミング信号により、表示データをアナログＲ，
Ｇ，Ｂの３つのビデオ信号に変換するＤ／Ａコンバータ
からなるＣＲＴ表示コントローラに於いて、前記ＶＲＡ
Ｍの出力する表示データを、前記表示コントロール部か
らのタイミング信号により記憶する記憶部を設け、前記
ＭＰＵの動作により前記ＶＲＡＭの出力する表示データ
を読み出せる動作を備えたことを特徴とするＣＲＴ表示
コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5275155A JPH07129135A (ja) | 1993-11-04 | 1993-11-04 | Ｃｒｔ表示コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5275155A JPH07129135A (ja) | 1993-11-04 | 1993-11-04 | Ｃｒｔ表示コントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07129135A true JPH07129135A (ja) | 1995-05-19 |
Family
ID=17551446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5275155A Pending JPH07129135A (ja) | 1993-11-04 | 1993-11-04 | Ｃｒｔ表示コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07129135A (ja) |
-
1993
- 1993-11-04 JP JP5275155A patent/JPH07129135A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247612A (en) | Pixel display apparatus and method using a first-in, first-out buffer | |
| JPH01140863A (ja) | 表示可能な情報を重ね合わせるための方法と装置 | |
| JPH0528838B2 (ja) | ||
| JP2971132B2 (ja) | モニタ制御回路 | |
| JPH07105914B2 (ja) | 画像出力制御装置 | |
| JPH0614273B2 (ja) | 映像表示制御装置 | |
| US5642138A (en) | Display control system using a different clock in the graphics mode from that in the text mode in accessing an image memory | |
| US5192943A (en) | Cursor display control method and apparatus in a graphic display system | |
| JPH07129135A (ja) | Ｃｒｔ表示コントローラ | |
| JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
| EP0326171A2 (en) | Display controller having a function of controlling various display memories | |
| US5948039A (en) | Vehicular navigation display system | |
| JP2619648B2 (ja) | カラー画像表示制御装置 | |
| JPH0388022A (ja) | 画像表示装置 | |
| JP2565581B2 (ja) | Ｃｒｔ表示用回路 | |
| JPH04306082A (ja) | 表示制御装置 | |
| JPH08314425A (ja) | ビデオメモリ装置 | |
| JPS63241591A (ja) | 表示制御方式 | |
| JPH02176699A (ja) | Ｃｒｔ表示制御装置 | |
| JPS6213690B2 (ja) | ||
| JPH0235987B2 (ja) | ||
| JPH06138868A (ja) | 表示制御装置 | |
| JPS62251792A (ja) | プラズマデイスプレイの表示方式 | |
| JPH06318065A (ja) | 画像メモリ装置 | |
| JPH0519728A (ja) | 表示制御装置 |