JPH0430535A - コレクタアップ型バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、コレクタアップ型バイポーラトランジスタの
改良に関する。

【従来の技術】

従来、第５図及び第６図を伴って次に述べるコレクタア
ップ型バイポーラトランジスタが提案されている。 すなわち、例えばＧａＡＳでなり且つ半絶縁性を有する
半導体基板１上に、ｎ＋型を有するエミッタバッファ層
としての半導体層２が形成されている。 また、半導体層２上に、ｎ型を有するエミッタ層として
の半導体層３が局部的に形成されている。 さらに、半導体層３上に、ｐ型を有するベース層として
の半導体層４が形成されている。 また、半導体層４上に、ｎ型を有するコレクタ層として
の半導体層５とｎ＋型を有するコレクタバッファ層とし
ての半導体層６とがそれらの順に積層されている半導体
積層体７が、それを挟む両位置において半導体積層体非
形成領域８１及び８２を残すように局部的に形成されて
いる。この場合、半導体層３の半導体積層体非形成領域
８１及び８２下の領域には、半導体層４側において、ｐ
型化されまたは結晶化されている。 さらに、半導体層２上に、半導体層３を挟む両位置にお
いて、エミッタ電極としての電極９１及び９２がそれぞ
れ形成されている。 また、半導体層４上に、半導体積層体非形成領域８１及
び８２上において、ベース電極１０１及び１０２がそれ
ぞれ形成されている。 さらに、半導体積層体７上に、コレクタ電極としての電
極１１が形成されている。 以上が従来提案されているコレクタアップ型バイポーラ
トランジスタの構成である。 このような構成を有するコレクタアップ型バイポーラト
ランジスタは、半導体基板１上に、こそとしての半導体
層５及びコレクタバッファ層としての半導体＠６が、ベ
ース層としての半導体層４からみて、半導体基板１側と
は反対側に形成され、またエミッタバッファ層としての
半導体層２及びエミッタ層としての半導体層が、ベース
層としての半導体層４からみて、半導体基板１側に形成
されていることによってコレクタアップ型と称され、エ
ミッタバッファ層としての半導体層２及びエミッタ層と
しての半導体層３が、コレクタバッファ層としての半導
体層及びコレクタ層としての半導体層にそれぞれ置換さ
れ、且つコレクタ層としての半導体層５及びコレクタバ
ッファ層としての半導体層６がエミッタ層としての半導
体層及びエミッタバッファ層としての半導体層にそれぞ
れ置換されていることを除いては、第４図の場合と同様
の構成を有するエミッタアップ型バイポーラトランジス
タに比し、ベース及びコレクタ間容量を小さくでき、ま
たバイポーラトランジスタの性能指標である遮断周波数
及び最大発振周波数を大きくすることができ、さらに、
１２Ｌの回路構成が容易になる、エミッタ及びコレクタ
間接合が埋め込まれている構成を有するので信頼性が高
いなどの特徴を有する。 ［発明が解決しようとする課題］ しかしながら、第４図に示す従来のコレクタアップ型バ
イポーラトランジスタの場合、ベース電極としての電極
１０１及び１０２が、コレクタ層としての半導体層３を
挟む両位置における半導体積層体非形成領域８１及び８
２上にそれぞれ形成され、そしてそれらと、半導体層３
との間に所要のマージン幅を必要とするとともに、外部
ベース層としての半導体層とエミッタ電極としての電極
との間にも所要のマージン幅を必要とし、さらに、ベー
ス電極としての電極１０１及び１０２自体これを配線層
を介して外部に引き出すための面積を必要とすることか
ら、外部ベース層としての半導体層に大きな面積がとら
れ、そのため、コレクタアップ型バイポーラトランジス
タを微細化するのに一定の限度を有していたとともに、
エミッタ及びベース間寄生容量が比較的大きくなり且つ
エミッタ層としての半導体層から外部ベース層としての
半導体層へのキャリア注入量が多くなることによってバ
イポーラトランジスタとしての特性を高性能化するのに
一定の限度を有していた。 よって、本発明は、上述した欠点のない、新奇なコレク
タアップ型バイポーラトランジスタを提案せんとするも
のである。 Ｅ１題を解決するための手段】 本願第１番目の発明によるコレクタアップ型バイポーラ
トランジスタは、■半導体基板上に、エミッタバッファ
層としての第１の半導体層が形成され、■上記第１の半
導体層上に、エミッタ層としての第２の半導体層が局部
的に形成され、■上記第２の半導体層上に、ベース層と
しての第３の半導体層が形成され、■上記第３の半導体
層上に、コレクタ層としての第４の半導体層とコレクタ
バッファ層部としての第５の半導体層とがそれらの順に
積層されている第１及び第２の半導体積層体が、それら
間に半導体積層体非形成領域が残るように、局部的に形
成され、■上記第３の半導体層上に、上記半導体積層体
非形成領域上において、ベース電極が形成され、■上記
第１の半導体層上に、上記第２及び第３の半導体層のま
わりにおいて、エミッタ電極が形成され、■上記第１及
び第２の半導体積層体上に、第１及び第２のコレクタ電
極がそれぞれ形成されている。 本願第２番目の発明によるコレクタアップ型バイポーラ
トランジスタは、■半導体基板上に、エミッタバッファ
層としての第１の半導体層が形成され、■上記第１の半
導体層上に、エミッタ層としての第２の半導体層が局部
的に形成さり層としての第２の半導体層が局部的に形成
され、■上記第２の半導体層上に、ベース固としての第
３の半導体層が形成され、■上記第３の半導体層上に、
コレクタ層としての第４の半導体層とコレクタバッファ
層としての第５の半導体層とがそれらの順に積層されて
いる半導体積層体が、それによって取囲まれた半導体積
層体非形成領域が残るように形成され、■上記第３の半
導体層上に、上記半導体積層体非形成領域上の領域にお
いて、ベース電極が形成され、■上記第１の半導体層上
に、上記第２及び第３の半導体層のまわりにおいて、エ
ミッタ電極が形成され、■上記半導体積層体上に、コレ
クタ電極が形成されている。

【作用・効果】

本願第１番目の発明及び本願第２番目の発明によるコレ
クタアップ型バイポーラトランジスタによれば、第５図
及び第６図で前述した従来のコレクタアップ型バイポー
ラトランジスタの場合と同様の、コレクタアップ型バイ
ポーラトランジスタとしての機能が得られるが、第６図
及び第６図で前述した従来のコレクタアップ型バイポー
ラトランジスタの場合の前述した欠点を有効に回避し得
る。

【実施例１】 次に、第１図及び第２図を伴って、本願第１番目の発明
によるコレクタアップ型バイポーラトランジスタの実施
例を述べよう。 第１図及び第２図において、第５図及び第６図との対応
部分には同一符号を付し、詳細説明を省略する。 第１図及び第２図に示す本願第１番目の発明によるコレ
クタアップ型バイポーラトランジスタは、第５図及び第
６図の場合と同様の半導体基板１上に、第５図及び第６
図の場合と同様のエミッタバッファ層としての半導体層
２が形成され、また、半導体層２上に、第５図及び第６
図の場合と同様のエミッタ層としての半導体層３が局部
的に形成され、さらに、半導体層３上に、第５図及び第
６図の場合と同様のベース層としての半導体層４が形成
されている。 しかしながら、第１図及び第２図に示す本願第１番目の
発明によるコレクタアップ型バイポーラトランジスタの
場合、半導体層４上に、第５図及び第６図の場合と同様
のコレクタ層としての半導体層５とコレクタバッファ層
としての半導体層６とがそれらの順に積層されている２
つの半導体積層体７１及び７２が、それら間に半導体積
層体非形成領域２０が残るように、局部的に形成されて
いる。 また、半導体層４上に、半導体積層体非形成領域２０上
において、第５図及び第６図の場合と同様の、しかしな
がら１つのベース電極１０が形成されている。 さらに、半導体積層体７１及び７２上に、第５図及び第
６図の場合と同様の、しかしながら２つのコレクタ電極
１１１及び１１２がそれぞれ形成されている。 なお、半導体層４の半導体積層体非形成領域２０下の領
域に、半導体層３側とは反対側において０１層が形成さ
れている。 以上が、本願第１番目の発明によるコレクタアップ型バ
イポーラトランジスタの実施例の構成である。 このような構成を有する本願第１番目の発明によるコレ
クタアップ型バイポーラトランジスタによれば、詳細説
明は省略するが、［作用・効果］の項で述べた優れた作
用・効果が得られる。 （実施例２］ 次に、第３図及び第４図を伴って、本願第２番目の発明
によるコレクタアップ型バイポーラトランジスタの実施
例を述べよう。 第３図及び第４図において、第１図及び第２図との対応
部分には同一符号を付し、詳細説明を省略する。 第３図及び第４図に示す本願第２番目の発明によるコレ
クタアップ型バイポーラトランジスタは、第１図及び第
２図の場合と同様の半導体基板１上に、第１図及び第２
図の場合と同様のエミッタバッファ層としての半導体層
２が形成され、また、半導体層２上に、第１図及び第２
図の場合と同様のエミッタ層としての半導体層３が局部
的に形成され、さらに、半導体層３上に、第１図及び第
２図の場合と同様のベース層としての半導体層４が形成
されている。 しかしながら、第３図及び第４図に示す本願第２番目の
発明によるコレクタアップ型バイポーラトランジスタの
場合、半導体層４上に、第１図及び第２図の場合と同様
のコレクタ層としての半導体層５とコレクタバッファ層
としての半導体層６とがそれらの順に積層されている１
つの半導体積層体７が、それによって取囲まれた半導体
積層体非形成領域３０が残るように、局部的に形成され
ている。 また、半導体層４上に、半導体積層体非形成領域３０上
において、第１図及び第２図の場合と同様の、ベース電
極１０が形成されている。 さらに、半導体積層体７上に、第１図及び第２図の場合
と同様の、しかしながら１つのコレクタ電極１１が形成
されている。 以上が、本願第２番目の発明によるコレクタアップ型バ
イポーラトランジスタの実施例の構成である。 このような構成を有する本願第２番目の発明によるコレ
クタアップ型バイポーラトランジスタも、第１図及び第
２図で上述した本願第１番目の発明によるコレクタアッ
プ型バイポーラトランジスタの場合と同様の作用・効果
が得られる。 なお、上述においては、本願第１番目の発明及び本願第
２番目の発明によるコレクタアップ型バイポーラトラン
ジスタのいずれについても、１つの実施例を示したに留
まり、例えば、半導体層３を半導体積層体非形成領域２
０または３０下の領域において、酸素などの導入による
バリア層とするのに代え、ｐ型層とすることもでき、ま
た、半導体層４の半導体積層体非形成領域２０または３
０下の領域において、半導体層３側とは反対側を必ずし
もｐ＋層としないようにすることもでき、その他、本発
明の精神を脱することなしに、種々の変型、変更をなし
得るであろう。

【図面の簡単な説明】

第１図及び第２図は、本願第１番目の発明によるコレク
タアップ型バイポーラトランジスタの実施例を示す路線
的断面図及びその２−２線上に断面図である。 第３図及び第４図は、本願第２番目の発明によるコレク
タアップ型バイポーラトランジスタの実施例を示す路線
的断面図及びその４−４線上に断面図であや。 第５図及び第６図は、従来のコレクタアップ型バイポー
ラトランジスタを示す路線的平面図及びその４−４線上
の断面図である。 １・・・・・・・・・・・・・・・半導体基板２・・・
・・・・・・・・・・・・エミッタバッファ層としての
半導体層 ３・・・・・・・・・・・・・・・エミッタ層としての
半導体４・・・・・・・・・・・・・・・ベース層とし
ての半導体層５・・・・・・・・・・・・・・・コレク
タ層としての半導体層 ６・・・・・・・・・・・・・・・コレクタバッファ層
としての半導体層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に、エミッタバッファ層としての第１の半
   導体層が形成され、 上記第１の半導体層上に、エミッタ層としての第２の半
   導体層が局部的に形成され、 上記第２の半導体層上に、ベース層としての第３の半導
   体層が形成され、 上記第３の半導体層上に、コレクタ層としての第４の半
   導体層とコレクタバッファ層部としての第５の半導体層
   とがそれらの順に積層されている第１及び第２の半導体
   積層体が、それら間に半導体積層体非形成領域が残るよ
   うに、局部的に形成され、 上記第３の半導体層上に、上記半導体積層体非形成領域
   上において、ベース電極が形成され、上記第１の半導体
   層上に、上記第２及び第３の半導体層のまわりにおいて
   、エミッタ電極が形成され、 上記第１及び第２の半導体積層体上に、第１及び第２の
   コレクタ電極がそれぞれ形成されていることを特徴とす
   るコレクタアップ型バイポーラトランジスタ。
2. 【請求項２】 半導体基板上に、エミッタバッファ層としての第１の半
   導体層が形成され、 上記第１の半導体層上に、エミッタ層としての第２の半
   導体層が局部的に形成され、 上記第２の半導体層上に、ベース層としての第３の半導
   体層が形成され、 上記第３の半導体層上に、コレクタ層としての第４の半
   導体層とコレクタバッファ層としての第５の半導体層と
   がそれらの順に積層されている半導体積層体が、それに
   よって取囲まれた半導体積層体非形成領域が残るように
   形成され、上記第３の半導体層上に、上記半導体積層体
   非形成領域上の領域において、ベース電極が形成され、 上記第１の半導体層上に、上記第２及び第３の半導体層
   のまわりにおいて、エミッタ電極が形成され、 上記半導体積層体上に、コレクタ電極が形成されている
   ことを特徴とするコレクタアップ型バイポーラトランジ
   スタ。