JPS6038885A - 縦形電界効果トランジスタ及びその製法 - Google Patents
縦形電界効果トランジスタ及びその製法Info
- Publication number
- JPS6038885A JPS6038885A JP14708483A JP14708483A JPS6038885A JP S6038885 A JPS6038885 A JP S6038885A JP 14708483 A JP14708483 A JP 14708483A JP 14708483 A JP14708483 A JP 14708483A JP S6038885 A JPS6038885 A JP S6038885A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- layers
- semiconductor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 69
- 238000004519 manufacturing process Methods 0.000 title description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 113
- 239000004020 conductor Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 225
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8122—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、縦形電界効果トランジスタ及びその製法に関
りる。
りる。
縦形７Ｇ界効果トランジスタとして従来、次に述べる構
成を有するものが提案されている。
成を有するものが提案されている。
すなわち、第１図に示す゛ように、高不純物濃度を右り
るＧａ ＡｓでなるＮ＋型の第１の半導体層１ど、その
半導体層１上に形成され、且つ低不純物濃度を有Ｊる、
例えばＱａ ＡＳでなるＮ型の第２の半導体層２ど、そ
の半導体層２上に形成され、且つ１ａ不純鈍物度を右す
る、例えばＧａ ＡｓでなるＮ＋第３の半々体層３仁を
右する。
るＧａ ＡｓでなるＮ＋型の第１の半導体層１ど、その
半導体層１上に形成され、且つ低不純物濃度を有Ｊる、
例えばＱａ ＡＳでなるＮ型の第２の半導体層２ど、そ
の半導体層２上に形成され、且つ１ａ不純鈍物度を右す
る、例えばＧａ ＡｓでなるＮ＋第３の半々体層３仁を
右する。
しかして、半導体層２内に、例えばタングステンでなる
導体層４及び５が、半導体層２との間でそれぞれショク
１〜キ接合６及び７を形成−りるように、半導体層２の
面方向に所要の間隔を保って埋設されている。
導体層４及び５が、半導体層２との間でそれぞれショク
１〜キ接合６及び７を形成−りるように、半導体層２の
面方向に所要の間隔を保って埋設されている。
また、半導体層３上に、例えば八〇 ／Ｇｃ ／Ｎｉで
なる導体層８が、半々体層３どの間でＡ−ム接触するよ
うに付され、また、半導体層ｌの半導体層２側と反対側
の白土に、例えば導体層８と同様の材料でなる導体層９
〕が、半導体層１どの間でオーム接触りるように、イ」
され゛（いる。
なる導体層８が、半々体層３どの間でＡ−ム接触するよ
うに付され、また、半導体層ｌの半導体層２側と反対側
の白土に、例えば導体層８と同様の材料でなる導体層９
〕が、半導体層１どの間でオーム接触りるように、イ」
され゛（いる。
以上が、従来提案されている縦形電界効果１ヘランジス
タの構成である。
タの構成である。
このような構成を右りる縦形電界効果１−ンンジスタに
よれば、導体層８及び９間に、負荷゛ （図示Ｕず）を
介して、電源（図示せず）を接続しくいる状態で、導体
層４及び５と、導体層８どの間に、制御電圧を印加させ
れば、導体層４及び５のそれぞれど、半導体層２との間
のショク１〜キ接合６及び７から、半導体層２内に、空
乏層９及び１０が拡がる。この場合、空乏層９及び１０
は、制御電圧の値に応じた拡がりで、半尋体Ｎ？ｉ２内
に拡がる。
よれば、導体層８及び９間に、負荷゛ （図示Ｕず）を
介して、電源（図示せず）を接続しくいる状態で、導体
層４及び５と、導体層８どの間に、制御電圧を印加させ
れば、導体層４及び５のそれぞれど、半導体層２との間
のショク１〜キ接合６及び７から、半導体層２内に、空
乏層９及び１０が拡がる。この場合、空乏層９及び１０
は、制御電圧の値に応じた拡がりで、半尋体Ｎ？ｉ２内
に拡がる。
このため、半導体層２の導体層４及び５間の領域を、導
体層８及び９、及び半導体層１及び３を介して、導体層
８及び９間に接続され−Ｃいる電源から、負荷を通じて
流れる電流が、制御される。
体層８及び９、及び半導体層１及び３を介して、導体層
８及び９間に接続され−Ｃいる電源から、負荷を通じて
流れる電流が、制御される。
従っ（、第１図に示′７１縦形電界効果トランジスタに
よれば、半導体層１及び３をそれぞれコレクタ及びエミ
ッタとし、また導体層４及び５をゲート電極とするトラ
ンジスタとしての機能が得られる。
よれば、半導体層１及び３をそれぞれコレクタ及びエミ
ッタとし、また導体層４及び５をゲート電極とするトラ
ンジスタとしての機能が得られる。
しかしながら、第１図に示す従来の縦形電界効果１〜ラ
ンジスタの場合、空乏層９及び１０が、それぞれショッ
ｌ−キ接自６及び７から、半々体層２の導体層４及び５
）間の領域側の外、半導体層１及び２側にも拡がる。こ
のため、グー１〜電極に等価的に接続される官印が比較
的太である。
ンジスタの場合、空乏層９及び１０が、それぞれショッ
ｌ−キ接自６及び７から、半々体層２の導体層４及び５
）間の領域側の外、半導体層１及び２側にも拡がる。こ
のため、グー１〜電極に等価的に接続される官印が比較
的太である。
従って、第１図に示号従来の縦形電界効果トランジスタ
は、高周波狛（！ｌが悪いという欠点右していた。
は、高周波狛（！ｌが悪いという欠点右していた。
よって、本発明は、」−述しｌＪ欠１．°１のない、新
規な縦形電界効果ｌ・ランジスタ及びそのシ１法４提案
Ｉ！／υどするもので、以下、詳述りるどころから明ら
かとなるであろう、。
規な縦形電界効果ｌ・ランジスタ及びそのシ１法４提案
Ｉ！／υどするもので、以下、詳述りるどころから明ら
かとなるであろう、。
第２図は、本発明にＪ、る縦形電、！、Ｉ、！効果１〜
ランジスタの一例を示づ。
ランジスタの一例を示づ。
第２図にａ３いて、第１図どの対応部分には同一符号を
付し詳ＩＩＩ説明を省略りる。。
付し詳ＩＩＩ説明を省略りる。。
第２図に示づ°本発明による覆１１形電’ｔ”ｌ ９）
Ｊ ！！！ １〜ランジスタの一例は、次の事１１１を
除いて、第１図に示ツ縦形電界効果トランジスタのＩｉ
？＋成と同様である。
Ｊ ！！！ １〜ランジスタの一例は、次の事１１１を
除いて、第１図に示ツ縦形電界効果トランジスタのＩｉ
？＋成と同様である。
Ｊなわち、半導体層２内に、半ｉ、１１＊層１及び３の
それぞれと、導体層４との間に延長し、且つ半導体層２
に比し低い誘電率を有する絶縁層１１及び１２が配され
、且つ半導体層１及び３のそれぞれと、導体層５どの間
に延長し、且つ半導体層２に比し低い誘電率を右する絶
縁層１３及び１４が配されている。
それぞれと、導体層４との間に延長し、且つ半導体層２
に比し低い誘電率を有する絶縁層１１及び１２が配され
、且つ半導体層１及び３のそれぞれと、導体層５どの間
に延長し、且つ半導体層２に比し低い誘電率を右する絶
縁層１３及び１４が配されている。
この場合、絶縁層１１〜１４は、例えば３ｉ０２でなる
。
。
以上が、本発明による縦形電界効果トランジスタの一例
の構成である。
の構成である。
このような構成を有する本発明による縦形電界効果１〜
ランジスタによれば、それが上述した事項を除いて、第
１図に示す従来の板形電界効果１ヘランジスタと同様の
構成を有するので、詳細説明は省略するが、導体層４及
び５と、導体層８との間に制御電圧を印加させることに
よって、ショットキ接合６及び７から、半導体層２内に
、空乏層９及び１０が拡がるので、第１図に示す従来の
線形電界効果トランジスタについて述べたと同様に、ト
ランジスタの機能が得られる。
ランジスタによれば、それが上述した事項を除いて、第
１図に示す従来の板形電界効果１ヘランジスタと同様の
構成を有するので、詳細説明は省略するが、導体層４及
び５と、導体層８との間に制御電圧を印加させることに
よって、ショットキ接合６及び７から、半導体層２内に
、空乏層９及び１０が拡がるので、第１図に示す従来の
線形電界効果トランジスタについて述べたと同様に、ト
ランジスタの機能が得られる。
しかしながら、第２図に示Ｊホ５１明にＪ、る■（形電
界効果トランジスタの構成ににれば、ショットキ接合６
及び７が、導体層４、及び５がそれぞれ絶縁層１１及び
１２、及び１３及び１４に接している領域において形成
されていないので、ショットキ接合６及び７から、半導
体層２内に拡がる空乏層９及び１０は、実質的に、半導
体層２の導体層４及び５間の領域のみである。
界効果トランジスタの構成ににれば、ショットキ接合６
及び７が、導体層４、及び５がそれぞれ絶縁層１１及び
１２、及び１３及び１４に接している領域において形成
されていないので、ショットキ接合６及び７から、半導
体層２内に拡がる空乏層９及び１０は、実質的に、半導
体層２の導体層４及び５間の領域のみである。
また、絶縁層１１及び１２、及び１３及び１４の誘電率
が半導体層２に比し拭い。このため、ゲート電極に等価
的に接続される容量が、第１図に示す従来の縦形電界効
果トランジスタの場合に格段的に小である。
が半導体層２に比し拭い。このため、ゲート電極に等価
的に接続される容量が、第１図に示す従来の縦形電界効
果トランジスタの場合に格段的に小である。
従って、第２図に示す本発明ににる縦形電界効果１ラン
ジスタによれば、第１図に示す従来の縦形電界効果１〜
ランジスタに比し、格段的に高周波特性が良いという人
なる特徴を有する。
ジスタによれば、第１図に示す従来の縦形電界効果１〜
ランジスタに比し、格段的に高周波特性が良いという人
なる特徴を有する。
因みに、第１図に示す従来の縦形電界効果トランジスタ
において、グー１−電極の容Ｍが、０゜７μＦであり、
また、高周波の電流遮断周波数が３２Ｇｌ−１ｚである
ときに、第１図に示す従来の縦形電界効果１〜ランジス
タと同じ材料及び寸法で、第２図に示づ本発明による縦
形電界効果トランジスタの場合、絶縁層として３ｉ０．
をＤＪｌたとき、ゲート電極の容量が、０．７μＦであ
り、また、高周波の電流遮断周波数が４０Ｇ＋−Ｉ Ｚ
であった。
において、グー１−電極の容Ｍが、０゜７μＦであり、
また、高周波の電流遮断周波数が３２Ｇｌ−１ｚである
ときに、第１図に示す従来の縦形電界効果１〜ランジス
タと同じ材料及び寸法で、第２図に示づ本発明による縦
形電界効果トランジスタの場合、絶縁層として３ｉ０．
をＤＪｌたとき、ゲート電極の容量が、０．７μＦであ
り、また、高周波の電流遮断周波数が４０Ｇ＋−Ｉ Ｚ
であった。
次に、上述した特徴を有する第２図に示１本発明による
板形電界効果トランジスタを製造する、本発明による縦
形電界効果トランジスタの製法の一例を、第３図を伴な
って述べよう。
板形電界効果トランジスタを製造する、本発明による縦
形電界効果トランジスタの製法の一例を、第３図を伴な
って述べよう。
第３図において、第２図との対応部分には同一符号をイ
」シ、詳細説明を省略する。
」シ、詳細説明を省略する。
第３図に示１本発明による縦形電界効果トランジスタの
製法の一例は、次のとＪ３りである。
製法の一例は、次のとＪ３りである。
まず、第３図へに示１Ｊ：うに、例えばＧａＡＳでなる
′４を導体層１上に、爾後絶縁層１１及び１３になる例
えば５ｉＣｈでなる絶縁層３５を、それ自体は公知の、
例えばＣＶＤ法、スパッタリング法などによって形成し
、次ｌこ、その絶縁層３５上に爾後尋体層４及び５にな
る例えばタングテスンでなる導体層３３を、それ自体は
公知の、例えば電子ビーム魚り法、スパッタリング法な
どによって形成し、次に、その導体層３３上に、爾後絶
縁層１２及び１／Ｉになる例えば５ｆＣｈでなる絶縁層
３６を、絶縁層３５の場合と同様に形成する。この場合
、半導体層１は実際上、半導体基板である。
′４を導体層１上に、爾後絶縁層１１及び１３になる例
えば５ｉＣｈでなる絶縁層３５を、それ自体は公知の、
例えばＣＶＤ法、スパッタリング法などによって形成し
、次ｌこ、その絶縁層３５上に爾後尋体層４及び５にな
る例えばタングテスンでなる導体層３３を、それ自体は
公知の、例えば電子ビーム魚り法、スパッタリング法な
どによって形成し、次に、その導体層３３上に、爾後絶
縁層１２及び１／Ｉになる例えば５ｆＣｈでなる絶縁層
３６を、絶縁層３５の場合と同様に形成する。この場合
、半導体層１は実際上、半導体基板である。
次に、上述した絶縁層３５ど、導体層３３と、絶縁層３
６との積層体４１に刻りる、例えばフォトレジストでな
るマスク（図示μザ）を用いた、例えば反応性イＡンエ
ッチング処理ににつて、第３図Ｂに示寸ように、半導体
層１上に、絶縁層１１と、導体層４と、絶縁層１２とが
ぞれらの順に積層されている積層体４２と、絶縁層１２
ど、３り体層５ど、絶縁Ｆｙ１１４どがぞれらの順に積
層されている１１１層体４３とを形成りる。
６との積層体４１に刻りる、例えばフォトレジストでな
るマスク（図示μザ）を用いた、例えば反応性イＡンエ
ッチング処理ににつて、第３図Ｂに示寸ように、半導体
層１上に、絶縁層１１と、導体層４と、絶縁層１２とが
ぞれらの順に積層されている積層体４２と、絶縁層１２
ど、３り体層５ど、絶縁Ｆｙ１１４どがぞれらの順に積
層されている１１１層体４３とを形成りる。
次に、半導体層１上に、第ご〕図Ｃに示づように、」二
連した積層体４１及び４２を、それらの上面を除いて、
埋設しているＱａ Ａｓでなる半導体層２を、それ自体
は公知の、例えばＣＶＤ法、分子線エピタキシＶル法な
どによって形成する。
連した積層体４１及び４２を、それらの上面を除いて、
埋設しているＱａ Ａｓでなる半導体層２を、それ自体
は公知の、例えばＣＶＤ法、分子線エピタキシＶル法な
どによって形成する。
次に、第３図りに示Ｊように、半導体層２上、及び上述
した積層体４１及び４２上に連続延長し−Ｃいる、Ｇａ
Ａｓでなる半導体層３を、それ自体は公知の例えばエビ
タキシレル方によって形成り−る。
した積層体４１及び４２上に連続延長し−Ｃいる、Ｇａ
Ａｓでなる半導体層３を、それ自体は公知の例えばエビ
タキシレル方によって形成り−る。
次に、半導体層３及び１上にそれぞれ例えば△ｕ ／Ｇ
Ｏ／Ｎｉでなる導体層８及び９を、それ自体は公知の、
例えば蒸着法によって形成覆る。
Ｏ／Ｎｉでなる導体層８及び９を、それ自体は公知の、
例えば蒸着法によって形成覆る。
以上のｊ：うにして、第２図に示す本発明による１１（
形電界効果トランジスタを製造する。
形電界効果トランジスタを製造する。
以上が、本発明による縦形電界効果トランジスタの製法
の一例であるが、このような方法ににれば、上述したど
ころから明らかなように、極め−Ｃ少ない工程で、第２
図に示す本発明による縦形電界効果トランジスタを、容
易に８１′！造づることができる、という人４Ｌる特１
孜を右りる。
の一例であるが、このような方法ににれば、上述したど
ころから明らかなように、極め−Ｃ少ない工程で、第２
図に示す本発明による縦形電界効果トランジスタを、容
易に８１′！造づることができる、という人４Ｌる特１
孜を右りる。
なお、上述にｄ３いて（，１、本発明による縦形電界効
果トランジスタ及びその製法のそれぞれ（Ｊつき、−例
を述べたに留まり、例えば、半導体層１を、高不純物Ｃ
ＪバＬを右りる？１′η体Ｆ１（基板）上に、低不純物
濃度を右する？ｒ導体層を薄く形成した構成にすること
しく・さる。
果トランジスタ及びその製法のそれぞれ（Ｊつき、−例
を述べたに留まり、例えば、半導体層１を、高不純物Ｃ
ＪバＬを右りる？１′η体Ｆ１（基板）上に、低不純物
濃度を右する？ｒ導体層を薄く形成した構成にすること
しく・さる。
勿論、半導体層′１．２及び；３を、ＧａＡｓでなるも
のとするに代え、ｌ ｎ １’、ＡｌＧａΔＳ、ＩｎＧ
ａＡｓＰなどでなるものどりることもでさる。
のとするに代え、ｌ ｎ １’、ＡｌＧａΔＳ、ＩｎＧ
ａＡｓＰなどでなるものどりることもでさる。
また、絶縁層１１へ・１４を、Ｓｉｏ＋でなるものどす
るに代え、Ｓｉ ｌＮｔ 、Ｓｉ Ｏでなるものどする
ことムできる。
るに代え、Ｓｉ ｌＮｔ 、Ｓｉ Ｏでなるものどする
ことムできる。
さらに、導体層４及び５をタンゲス７ンでなるものどす
るに代え、タングステンシリサイド、タンタルなどの耐
熱性全屈でなるものとりることもできる。
るに代え、タングステンシリサイド、タンタルなどの耐
熱性全屈でなるものとりることもできる。
その他、本発明の精神を１１（２することなしに、種々
の変型、変更をなし得るぐあろう。
の変型、変更をなし得るぐあろう。
第１図は、従）１（の縦形電稈効！！１−ランジスタを
示す路線的断面図である。 第２図は、本発明にＪ：る縦形′ｒＩｉ弄効果トランジ
スタの一例を示づ路線的断面図である。 第３図へ〜Ｄは、本弁明にＪ：る縦形電界効果１−ラン
ジスタの製法の一例を示す、順次の１程における路線的
断面図である。 １．２．３・・・・・・半）！を体層 ４．５・・・・・・・・・・・・導体層６．７・・・・
・・・・・・・・ショツト二ｔ Ｊｆｉ Ｏ８，９・・
・・・・・・・・・・導体層３３・・・・・・・・・・
・・・・・導体層３５．３６・・・・・・絶縁層 ４１〜４３・・・・・・積層体 出願人 目木電イ３電話公社 第１ 図 第８図 １．事件の表示 特願昭５８−１４７０８４号２、発明
の名称 縦形電界効果トランジスタ及びその製法３、補正をづる
者 事件どの関係 特許出願人 住 所 東京都千代田区内幸町１丁目１番６号名 称
（４２２）日本電信電話公社 代表者 真 藤 恒 ４、代理人 住 所 〒１０２ 東京都千代田区麹町５丁目７番地
秀和紀尾井町ＴＢＲ８２０号 ５．２＋Ｉｉ正命令の１」イｑ 自発補正６、補正によ
り増加する発明の詳細な説明 ｍ 書（全文訂正） ］名称 縦形電界効果１ヘランジスタ及びその製法 ２、特許請求の範囲 １、高不純物濃度を有づる第１の′ｌｉ導体層と、該第
１の半導体層上に形成され、且つ低不純物濃度を有する
第２の半導ｆ４、層と、該第２の半導体層上に形成され
、且つ高い不純物濃度を有する第３の半導体層とを有し
、上記第２の半導体層内に、第１及び第２の導体層が、
上記第２の半導体層どの間でそれぞれ第１及び第２のシ
ョットキ接合を形成するように、上記第２の半導体層の
面方向に所要の間隔を保って埋設されている縦形電界効
ンジスタにＪ３いて、 第２の半導体層内に、上記第１及び第 ３の半導体層のそれぞれど、上記第１の導体層との間に
延長し、且つ上記第２の半導体層低い誘電率を右する第
１及び第２の給 配され、且つ上記第１及び第３の半導 体層のそれぞれと、上記第２の導体層との間に延長し、
且つ上記第２の半導体層に比し低い誘電率を有する第３
及び第４の絶縁層が配されでいることを特徴とする縦形
電界効果トランジスタ。 ２、高不純物濃度を有する第１の半導体層上に、低い−
Ａ電率を有する第５の絶縁層と、第３の導体層ど、低い
誘電率を有する第６の絶縁層とを、それらの順に積層し
て形成する工程と、上記第５の絶縁層と、上記第３の導
体層と、上記第６の絶縁層との第１の積層体に対するマ
スクを用いたエツチング処理によって、上記第１の半導
体層上に、上記第５の絶縁層から形成された第１の絶縁
層と、上記第３の導体層から形成された第１の導体層と
、上記第６の絶縁層から形成された第２の絶縁層とがそ
れらの順に積層されている第２の積層体と、上記第５の
絶縁層から形成された第３の絶縁層と、上記第３の導体
層から形成された第２の導体層と、上記第６の絶縁層か
ら形成された第４の絶縁層とがそれらの順に積層されて
いる第３０槓層体とを形成する工程と、上記第１の半導
体層上に、上記第１及び第３の積層体を、それらの上面
を除いて、埋設している低不純物濃度を右Ｊる第２の半
導体層を形成する工程と、 上記第２の半導体層上、及び上記第２及び第３の積層体
上に連続延長し、■つ高不純物濃度を有する第３の半導
体層を形成づ−る」二稈とを含むことを特徴どり−る縦
形電界効果トランジスタの製法。 ３、発明の詳細な説明 水上」し医用Ｉ一 本発明は、縦形電界効果１ヘランジスタ及びその製法に
関する。 Ｌ１１立立且 縦形電界効果トランジスタどして従来、次に述べる構成
を有づるものが提案されている。 すなわち、第１図に示りように、高不純物濃度を有する
ＧａＡＳでなるＮ＋型の第１の半導体層１ど、その半導
体層１土に形成され且つ低不純物濃度を右づ−る例えば
Ｇａ ＡＳでなるＮ型の第２の半導体層２と、その半導
体層２上に形成され１つ高不純物濃度を有り−る例えば
ＧａＡＳでなるＮ＋型の第３の半導体層３とを有する。 しかして、半導体°層２内に、例えばタングステンでな
る導体層４及び５が、半導体層２どの聞でそれぞれショ
ットキ接合６及び７を形成リ−るように、半導体層２の
面方向に所要の間隔を保っＣ埋設されている。 また、半導体層３上に、例えばＡＵ ／Ｇｅ ／Ｎｉで
なる導体層８が、半導体層３との間でオーム接触り−る
ようにｆ」され、また、半導体層１の半導体１ｉ’！
２側と反対側の面上に、例えば導体層８と同様の材料で
なる導体層９が、半導体屑１どの間でオーム接触するよ
うにイ」されている。 以上が、従来提案されている縦形電界効果１〜ランジス
タの構成である。 このような構成を有する縦形電界効果トランジスタによ
れば、導体層８及び′９間に、負荷（図示せず）を介し
て、電源（図示せず）を接続している状態で、導体層１
及びＪと、導体層８との間に制御電圧を印加さｌれば、
導体層４及び５のそれぞれと、半導体Ｉｌｌ；′Ｉ２ど
の間のショットキ接合６及び７から、半導体層２内に、
空乏層１０及び１１が拡がる。この場合、空乏層１０及
び１１は、制御電月の賄に応じた拡がりで、半導体層２
内に拡がる。 このため、導体層８及び９間に接続されている電源（図
示せず）から、負荷を通じＣ１半導体層２の導体層４及
び５間の領域を、導体層ε３及び９、及び半導体層１及
び３３４介して流れる電流が、制御される。 従って、第１図に承り縦形電界効果１−ランジスタによ
れば、半導体層１及び３をそれぞれコレクタ及びエミッ
タとし、また導体層４及び５をゲート電極とする１ヘラ
ンジスタとしての（幾重が得られる。 しかしながら、第１図に示Ｊ従来の縦形電界効果トラン
ジスタの場合、空乏層１０及び１１が、それぞれショッ
トキ接合６及び７から、半導体層２の導体層４及び５間
の領域側の外、半導体層１及び３側、にも拡がる。この
ため、導体層４及び５ににるゲート電極に等価的に接続
される容量が、比較的大である。 従って、第１図に示す従来の縦形電界効果トランジスタ
は、高周波特性が悪い、という欠点有していた。 よって、本発明は、上）ホした欠点のない、新規な縦形
電界効果１−ランジスタ、及びその製法を提案Ｕんとす
るもので、以下、詳述するところから明らかとなるであ
ろう。 第２図は、本願第１番目の発明による縦形電界効果１−
ランジスタの一例を示す。 第２図において、第１図との対応部分には同一符号をイ
」シ詳細説明を省略する。 第２図に示す本願第１番目の発明による縦形電界効果ト
ランジスタの一例は、次の事項を除いて、第１図に示す
縦形電界効果１ヘランジスタの構成と同様である。 すなわち、半導体層２内に、半導体層１及び３のそれぞ
れと、導体層４どの間に延長し、且つ半導体層２に比し
低い誘電率を有する絶縁層１２及び１３が配され、月つ
半導体層１及び３のそれぞれと、導体層５との間に延長
し、Ｂつ半導体層２に比し低い誘電率を石りる絶縁層１
４及び１５が配され−Ｃいる。 この場合、絶縁層１２〜１５は、例えば５１０２でなる
。 以上が、本願第１番１］の発明による縦形電界効果トラ
ンジスタの一例の構成である。 このような構成を右りる本願第１番目の５Ｆ、明による
縦形電界効果１〜ランジスタによれば、それが上述しｌ
〔事項を除いて、第１図に示Ｊ従来の縦形電界効果トラ
ンジスタと同様の構成を右する。従って、詳細説明は省
略覆るが、導体層４及び５ど、導体層８との間に制御電
圧を印加させることによって、ショットキ接合６及び７
から、半導体層２内に、空乏層１０及び１１が拡がるの
で、第１図に示す従来の縦形電界効果トランジスタにつ
いて述べたと同様に、トランジスタの機能が得られる。 しかしながら、第２図に示す本願第１番目の発明による
縦形電界効果トランジスタの構成によれば、ショットキ
接合６及び７が、導体層４、及び５かそれぞれ絶縁層１
２及び１３、及び１４及び１５に接している領域におい
て形成されＣいないので、ショットキ接合６及び７から
、半導体層２内に拡がる空乏層１０及び１１は、実質的
に、半導体層２の導体層４及び５間の領域に（１３い−
Ｃのみである。 また、絶縁層１２及び１３、及び１４及び１５の誘電率
が半導体層２に比し低い。 このため、導体層４及び５によるゲート電極に等画的に
接続される容量が、第１図に示す従来の縦形電界効果ト
ランジスタの場合に格段的に小である。 従って、第２図に示す本願７Ａ１番目の弁明による縦形
電界効果トランジスタによれば、第１図に示す従来の縦
形電界効果トランジスタに比し、格段的に高周波特性が
良い、という大なる特徴を有する。 因みに、第１図に示ず従来の縦形電界効果１〜ランジス
タにおいて、導体層４及び５によるゲート電極の容量が
、０．７μＦ Ｆあり、また、高周波の電流遮断周波数
が３２ Ｇ ｌ−１ｔであるどきに、第２図に示１本願
第１？■１目の発明による縦形電界効果トランジスタの
場合、絶縁層１２〜１５が５ｉｌｌでなることを除いて
、第１図に示す従来の縦形電界効果トランジスタと同じ
月利及び寸法で、導体層４及び５によるグー１〜電極の
容量が、０．４μ［：であり、また、高周波の電流遮断
周波数が４００ ＨＺ ”Ｃあった。 次に、上述した特徴を有する第２図に示り゛本願第１番
目の発明による縦形電界効果トランジスタを製造する、
本願第２番目の発明による縦形電界効果トランジスタの
製法の一例を、第３図を伴なって述べよう。 第３図において、第２図どの対応部分には同一？＝１号
を付し、詳ＩＩｌ説明を省略づる。 第３図に示ず本願第２番目の発明による縦形電界効果ト
ランジスタの製法の一例は、次のどおりである。 まず、第３図へに示すように、例えばＧａＡＳｔ−なる
Ｎｈ型の半導体層１上に、爾後絶縁層１２及び１４にな
る例えばＳ：０．でなる絶縁層３５を、それ自体は公知
の、例えばＣＶＤ法、スパッタリング法などによって形
成し、次に、その絶縁層３５上に、爾後導体層４及び５
になる例えばタングステでなる導体層３３を、それ自体
は公知の、例えば電子ビーム蒸着法、スパッタリング法
などによって形成し、次に、その導体層３３上に、爾後
絶縁層１３及び１５になる例えばＳ：Ｏｒでなる絶縁層
３６を、絶縁層３５の場合と同様の力ｖ１で形成りる。 この場合、半導体層１は実際上、半導体基板である。 次に、上述した絶縁層３５ど、導体層３３と、絶縁層３
６との積層体４１に対する、例えばノＡトレジストでな
るマスク（図示せず）を用いた、例えば反応性イオンエ
ツチング処理によって、その積層体４１から、第３図１
３に承りように、半導体層１上に、絶縁層１２ど、導体
層４と、絶縁層１２どがそれらの順に積層されでいる積
層体４２と、絶縁層１２と、心体層５と、絶縁層１４と
がそれらの順に積層されている積層体４３とを形成する
。 次に、半導体層１上に、第３図Ｃに示り゛ように、上述
した積層体４１及び４２を、それらの上面を除いて埋設
しているＧａＡｓでなる半導体層２を、それ自体は公知
の、例えばＣＶＤ法、分子線エピタキシャル法などによ
って形成す゛る。 次に、第３図りに示すように、半導体層２上、及び上述
した積層体４１及び４２上に連続延長している、Ｑａ
ＡＳでなる半導体層３を、それ自体は公知の例えばエピ
タキシャル法によって形成ツる。 次に、第３図Ｅに示すように、半導体層３及び１上に、
例えばＡｕ ／Ｇｅ ／Ｎ ｉでなる導体層８及び９を
、それ自体は公知の、例えば蒸着法によってそれぞれ形
成する。 以上のようにして、第２図に示す木ｆｉ第１番目の発明
による縦形電界効果トランジスタを製ｍする。 以上が、本願第２番目の発明による縦形電界効果］−ラ
ンジスタの製法の一例である。 このような縦形電界効果トランジスタの製法によれば、
上）ホしたところから明らかなように、極めて少ない工
程で、第２図に示す本願第１＠目の発明ににる縦形電界
効果トランジスタを、容易に製造り−ることができる、
という人なる特徴を有する。 なお、上述においては、
本願第１番目の発明にＪ：る縦形電界効果トランジスタ
、及び本願第２番目の発明による縦形電界効果１〜ラン
ジスタの製法のそれぞれにつぎ、１つの例を述べたに留
まり、例えば、半導体層１どし−で、高不純物濃疾を右
する半導体層（基板）上に、低不純物濃度を有する半導
体層を薄く形成した構成のものを用いることしできる。 勿論、半導体層１．２及び３を、ＱａΔＳでなるものと
するに代え、Ｉｎ Ｐ、ＡＩ Ｇａ ＡＳ 。 １ｎＱａΔｓｐなどでなるしのとすることもできる。 また、絶縁層１２〜１５を、８１０＞でなるｂのとする
に代え、Ｓ！ ｒ Ｎｈ 、Ｓ！ Ｏでなるものとする
こともでさる。 さらに、心体層４及び５をタングステンでなるものどす
るに代え、タングステンシリサイド、タンタルなどの耐
熱性金属でなるしのとすることもできる。 その他、本発明の精神を脱Ｊることなしに、種々の変型
、変更をなし得るであろう。 ４、図面の簡単な説明 第１図は、従来の縦形電界効果トランジスタを示ず路線
的断面図である。 第２図は、本願第１番目の発明による縦形電界効果トラ
ンジスタの一例を示ず路線的断面図である。 第３図Δ〜Ｆは、本願第２番目の発明による縦形電界効
果トランジスタの製法の一例を示す、順次の工程にＪ３
ける路線的断面図である。 １．２．３・・・・・・半導（Ａ層 ４．５・・・・・・・・・・・・導体層６．７・・・・
・・・・・・・・ショッ］−４−接合８．９・・・・・
・・・・・・・導体層１０．１１・・・・・・空乏層 １２〜１５・・・・・・絶縁層 ３３・・・・・・・・・・・・・・・導体層３５．３６
・・・・・・絶縁層 ４１〜４３・・・・・・積層体 第２図 手続補正書 １．事例の表示 特許ｐＥ ５８−１４．７０８４号２
、発明の名称 縦形電界効果１〜ランジスタ及びその製法３、補正をす
る当 事イ９どの関係 特許出願人 住 所 東京都千代田区内幸町１丁目１番６号名 称
（４２２）日本電信電話公社 代表者 真 藤 恒 ４、代理人 ５、補正命令の日付 自発補正 ６、補正により増加する発明の数 なし７、補正の対象
明細占の発明の詳細な説明の欄８、補正・の内容 （１）昭和５９年２月７日イＮＪ全文訂正明細丹申、第
９頁９行「０．７μＦ」どあるを、「０゜７ｐ ＦＪと
訂正する３゜ （２）仝、第９頁１６行ｒｏ、１ｌＦＪどあるをＩＱ、
４ｐ ＦＪとπ］正づる１゜ 以 Ｌ
示す路線的断面図である。 第２図は、本発明にＪ：る縦形′ｒＩｉ弄効果トランジ
スタの一例を示づ路線的断面図である。 第３図へ〜Ｄは、本弁明にＪ：る縦形電界効果１−ラン
ジスタの製法の一例を示す、順次の１程における路線的
断面図である。 １．２．３・・・・・・半）！を体層 ４．５・・・・・・・・・・・・導体層６．７・・・・
・・・・・・・・ショツト二ｔ Ｊｆｉ Ｏ８，９・・
・・・・・・・・・・導体層３３・・・・・・・・・・
・・・・・導体層３５．３６・・・・・・絶縁層 ４１〜４３・・・・・・積層体 出願人 目木電イ３電話公社 第１ 図 第８図 １．事件の表示 特願昭５８−１４７０８４号２、発明
の名称 縦形電界効果トランジスタ及びその製法３、補正をづる
者 事件どの関係 特許出願人 住 所 東京都千代田区内幸町１丁目１番６号名 称
（４２２）日本電信電話公社 代表者 真 藤 恒 ４、代理人 住 所 〒１０２ 東京都千代田区麹町５丁目７番地
秀和紀尾井町ＴＢＲ８２０号 ５．２＋Ｉｉ正命令の１」イｑ 自発補正６、補正によ
り増加する発明の詳細な説明 ｍ 書（全文訂正） ］名称 縦形電界効果１ヘランジスタ及びその製法 ２、特許請求の範囲 １、高不純物濃度を有づる第１の′ｌｉ導体層と、該第
１の半導体層上に形成され、且つ低不純物濃度を有する
第２の半導ｆ４、層と、該第２の半導体層上に形成され
、且つ高い不純物濃度を有する第３の半導体層とを有し
、上記第２の半導体層内に、第１及び第２の導体層が、
上記第２の半導体層どの間でそれぞれ第１及び第２のシ
ョットキ接合を形成するように、上記第２の半導体層の
面方向に所要の間隔を保って埋設されている縦形電界効
ンジスタにＪ３いて、 第２の半導体層内に、上記第１及び第 ３の半導体層のそれぞれど、上記第１の導体層との間に
延長し、且つ上記第２の半導体層低い誘電率を右する第
１及び第２の給 配され、且つ上記第１及び第３の半導 体層のそれぞれと、上記第２の導体層との間に延長し、
且つ上記第２の半導体層に比し低い誘電率を有する第３
及び第４の絶縁層が配されでいることを特徴とする縦形
電界効果トランジスタ。 ２、高不純物濃度を有する第１の半導体層上に、低い−
Ａ電率を有する第５の絶縁層と、第３の導体層ど、低い
誘電率を有する第６の絶縁層とを、それらの順に積層し
て形成する工程と、上記第５の絶縁層と、上記第３の導
体層と、上記第６の絶縁層との第１の積層体に対するマ
スクを用いたエツチング処理によって、上記第１の半導
体層上に、上記第５の絶縁層から形成された第１の絶縁
層と、上記第３の導体層から形成された第１の導体層と
、上記第６の絶縁層から形成された第２の絶縁層とがそ
れらの順に積層されている第２の積層体と、上記第５の
絶縁層から形成された第３の絶縁層と、上記第３の導体
層から形成された第２の導体層と、上記第６の絶縁層か
ら形成された第４の絶縁層とがそれらの順に積層されて
いる第３０槓層体とを形成する工程と、上記第１の半導
体層上に、上記第１及び第３の積層体を、それらの上面
を除いて、埋設している低不純物濃度を右Ｊる第２の半
導体層を形成する工程と、 上記第２の半導体層上、及び上記第２及び第３の積層体
上に連続延長し、■つ高不純物濃度を有する第３の半導
体層を形成づ−る」二稈とを含むことを特徴どり−る縦
形電界効果トランジスタの製法。 ３、発明の詳細な説明 水上」し医用Ｉ一 本発明は、縦形電界効果１ヘランジスタ及びその製法に
関する。 Ｌ１１立立且 縦形電界効果トランジスタどして従来、次に述べる構成
を有づるものが提案されている。 すなわち、第１図に示りように、高不純物濃度を有する
ＧａＡＳでなるＮ＋型の第１の半導体層１ど、その半導
体層１土に形成され且つ低不純物濃度を右づ−る例えば
Ｇａ ＡＳでなるＮ型の第２の半導体層２と、その半導
体層２上に形成され１つ高不純物濃度を有り−る例えば
ＧａＡＳでなるＮ＋型の第３の半導体層３とを有する。 しかして、半導体°層２内に、例えばタングステンでな
る導体層４及び５が、半導体層２どの聞でそれぞれショ
ットキ接合６及び７を形成リ−るように、半導体層２の
面方向に所要の間隔を保っＣ埋設されている。 また、半導体層３上に、例えばＡＵ ／Ｇｅ ／Ｎｉで
なる導体層８が、半導体層３との間でオーム接触り−る
ようにｆ」され、また、半導体層１の半導体１ｉ’！
２側と反対側の面上に、例えば導体層８と同様の材料で
なる導体層９が、半導体屑１どの間でオーム接触するよ
うにイ」されている。 以上が、従来提案されている縦形電界効果１〜ランジス
タの構成である。 このような構成を有する縦形電界効果トランジスタによ
れば、導体層８及び′９間に、負荷（図示せず）を介し
て、電源（図示せず）を接続している状態で、導体層１
及びＪと、導体層８との間に制御電圧を印加さｌれば、
導体層４及び５のそれぞれと、半導体Ｉｌｌ；′Ｉ２ど
の間のショットキ接合６及び７から、半導体層２内に、
空乏層１０及び１１が拡がる。この場合、空乏層１０及
び１１は、制御電月の賄に応じた拡がりで、半導体層２
内に拡がる。 このため、導体層８及び９間に接続されている電源（図
示せず）から、負荷を通じＣ１半導体層２の導体層４及
び５間の領域を、導体層ε３及び９、及び半導体層１及
び３３４介して流れる電流が、制御される。 従って、第１図に承り縦形電界効果１−ランジスタによ
れば、半導体層１及び３をそれぞれコレクタ及びエミッ
タとし、また導体層４及び５をゲート電極とする１ヘラ
ンジスタとしての（幾重が得られる。 しかしながら、第１図に示Ｊ従来の縦形電界効果トラン
ジスタの場合、空乏層１０及び１１が、それぞれショッ
トキ接合６及び７から、半導体層２の導体層４及び５間
の領域側の外、半導体層１及び３側、にも拡がる。この
ため、導体層４及び５ににるゲート電極に等価的に接続
される容量が、比較的大である。 従って、第１図に示す従来の縦形電界効果トランジスタ
は、高周波特性が悪い、という欠点有していた。 よって、本発明は、上）ホした欠点のない、新規な縦形
電界効果１−ランジスタ、及びその製法を提案Ｕんとす
るもので、以下、詳述するところから明らかとなるであ
ろう。 第２図は、本願第１番目の発明による縦形電界効果１−
ランジスタの一例を示す。 第２図において、第１図との対応部分には同一符号をイ
」シ詳細説明を省略する。 第２図に示す本願第１番目の発明による縦形電界効果ト
ランジスタの一例は、次の事項を除いて、第１図に示す
縦形電界効果１ヘランジスタの構成と同様である。 すなわち、半導体層２内に、半導体層１及び３のそれぞ
れと、導体層４どの間に延長し、且つ半導体層２に比し
低い誘電率を有する絶縁層１２及び１３が配され、月つ
半導体層１及び３のそれぞれと、導体層５との間に延長
し、Ｂつ半導体層２に比し低い誘電率を石りる絶縁層１
４及び１５が配され−Ｃいる。 この場合、絶縁層１２〜１５は、例えば５１０２でなる
。 以上が、本願第１番１］の発明による縦形電界効果トラ
ンジスタの一例の構成である。 このような構成を右りる本願第１番目の５Ｆ、明による
縦形電界効果１〜ランジスタによれば、それが上述しｌ
〔事項を除いて、第１図に示Ｊ従来の縦形電界効果トラ
ンジスタと同様の構成を右する。従って、詳細説明は省
略覆るが、導体層４及び５ど、導体層８との間に制御電
圧を印加させることによって、ショットキ接合６及び７
から、半導体層２内に、空乏層１０及び１１が拡がるの
で、第１図に示す従来の縦形電界効果トランジスタにつ
いて述べたと同様に、トランジスタの機能が得られる。 しかしながら、第２図に示す本願第１番目の発明による
縦形電界効果トランジスタの構成によれば、ショットキ
接合６及び７が、導体層４、及び５かそれぞれ絶縁層１
２及び１３、及び１４及び１５に接している領域におい
て形成されＣいないので、ショットキ接合６及び７から
、半導体層２内に拡がる空乏層１０及び１１は、実質的
に、半導体層２の導体層４及び５間の領域に（１３い−
Ｃのみである。 また、絶縁層１２及び１３、及び１４及び１５の誘電率
が半導体層２に比し低い。 このため、導体層４及び５によるゲート電極に等画的に
接続される容量が、第１図に示す従来の縦形電界効果ト
ランジスタの場合に格段的に小である。 従って、第２図に示す本願７Ａ１番目の弁明による縦形
電界効果トランジスタによれば、第１図に示す従来の縦
形電界効果トランジスタに比し、格段的に高周波特性が
良い、という大なる特徴を有する。 因みに、第１図に示ず従来の縦形電界効果１〜ランジス
タにおいて、導体層４及び５によるゲート電極の容量が
、０．７μＦ Ｆあり、また、高周波の電流遮断周波数
が３２ Ｇ ｌ−１ｔであるどきに、第２図に示１本願
第１？■１目の発明による縦形電界効果トランジスタの
場合、絶縁層１２〜１５が５ｉｌｌでなることを除いて
、第１図に示す従来の縦形電界効果トランジスタと同じ
月利及び寸法で、導体層４及び５によるグー１〜電極の
容量が、０．４μ［：であり、また、高周波の電流遮断
周波数が４００ ＨＺ ”Ｃあった。 次に、上述した特徴を有する第２図に示り゛本願第１番
目の発明による縦形電界効果トランジスタを製造する、
本願第２番目の発明による縦形電界効果トランジスタの
製法の一例を、第３図を伴なって述べよう。 第３図において、第２図どの対応部分には同一？＝１号
を付し、詳ＩＩｌ説明を省略づる。 第３図に示ず本願第２番目の発明による縦形電界効果ト
ランジスタの製法の一例は、次のどおりである。 まず、第３図へに示すように、例えばＧａＡＳｔ−なる
Ｎｈ型の半導体層１上に、爾後絶縁層１２及び１４にな
る例えばＳ：０．でなる絶縁層３５を、それ自体は公知
の、例えばＣＶＤ法、スパッタリング法などによって形
成し、次に、その絶縁層３５上に、爾後導体層４及び５
になる例えばタングステでなる導体層３３を、それ自体
は公知の、例えば電子ビーム蒸着法、スパッタリング法
などによって形成し、次に、その導体層３３上に、爾後
絶縁層１３及び１５になる例えばＳ：Ｏｒでなる絶縁層
３６を、絶縁層３５の場合と同様の力ｖ１で形成りる。 この場合、半導体層１は実際上、半導体基板である。 次に、上述した絶縁層３５ど、導体層３３と、絶縁層３
６との積層体４１に対する、例えばノＡトレジストでな
るマスク（図示せず）を用いた、例えば反応性イオンエ
ツチング処理によって、その積層体４１から、第３図１
３に承りように、半導体層１上に、絶縁層１２ど、導体
層４と、絶縁層１２どがそれらの順に積層されでいる積
層体４２と、絶縁層１２と、心体層５と、絶縁層１４と
がそれらの順に積層されている積層体４３とを形成する
。 次に、半導体層１上に、第３図Ｃに示り゛ように、上述
した積層体４１及び４２を、それらの上面を除いて埋設
しているＧａＡｓでなる半導体層２を、それ自体は公知
の、例えばＣＶＤ法、分子線エピタキシャル法などによ
って形成す゛る。 次に、第３図りに示すように、半導体層２上、及び上述
した積層体４１及び４２上に連続延長している、Ｑａ
ＡＳでなる半導体層３を、それ自体は公知の例えばエピ
タキシャル法によって形成ツる。 次に、第３図Ｅに示すように、半導体層３及び１上に、
例えばＡｕ ／Ｇｅ ／Ｎ ｉでなる導体層８及び９を
、それ自体は公知の、例えば蒸着法によってそれぞれ形
成する。 以上のようにして、第２図に示す木ｆｉ第１番目の発明
による縦形電界効果トランジスタを製ｍする。 以上が、本願第２番目の発明による縦形電界効果］−ラ
ンジスタの製法の一例である。 このような縦形電界効果トランジスタの製法によれば、
上）ホしたところから明らかなように、極めて少ない工
程で、第２図に示す本願第１＠目の発明ににる縦形電界
効果トランジスタを、容易に製造り−ることができる、
という人なる特徴を有する。 なお、上述においては、
本願第１番目の発明にＪ：る縦形電界効果トランジスタ
、及び本願第２番目の発明による縦形電界効果１〜ラン
ジスタの製法のそれぞれにつぎ、１つの例を述べたに留
まり、例えば、半導体層１どし−で、高不純物濃疾を右
する半導体層（基板）上に、低不純物濃度を有する半導
体層を薄く形成した構成のものを用いることしできる。 勿論、半導体層１．２及び３を、ＱａΔＳでなるものと
するに代え、Ｉｎ Ｐ、ＡＩ Ｇａ ＡＳ 。 １ｎＱａΔｓｐなどでなるしのとすることもできる。 また、絶縁層１２〜１５を、８１０＞でなるｂのとする
に代え、Ｓ！ ｒ Ｎｈ 、Ｓ！ Ｏでなるものとする
こともでさる。 さらに、心体層４及び５をタングステンでなるものどす
るに代え、タングステンシリサイド、タンタルなどの耐
熱性金属でなるしのとすることもできる。 その他、本発明の精神を脱Ｊることなしに、種々の変型
、変更をなし得るであろう。 ４、図面の簡単な説明 第１図は、従来の縦形電界効果トランジスタを示ず路線
的断面図である。 第２図は、本願第１番目の発明による縦形電界効果トラ
ンジスタの一例を示ず路線的断面図である。 第３図Δ〜Ｆは、本願第２番目の発明による縦形電界効
果トランジスタの製法の一例を示す、順次の工程にＪ３
ける路線的断面図である。 １．２．３・・・・・・半導（Ａ層 ４．５・・・・・・・・・・・・導体層６．７・・・・
・・・・・・・・ショッ］−４−接合８．９・・・・・
・・・・・・・導体層１０．１１・・・・・・空乏層 １２〜１５・・・・・・絶縁層 ３３・・・・・・・・・・・・・・・導体層３５．３６
・・・・・・絶縁層 ４１〜４３・・・・・・積層体 第２図 手続補正書 １．事例の表示 特許ｐＥ ５８−１４．７０８４号２
、発明の名称 縦形電界効果１〜ランジスタ及びその製法３、補正をす
る当 事イ９どの関係 特許出願人 住 所 東京都千代田区内幸町１丁目１番６号名 称
（４２２）日本電信電話公社 代表者 真 藤 恒 ４、代理人 ５、補正命令の日付 自発補正 ６、補正により増加する発明の数 なし７、補正の対象
明細占の発明の詳細な説明の欄８、補正・の内容 （１）昭和５９年２月７日イＮＪ全文訂正明細丹申、第
９頁９行「０．７μＦ」どあるを、「０゜７ｐ ＦＪと
訂正する３゜ （２）仝、第９頁１６行ｒｏ、１ｌＦＪどあるをＩＱ、
４ｐ ＦＪとπ］正づる１゜ 以 Ｌ
Claims (1)
- 【特許請求の範囲】 １、高不純物ａ頂を有する第１の半導体層と、該第１の
半導体層上に形成され、且つ低不純物濃度を右する第２
の半導体層と、 該第２の半導体層上に形成され、且つ高い不純物濃度を
有する第３の半導体層とを有し、上記第２の半導体層内
に、第１及び第２の半導体層が、上記第２の半導体層ど
の間でそれぞれ第１及び第２のショットキ接合を形成す
るにうに、上記第２の半導体層の面方向に所要の間隔を
保って埋設されている縦形電界効果１〜ランジスタにお
いて、 上記第２の半導体層内に、上記第１及び第３の半導体層
のそれぞれと、上記第１の半導体層どの間に延長し、且
つ上記第２の半導体層に比し低い誘電率を有Ｊ°る第１
及び第２の絶縁層が配され、且つ上記第１及び第３の半
導体層のそれぞれと、上記第２の導体層との 間に延長
し、１１つ上記第２の半導体層に比し低い誘電率を右す
る第３及び第４の絶縁層が配されていることを特徴どづ
る縦形電弄効宋トランジスタ。 ２、高不純物濃度を右′りる第１の？１′導体層十に、
低い誘電率を有する第５の絶縁層ど、第３の導体層と、
低い誘電率を右゛する第６の絶縁層とを、それらの順に
積層して形成する」ニ稈と、上記第５の絶縁層と、上記
ａ１３の導体層と、上記第６の絶縁層との第１の積層体
に対り−るマスクを用いたエツヂング処理によって、上
記第１の半導体層上に、上記第５の絶ＩＸ層から形成さ
れた第１の絶縁層と、上；ｉｌｌ！第３の導体層から形
成された第１の導体層と、上記第６の絶縁層から形成さ
れた第２の絶縁層どがそれらの順に積層されている第２
の積層体と、上記第５の絶縁層から形成された第３の絶
縁層と、上記第３の導体層から形成された第２の導体層
と、上記第６のｔ（ｌｌ！縁層から形成された第４の絶
縁層とがそれらの順に積層されている第３の積層体とを
形成する工程と、上記第１の半導体層上に、上記第１及
び第３の積層体を、それらの上面を除いて、埋設してい
る低不純物濃度を有する第２の半導体層を形成する工程
と、 上記第２の半導体層上、及び上記第２及び第３の積層体
−りに連続延長し、且つ高不純物濃度を右Ｊる第３の半
導体層を形成する■稈とを含むことを特徴とする縦形電
界効果（−ランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14708483A JPS6038885A (ja) | 1983-08-11 | 1983-08-11 | 縦形電界効果トランジスタ及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14708483A JPS6038885A (ja) | 1983-08-11 | 1983-08-11 | 縦形電界効果トランジスタ及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6038885A true JPS6038885A (ja) | 1985-02-28 |
Family
ID=15422104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14708483A Pending JPS6038885A (ja) | 1983-08-11 | 1983-08-11 | 縦形電界効果トランジスタ及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038885A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62204576A (ja) * | 1986-03-04 | 1987-09-09 | Nec Corp | 縦型トランジスタの製造方法 |
| JPS63143870A (ja) * | 1986-12-08 | 1988-06-16 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| EP0484252A2 (en) * | 1990-10-31 | 1992-05-06 | Sumitomo Electric Industries, Ltd. | Superconducting device formed of oxide superconductor material |
| EP0487922A2 (en) * | 1990-11-30 | 1992-06-03 | Sony Corporation | High speed switching electron device |
| JP2004063507A (ja) * | 2002-07-24 | 2004-02-26 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52128079A (en) * | 1976-04-21 | 1977-10-27 | Mitsubishi Electric Corp | Vertical field effect transistor |
| JPS5857772A (ja) * | 1981-09-30 | 1983-04-06 | Sanyo Electric Co Ltd | 半導体装置 |
-
1983
- 1983-08-11 JP JP14708483A patent/JPS6038885A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52128079A (en) * | 1976-04-21 | 1977-10-27 | Mitsubishi Electric Corp | Vertical field effect transistor |
| JPS5857772A (ja) * | 1981-09-30 | 1983-04-06 | Sanyo Electric Co Ltd | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62204576A (ja) * | 1986-03-04 | 1987-09-09 | Nec Corp | 縦型トランジスタの製造方法 |
| JPS63143870A (ja) * | 1986-12-08 | 1988-06-16 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| EP0484252A2 (en) * | 1990-10-31 | 1992-05-06 | Sumitomo Electric Industries, Ltd. | Superconducting device formed of oxide superconductor material |
| EP0487922A2 (en) * | 1990-11-30 | 1992-06-03 | Sony Corporation | High speed switching electron device |
| JP2004063507A (ja) * | 2002-07-24 | 2004-02-26 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
| US7750377B2 (en) | 2002-07-24 | 2010-07-06 | Sumitomo Electric Industries, Ltd. | Vertical junction field effect transistors, and methods of producing the vertical junction field effect transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001753A (ko) | 종형 mos 트랜지스터와 그 제조 방법 | |
| KR920022372A (ko) | 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조 | |
| JPH0194664A (ja) | 電界効果トランジスタ | |
| JPS6038885A (ja) | 縦形電界効果トランジスタ及びその製法 | |
| US3579278A (en) | Surface barrier diode having a hypersensitive {72 {30 {0 region forming a hypersensitive voltage variable capacitor | |
| JPH0279462A (ja) | 半導体記憶装置 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
| JPS6199379A (ja) | 電界効果型半導体装置 | |
| JPS6254476A (ja) | 横形電界効果トランジスタ及びその製法 | |
| JPH0496270A (ja) | 半導体装置の製造方法 | |
| JPS60241272A (ja) | 高移動度トランジスタ | |
| JPH01241858A (ja) | Ｍｉｓ型容量素子 | |
| JPH03155659A (ja) | 半導体装置 | |
| KR950011785B1 (ko) | 에스램(sram)제조 방법 | |
| JPS61187273A (ja) | 半導体装置 | |
| JPH02267962A (ja) | 半導体メモリセルとその製造方法 | |
| JPH03125469A (ja) | Ｍｉｍキャパシタの構造 | |
| JP2003092415A (ja) | Ｓｏｉ構造ダイオード | |
| JPS6387769A (ja) | 電界効果トランジスタ | |
| JPS59172773A (ja) | 薄膜トランジスタ素子およびその製造方法 | |
| JPH01147859A (ja) | 半導体装置の製造方法 | |
| JPS59220960A (ja) | 半導体装置 | |
| JPS63229720A (ja) | 化合物半導体装置 | |
| JPS5931860B2 (ja) | 半導体装置 | |
| JPS58142579A (ja) | Ｍｏｓトランジスタ |