JPH0555549A - ヘテロ接合バイポーラトランジスタとその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタとその製造方法Info
- Publication number
- JPH0555549A JPH0555549A JP21334491A JP21334491A JPH0555549A JP H0555549 A JPH0555549 A JP H0555549A JP 21334491 A JP21334491 A JP 21334491A JP 21334491 A JP21334491 A JP 21334491A JP H0555549 A JPH0555549 A JP H0555549A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- electrode
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ベース電極の形成を容易にするとともに、エ
ミッタ、コレクタ、ベース各電極間の段差を少なくして
集積化に対応できるヘテロ接合バイポーラトランジスタ
を得る。 【構成】 半導体基板１面にベース層領域を挟んでエミ
ッタ層５およびコレクタ層７を配置し、上記ベース層と
エミッタ層５およびコレクタ層７とは上記基板１面に交
差する方向の接合面によりそれぞれｐ−ｎ接合させ、エ
ミッタ層５およびコレクタ層７領域の外方へ拡がる外部
ベース層３を、上記ベース層の下底部に結合させ、エミ
ッタ層５領域にエミッタ電極８、コレクタ層７領域にコ
レクタ電極９を、上記外部ベース層３上にベース電極１
０を設けた。
ミッタ、コレクタ、ベース各電極間の段差を少なくして
集積化に対応できるヘテロ接合バイポーラトランジスタ
を得る。 【構成】 半導体基板１面にベース層領域を挟んでエミ
ッタ層５およびコレクタ層７を配置し、上記ベース層と
エミッタ層５およびコレクタ層７とは上記基板１面に交
差する方向の接合面によりそれぞれｐ−ｎ接合させ、エ
ミッタ層５およびコレクタ層７領域の外方へ拡がる外部
ベース層３を、上記ベース層の下底部に結合させ、エミ
ッタ層５領域にエミッタ電極８、コレクタ層７領域にコ
レクタ電極９を、上記外部ベース層３上にベース電極１
０を設けた。
Description
【０００１】
【産業上の利用分野】この発明はヘテロ接合バイポーラ
トランジスタおよびその製造方法に関するものである。
トランジスタおよびその製造方法に関するものである。
【０００２】
【従来の技術】従来から製造されているAlGaAs／GaAs系
のヘテロ接合バイポーラトランジスタ（以下、これをＨ
ＢＴと略称する）の代表的な構造は図７に断面図として
示す通りであり、半導体基板上にアンドープGaAsバッフ
ァ層２１、ｎ−GaAsコレクタ層２２が形成されている。
そしてこのコレクタ層２２上のコレクタ電極領域を除く
部分にｐ−GaAsベース層２３を形成し、該ベース層２３
のベース電極領域部分を除く部分にｎ−AlGaAsエミッタ
層２４が形成されている。そしてエミッタ層２４上にエ
ミッタ電極２５、露出したベース層２３とコレクタ層２
２上にベース電極２７およびコレクタ電極２６がそれぞ
れ設置されている。
のヘテロ接合バイポーラトランジスタ（以下、これをＨ
ＢＴと略称する）の代表的な構造は図７に断面図として
示す通りであり、半導体基板上にアンドープGaAsバッフ
ァ層２１、ｎ−GaAsコレクタ層２２が形成されている。
そしてこのコレクタ層２２上のコレクタ電極領域を除く
部分にｐ−GaAsベース層２３を形成し、該ベース層２３
のベース電極領域部分を除く部分にｎ−AlGaAsエミッタ
層２４が形成されている。そしてエミッタ層２４上にエ
ミッタ電極２５、露出したベース層２３とコレクタ層２
２上にベース電極２７およびコレクタ電極２６がそれぞ
れ設置されている。
【０００３】このような構造の従来のＨＢＴにおいて、
これをエミッタ接地で使用する場合の例を述べると、コ
レクタ−エミッタ電極とベース−エミッタ電極間に直流
バイアスを加えて、ＨＢＴを動作状態にしておき、交流
信号をベース−エミッタ電極間に加えると、その信号は
コレクタ−エミッタ間電極に増幅されて出力される。
これをエミッタ接地で使用する場合の例を述べると、コ
レクタ−エミッタ電極とベース−エミッタ電極間に直流
バイアスを加えて、ＨＢＴを動作状態にしておき、交流
信号をベース−エミッタ電極間に加えると、その信号は
コレクタ−エミッタ間電極に増幅されて出力される。
【０００４】この時、それぞれの電極間を流れる電流
は、図７のｎ−ｐ−ｎ型ＨＢＴではベース電極からエミ
ッタ電極およびコレクタ電極からエミッタ電極へ流れ、
半導体層のｐ−ｎ接合部分では、水平に形成されたｐ−
ｎ接合面に対して垂直方向に電流が流れている。ここに
説明した信号の増幅機能を効率よく実現するためには、
通常図７のｐ−GaAsベース層２３は、約1000Åと非常に
薄い層が用いられる。この場合、エミッタ層、コレクタ
層の各層は2000〜5000Å程度の厚さが一般的である。
は、図７のｎ−ｐ−ｎ型ＨＢＴではベース電極からエミ
ッタ電極およびコレクタ電極からエミッタ電極へ流れ、
半導体層のｐ−ｎ接合部分では、水平に形成されたｐ−
ｎ接合面に対して垂直方向に電流が流れている。ここに
説明した信号の増幅機能を効率よく実現するためには、
通常図７のｐ−GaAsベース層２３は、約1000Åと非常に
薄い層が用いられる。この場合、エミッタ層、コレクタ
層の各層は2000〜5000Å程度の厚さが一般的である。
【０００５】
【発明が解決しようとする課題】従来のＨＢＴは、上記
した図７のような構成となっているので、約1000Åとい
る非常に薄いｐ−GaAsベース層２３の表面を露出させて
から、ベース電極２７を形成する必要があり、この薄い
ｐ−GaAsベース層２３の表面を露出させるのに高度な熟
練した技術を必要とするという問題があった。また、高
温での合金化による電極形成を行う場合には、金属と半
導体の合金化層がｐ−GaAsベース層２３を突き抜け、そ
の下層のｎ−GaAsコレクタ層２２にまで達してしまうと
いう問題があった。
した図７のような構成となっているので、約1000Åとい
る非常に薄いｐ−GaAsベース層２３の表面を露出させて
から、ベース電極２７を形成する必要があり、この薄い
ｐ−GaAsベース層２３の表面を露出させるのに高度な熟
練した技術を必要とするという問題があった。また、高
温での合金化による電極形成を行う場合には、金属と半
導体の合金化層がｐ−GaAsベース層２３を突き抜け、そ
の下層のｎ−GaAsコレクタ層２２にまで達してしまうと
いう問題があった。
【０００６】さらに、図７のような構造のＨＢＴでは、
エミッタ電極とコレクタ電極間の段差が大きく、多数の
ＨＢＴを集積化したＩＣを作製するうえで障害となって
いた。
エミッタ電極とコレクタ電極間の段差が大きく、多数の
ＨＢＴを集積化したＩＣを作製するうえで障害となって
いた。
【０００７】この発明は、上記のような従来のＨＢＴに
おける問題点を解消するためになされたものであって、
高度な技術を用いなくてもベース電極が形成できるとと
もに、高温での合金化によるベース電極形成にも対応で
きるＨＢＴとその製造方法を提供することを目的とする
ものである。さらに、この発明のＨＢＴではエミッタ電
極とコレクタ電極間など各電極間の段差も、従来構造の
ＨＢＴに比べて小さく、多数のＨＢＴの集積化にも対応
しやすい構造としたものである。
おける問題点を解消するためになされたものであって、
高度な技術を用いなくてもベース電極が形成できるとと
もに、高温での合金化によるベース電極形成にも対応で
きるＨＢＴとその製造方法を提供することを目的とする
ものである。さらに、この発明のＨＢＴではエミッタ電
極とコレクタ電極間など各電極間の段差も、従来構造の
ＨＢＴに比べて小さく、多数のＨＢＴの集積化にも対応
しやすい構造としたものである。
【０００８】
【課題を解決するための手段】即ち、この発明は半導体
基板面にベース層領域を挟んで、これとは導電形式を異
にする第１および第２の層領域を配置し、上記ベース層
と第１および第２の層とは上記基板面に交差する方向の
接合面によりそれぞれｐ−ｎ接合させ、第１および第２
の層領域の外方へ拡がる外部ベース層を、上記ベース層
の下底部に結合させ、第１および第２の層領域にそれぞ
れエミッタ電極およびコレクタ電極を設け、上記外部ベ
ース層上にベース電極を設けてなるヘテロ接合バイポー
ラトランジスタとその製造方法を提供するものである。
基板面にベース層領域を挟んで、これとは導電形式を異
にする第１および第２の層領域を配置し、上記ベース層
と第１および第２の層とは上記基板面に交差する方向の
接合面によりそれぞれｐ−ｎ接合させ、第１および第２
の層領域の外方へ拡がる外部ベース層を、上記ベース層
の下底部に結合させ、第１および第２の層領域にそれぞ
れエミッタ電極およびコレクタ電極を設け、上記外部ベ
ース層上にベース電極を設けてなるヘテロ接合バイポー
ラトランジスタとその製造方法を提供するものである。
【０００９】
【作用】上記のようにこの発明のＨＢＴは、エミッタ層
−ベース層とベース層−コレクタ層のｐ−ｎ接合を結晶
層の段差部斜面あるいは垂直面に形成し、このｐ−ｎ接
合下部にベース層に接触させて、厚い外部ベース層を設
けることによってベース電極の形成を容易にしたもので
ある。
−ベース層とベース層−コレクタ層のｐ−ｎ接合を結晶
層の段差部斜面あるいは垂直面に形成し、このｐ−ｎ接
合下部にベース層に接触させて、厚い外部ベース層を設
けることによってベース電極の形成を容易にしたもので
ある。
【００１０】さらに、この発明のＨＢＴの製造方法は、
半導体基板上に形成した外部ベース層のベース電極形成
領域を除く部分の上に絶縁層および上記外部ベース層と
は導電形式を異にする第１の層（以下第１の層をエミッ
タ層とする）を結晶成長させた後、絶縁層とエミッタ層
を部分的に除去して外部ベース層を露出させ、露出した
外部ベース層と残ったエミッタ層の上に外部ベース層と
同じ導電型のベース層と、これらと導電形式を異にする
第２の層（以下、第２の層をコレクタ層とする）を形成
し、その後エミッタ層上のベース層とコレクタ層を除去
して平坦化を行って、各層上に必要な電極を形成しよう
とするものである。
半導体基板上に形成した外部ベース層のベース電極形成
領域を除く部分の上に絶縁層および上記外部ベース層と
は導電形式を異にする第１の層（以下第１の層をエミッ
タ層とする）を結晶成長させた後、絶縁層とエミッタ層
を部分的に除去して外部ベース層を露出させ、露出した
外部ベース層と残ったエミッタ層の上に外部ベース層と
同じ導電型のベース層と、これらと導電形式を異にする
第２の層（以下、第２の層をコレクタ層とする）を形成
し、その後エミッタ層上のベース層とコレクタ層を除去
して平坦化を行って、各層上に必要な電極を形成しよう
とするものである。
【００１１】上記のように、この発明で段差部斜面に形
成されたエミッタ層、ベース層、コレクタ層の各層は電
流が水平方向に流れる構造となり、これによってエミッ
タ電極とコレクタ電極間段差をなくすことができる。さ
らに、この斜面の下部に外部ベース層を設けることがで
き、この外部ベース層を厚くすることによって従来のよ
うにベース電極形成時に、薄いベース表面を高度な技術
を用いて露出させる必要がない。
成されたエミッタ層、ベース層、コレクタ層の各層は電
流が水平方向に流れる構造となり、これによってエミッ
タ電極とコレクタ電極間段差をなくすことができる。さ
らに、この斜面の下部に外部ベース層を設けることがで
き、この外部ベース層を厚くすることによって従来のよ
うにベース電極形成時に、薄いベース表面を高度な技術
を用いて露出させる必要がない。
【００１２】
【実施例】以下、この発明の一実施例を図により説明す
る。図１はこの発明の方法で得たヘテロ接合バイポーラ
トランジスタの斜視図、図２はその平面図であり、図３
は図２のＡ−Ａ線断面図、図４は同じく図２のＢ−Ｂ線
断面図、図５はこの発明の製造方法の一例を示す工程説
明図である。
る。図１はこの発明の方法で得たヘテロ接合バイポーラ
トランジスタの斜視図、図２はその平面図であり、図３
は図２のＡ−Ａ線断面図、図４は同じく図２のＢ−Ｂ線
断面図、図５はこの発明の製造方法の一例を示す工程説
明図である。
【００１３】図５によりＨＢＴの製造方法を説明する
と、まず、半絶縁性GaAs基板１上にｉ−GaAsバッファ層
２、ｐ+ −GaAs外部ベース層３を順に形成する。次に、
外部にベース層３のベース電極形成領域をマスキングし
ておいて、このベース電極形成領域を除く外部ベース層
３上にｉ−GaAs絶縁層４およびｎ−AlGaAsエミッタ層５
を図５（ａ）のように形成する。
と、まず、半絶縁性GaAs基板１上にｉ−GaAsバッファ層
２、ｐ+ −GaAs外部ベース層３を順に形成する。次に、
外部にベース層３のベース電極形成領域をマスキングし
ておいて、このベース電極形成領域を除く外部ベース層
３上にｉ−GaAs絶縁層４およびｎ−AlGaAsエミッタ層５
を図５（ａ）のように形成する。
【００１４】次いで、積層した絶縁層４とエミッタ層５
をエッチング等にて部分的に除去して、その下層の外部
ベース層３を露出させる（図５（ｂ））。露出した外部
ベース層３と残されたエミッタ層５上に跨ってｐ−GaAs
ベース層６とｎ−GaAsコレクタ層７を図５（ｃ）のよう
に形成する。
をエッチング等にて部分的に除去して、その下層の外部
ベース層３を露出させる（図５（ｂ））。露出した外部
ベース層３と残されたエミッタ層５上に跨ってｐ−GaAs
ベース層６とｎ−GaAsコレクタ層７を図５（ｃ）のよう
に形成する。
【００１５】積層したｐ−GaAsベース層６とｎ−GaAsコ
レクタ層７のうち、エミッタ層５上の積層分を除く他の
部分を一般的な方法でマスキングしたのち、前記エミッ
タ層５上の積層分を機械的または化学的なエッチングで
部分的に除去してエミッタ層５を露出させるとともに、
このエミッタ層５と残されたコレクタ層７とを図５
（ｄ）のように平坦化する。
レクタ層７のうち、エミッタ層５上の積層分を除く他の
部分を一般的な方法でマスキングしたのち、前記エミッ
タ層５上の積層分を機械的または化学的なエッチングで
部分的に除去してエミッタ層５を露出させるとともに、
このエミッタ層５と残されたコレクタ層７とを図５
（ｄ）のように平坦化する。
【００１６】かくして露出したエミッタ層５上にエミッ
タ電極８を、コレクタ層７上にコレクタ電極９を形成す
るとともに、基板１上に残されたベース電極形成領域の
外部ベース層３上にベース電極１０を形成し、不要な外
部ベース層３は機械的または化学的なエッチング等で除
去するか、またはイオン注入により絶縁化を施すことに
より、図１に示すこの発明のＨＢＴが得られる。
タ電極８を、コレクタ層７上にコレクタ電極９を形成す
るとともに、基板１上に残されたベース電極形成領域の
外部ベース層３上にベース電極１０を形成し、不要な外
部ベース層３は機械的または化学的なエッチング等で除
去するか、またはイオン注入により絶縁化を施すことに
より、図１に示すこの発明のＨＢＴが得られる。
【００１７】図１および図２に示すこの発明のＨＢＴに
おいて、エミッタ層−コレクタ層間の電流は、水平方
向、即ちベース層６の両側のｐ−ｎ接合面に垂直方向に
流れる。ベース層−エミッタ層間の電流はベース電極１
０から外部ベース層３を通じてベース層６へ供給され、
同様にベース層−エミッタ層のｐ−ｎ接合面ではこれに
垂直方向に流れる。ベース層より供給される信号の増幅
作用については、図７に示す従来のＨＢＴの場合と同様
であるが、電流の流れる方向が約９０度異なっている。
おいて、エミッタ層−コレクタ層間の電流は、水平方
向、即ちベース層６の両側のｐ−ｎ接合面に垂直方向に
流れる。ベース層−エミッタ層間の電流はベース電極１
０から外部ベース層３を通じてベース層６へ供給され、
同様にベース層−エミッタ層のｐ−ｎ接合面ではこれに
垂直方向に流れる。ベース層より供給される信号の増幅
作用については、図７に示す従来のＨＢＴの場合と同様
であるが、電流の流れる方向が約９０度異なっている。
【００１８】図１に示す絶縁層４は、外部ベース層３と
エミッタ層５間を電気的に絶縁分離し、かつその層間の
容量を低減するために設けられており、この絶縁層４に
はAlGaAs／GaAs系の材料を用いたＨＢＴではアンドープ
GaAs（ｉ−GaAs）またはアンドープAlGaAs（ｉ−AlGaA
s、但し、Al組成はAl1-x GaAsとして０≦ｘ＜１）が適
用できる。また、外部ベース層３は、ベース層６とベー
ス電極１０を電気的に接続する層であり、一般的にはベ
ース層６と同一材料でベース層６より不純物が多くドー
ピングされた層とするのが適当である。
エミッタ層５間を電気的に絶縁分離し、かつその層間の
容量を低減するために設けられており、この絶縁層４に
はAlGaAs／GaAs系の材料を用いたＨＢＴではアンドープ
GaAs（ｉ−GaAs）またはアンドープAlGaAs（ｉ−AlGaA
s、但し、Al組成はAl1-x GaAsとして０≦ｘ＜１）が適
用できる。また、外部ベース層３は、ベース層６とベー
ス電極１０を電気的に接続する層であり、一般的にはベ
ース層６と同一材料でベース層６より不純物が多くドー
ピングされた層とするのが適当である。
【００１９】この発明になる図１の構造のＨＢＴでは、
従来の構造に比べてベース電極の形成が容易になったば
かりでなく、エミッタ電極とコレクタ電極の平坦化も実
現でき、電極間の段差をかなり押さえることができる
が、コレクタ電極９の下部に残っているベース層６とコ
レクタ層７とのｐ−ｎ接合部が寄生容量としてＨＢＴの
特性に悪影響を及ぼすことが懸念される。このような場
合には、第２の実施例として図６に断面図で示すよう
に、図１の構造に加えてコレクタ電極９の下部に存在す
るベース層６とコレクタ層７とのｐ−ｎ接合部分をイオ
ン注入法等により絶縁化層１１とすることにより、上記
寄生容量による特性への悪影響を改善することができ
る。
従来の構造に比べてベース電極の形成が容易になったば
かりでなく、エミッタ電極とコレクタ電極の平坦化も実
現でき、電極間の段差をかなり押さえることができる
が、コレクタ電極９の下部に残っているベース層６とコ
レクタ層７とのｐ−ｎ接合部が寄生容量としてＨＢＴの
特性に悪影響を及ぼすことが懸念される。このような場
合には、第２の実施例として図６に断面図で示すよう
に、図１の構造に加えてコレクタ電極９の下部に存在す
るベース層６とコレクタ層７とのｐ−ｎ接合部分をイオ
ン注入法等により絶縁化層１１とすることにより、上記
寄生容量による特性への悪影響を改善することができ
る。
【００２０】上記実施例では、ベース層６としてｐ−Ga
Asを用いた場合について述べたが、ベース層６としては
これに限定されるものではなく、例えばｐ−InGaAs層や
ｐ−AlGaAs層、または組成が均一ではなく、ベース層内
でこれらのInGaAsやAlGaAsの組成を変化させた層であっ
ても適用できる。
Asを用いた場合について述べたが、ベース層６としては
これに限定されるものではなく、例えばｐ−InGaAs層や
ｐ−AlGaAs層、または組成が均一ではなく、ベース層内
でこれらのInGaAsやAlGaAsの組成を変化させた層であっ
ても適用できる。
【００２１】また、上記実施例ではAlGaAs／GaAsの組み
合わせのＨＢＴについて述べたが、AlInAs／InGaAs、Al
InAs／InP 、InP ／InGaAs等の材料の組み合わせであっ
てもよい。さらにまた、上記実施例ではｎ−ｐ−ｎバイ
ポーラトランジスタについて述べたが、ｐ−ｎ−ｐ型の
トランジスタにも同様に適用できる。
合わせのＨＢＴについて述べたが、AlInAs／InGaAs、Al
InAs／InP 、InP ／InGaAs等の材料の組み合わせであっ
てもよい。さらにまた、上記実施例ではｎ−ｐ−ｎバイ
ポーラトランジスタについて述べたが、ｐ−ｎ−ｐ型の
トランジスタにも同様に適用できる。
【００２２】この発明の上記した説明においては、絶縁
層４上に形成する第１の層をエミッタ層、ベース層６上
に形成する第２の層をコレクタ層としたが、これらは互
いに入れ替わっていてもよく、従ってその上へ形成する
電極も、それらの下層に対応するように形成すればよ
い。
層４上に形成する第１の層をエミッタ層、ベース層６上
に形成する第２の層をコレクタ層としたが、これらは互
いに入れ替わっていてもよく、従ってその上へ形成する
電極も、それらの下層に対応するように形成すればよ
い。
【００２３】
【発明の効果】以上説明したように、この発明によれ
ば、エミッタ層−ベース層と、ベース層−コレクタ層の
ｐ−ｎ接合を結晶の段差部斜面あるいは垂直面に形成
し、このｐ−ｎ接合下部にベース層に接触させて厚い外
部ベース層を設けるように構成したので、ベース電極の
形成が容易となるだけでなく、エミッタ電極、コレクタ
電極の段差をなくすことができるという効果がある。
ば、エミッタ層−ベース層と、ベース層−コレクタ層の
ｐ−ｎ接合を結晶の段差部斜面あるいは垂直面に形成
し、このｐ−ｎ接合下部にベース層に接触させて厚い外
部ベース層を設けるように構成したので、ベース電極の
形成が容易となるだけでなく、エミッタ電極、コレクタ
電極の段差をなくすことができるという効果がある。
【図１】この発明で得られるヘテロ接合バイポーラトラ
ンジスタの斜視図である。
ンジスタの斜視図である。
【図２】この発明で得られるヘテロ接合バイポーラトラ
ンジスタの平面図である。
ンジスタの平面図である。
【図３】図２のＡ−Ａ線断面図である。
【図４】図２のＢ−Ｂ線断面図である。
【図５】(a) 乃至(d) はこの発明の製造方法を示す工程
断面図である。
断面図である。
【図６】他の実施例よりなるこの発明のヘテロ接合バイ
ポーラトランジスタの断面図である。
ポーラトランジスタの断面図である。
【図７】従来の製造方法よりなるヘテロ接合バイポーラ
トランジスタの断面図である。
トランジスタの断面図である。
１ 半絶縁性GaAs基板 ２ アンドープGaAsバッファ層 ３ ｐ+ −GaAs外部ベース層 ４ アンドープGaAs絶縁層 ５ ｎ−AlGaAsエミッタ層 ６ ｐ−GaAsベース層 ７ ｎ−GaAsコレクタ層 ８ エミッタ電極 ９ コレクタ電極 １０ ベース電極 １１ 絶縁化層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年２月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【発明が解決しようとする課題】従来のＨＢＴは、上記
した図７のような構成となっているので、約1000Åとい
う非常に薄いｐ−GaAsベース層２３の表面を露出させて
から、ベース電極２７を形成する必要があり、この薄い
ｐ−GaAsベース層２３の表面を露出させるのに高度な熟
練した技術を必要とするという問題があった。また、高
温での合金化による電極形成を行う場合には、金属と半
導体の合金化層がｐ−GaAsベース層２３を突き抜け、そ
の下層のｎ−GaAsコレクタ層２２にまで達してしまうと
いう問題があった。
した図７のような構成となっているので、約1000Åとい
う非常に薄いｐ−GaAsベース層２３の表面を露出させて
から、ベース電極２７を形成する必要があり、この薄い
ｐ−GaAsベース層２３の表面を露出させるのに高度な熟
練した技術を必要とするという問題があった。また、高
温での合金化による電極形成を行う場合には、金属と半
導体の合金化層がｐ−GaAsベース層２３を突き抜け、そ
の下層のｎ−GaAsコレクタ層２２にまで達してしまうと
いう問題があった。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】図５によりＨＢＴの製造方法を説明する
と、まず、半絶縁性GaAs基板１上にｉ−GaAsバッファ層
２、ｐ+ −GaAs外部ベース層３を順に形成する。次に、
外部ベース層３のベース電極形成領域をマスキングして
おいて、このベース電極形成領域を除く外部ベース層３
上にｉ−GaAs絶縁層４およびｎ−AlGaAsエミッタ層５を
図５（ａ）のように形成する。
と、まず、半絶縁性GaAs基板１上にｉ−GaAsバッファ層
２、ｐ+ −GaAs外部ベース層３を順に形成する。次に、
外部ベース層３のベース電極形成領域をマスキングして
おいて、このベース電極形成領域を除く外部ベース層３
上にｉ−GaAs絶縁層４およびｎ−AlGaAsエミッタ層５を
図５（ａ）のように形成する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】図１に示す絶縁層４は、外部ベース層３と
エミッタ層５間を電気的に絶縁分離し、かつその層間の
容量を低減するために設けられており、この絶縁層４に
はAlGaAs／GaAs系の材料を用いたＨＢＴではアンドープ
GaAs（ｉ−GaAs）またはアンドープAlGaAs（ｉ−AlGaA
s、但し、Al組成はAl1-x Gax Asとして０≦ｘ＜１）が
適用できる。また、外部ベース層３は、ベース層６とベ
ース電極１０を電気的に接続する層であり、一般的には
ベース層６と同一材料でベース層６より不純物が多くド
ーピングされた層とするのが適当である。
エミッタ層５間を電気的に絶縁分離し、かつその層間の
容量を低減するために設けられており、この絶縁層４に
はAlGaAs／GaAs系の材料を用いたＨＢＴではアンドープ
GaAs（ｉ−GaAs）またはアンドープAlGaAs（ｉ−AlGaA
s、但し、Al組成はAl1-x Gax Asとして０≦ｘ＜１）が
適用できる。また、外部ベース層３は、ベース層６とベ
ース電極１０を電気的に接続する層であり、一般的には
ベース層６と同一材料でベース層６より不純物が多くド
ーピングされた層とするのが適当である。
Claims (2)
- 【請求項１】 半導体基板面にベース層領域を挟んで、
これとは導電形式を異にする第１および第２の層領域を
配置し、上記ベース層と第１および第２の層とは上記基
板面に交差する方向の接合面によりそれぞれｐ−ｎ接合
させ、第１および第２の層領域の外方へ拡がる外部ベー
ス層を、上記ベース層の下底部に結合させ、第１および
第２の層領域にそれぞれエミッタ電極およびコレクタ電
極を設け、上記外部ベース層上にベース電極を設けてな
るヘテロ接合バイポーラトランジスタ。 - 【請求項２】 半導体基板上に外部ベース層を形成する
工程、上記外部ベース層上のベース電極領域を除く部分
に絶縁層および上記外部ベース層とは導電形式を異にす
る第１の層を順に形成する工程、積層された絶縁層およ
び第１の層を部分的に除去してその下部に位置する上記
外部ベース層を露出させる工程、露出した外部ベース層
と残された第１の層との上に跨って上記外部ベース層と
同じ導電型のベース層およびこれらと導電形式を異にす
る第２の層を順に積層する工程、積層されたベース層お
よび第２の層をその一部の下方に位置する第１の層が露
出するまで除去して平坦な面とする工程、上記外部ベー
ス層の露出部分上と、露出した第１の層上と、残存する
第２の層上とにそれぞれベース電極とエミッタ電極また
はコレクタ電極の一方と、エミッタ電極またはコレクタ
電極の他方とをそれぞれ設置する工程、とよりなること
を特徴とするヘテロ接合バイポーラトランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21334491A JPH0555549A (ja) | 1991-08-26 | 1991-08-26 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21334491A JPH0555549A (ja) | 1991-08-26 | 1991-08-26 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555549A true JPH0555549A (ja) | 1993-03-05 |
Family
ID=16637606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21334491A Pending JPH0555549A (ja) | 1991-08-26 | 1991-08-26 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555549A (ja) |
-
1991
- 1991-08-26 JP JP21334491A patent/JPH0555549A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373185A (en) | Multilayer vertical transistor having an overlay electrode connected to the top layer of the transistor and to the transistor substrate | |
| KR100283199B1 (ko) | 헤테로 접합 바이폴라 트랜지스터 및 그것을 사용한 반도체장치 | |
| US6661038B2 (en) | Semiconductor device and method of producing the same | |
| JPH0555549A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| SE509780C2 (sv) | Bipolär effekttransistor och framställningsförfarande | |
| JPS59181060A (ja) | 半導体装置 | |
| JPH06267992A (ja) | 半導体装置およびその製造方法 | |
| JPS61182257A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH07326737A (ja) | インピーダンス線路、フィルタ素子、遅延素子および半導体装置 | |
| JPH02248052A (ja) | マルチ層ベース・ヘテロ結合バイポーラ・トランジスタ | |
| JP2738165B2 (ja) | 化合物半導体素子 | |
| US5229313A (en) | Method of making a semiconductor device having multilayer structure | |
| US5111267A (en) | Semiconductor device having a multilayer electrode structure and method for fabricating the same | |
| JPH0252863B2 (ja) | ||
| JP2808145B2 (ja) | 半導体装置 | |
| JPH06338515A (ja) | ヘテロジャンクション・バイポーラ・トランジスタ | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6357946B2 (ja) | ||
| JPH05175438A (ja) | バイポーラトランジスタ集積回路 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH06209077A (ja) | 半導体装置及びその製造方法 | |
| JP2668949B2 (ja) | 化合物半導体装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPH06326258A (ja) | 半導体装置 | |
| JPH0460340B2 (ja) |