JPH0252863B2 - - Google Patents
Info
- Publication number
- JPH0252863B2 JPH0252863B2 JP58082807A JP8280783A JPH0252863B2 JP H0252863 B2 JPH0252863 B2 JP H0252863B2 JP 58082807 A JP58082807 A JP 58082807A JP 8280783 A JP8280783 A JP 8280783A JP H0252863 B2 JPH0252863 B2 JP H0252863B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- regions
- emitter
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004888 barrier function Effects 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000002784 hot electron Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置、特に新規な構成による
ホツトエレクトロントランジスタと抵抗との複合
半導体装置に係わる。
ホツトエレクトロントランジスタと抵抗との複合
半導体装置に係わる。
背景技術とその問題点
近年、とみに、超高速データ処理に用いられる
超高速スイツチング素子の要求と共にその開発が
活発となつている。
超高速スイツチング素子の要求と共にその開発が
活発となつている。
一方、近年ヘテロ構造薄膜の作制技術が進歩
し、原子層オーダーの制御が可能となつてきたこ
と、また、AlGaAs／GaAs系のヘテロ構造にお
いて、AlGaAsのコンダクシヨンバンドのエネル
ギーは、GaAsのそれより大きく、電子に対して
障壁として作用することを利用して、MoMoM
型HET（Metal Oxide―Metal―Oxide―Metal
型 Hot Electron Trans stor）を、AlGaAs／
GaAs系に適用することが提案され、HETの超高
速素子としての実現性が高まつて来た。この
HETとしては、1980IEDM Technical Digest
P629〜630にその報告がある。
し、原子層オーダーの制御が可能となつてきたこ
と、また、AlGaAs／GaAs系のヘテロ構造にお
いて、AlGaAsのコンダクシヨンバンドのエネル
ギーは、GaAsのそれより大きく、電子に対して
障壁として作用することを利用して、MoMoM
型HET（Metal Oxide―Metal―Oxide―Metal
型 Hot Electron Trans stor）を、AlGaAs／
GaAs系に適用することが提案され、HETの超高
速素子としての実現性が高まつて来た。この
HETとしては、1980IEDM Technical Digest
P629〜630にその報告がある。
HETを高速論理素子として動作させるために
は、ベース抵抗及びエミツタ―ベース間容量が小
さいことが必要となる。
は、ベース抵抗及びエミツタ―ベース間容量が小
さいことが必要となる。
ベース抵抗については、近年のシミユレーシヨ
ンの結果では、ホツトエレクトロンでは、不純物
散乱のような低エネルギー散乱では、その効果は
小さく、したがつて、高不純物濃度領域でも千数
百Å以上に充分バリステイツク輸送することがで
きるという結果が得られていることから、ベース
の濃度は高く、しかも充分厚く（500Å以上）で
き、このようにすることによつて、ベース抵抗の
低下ははかり得る。
ンの結果では、ホツトエレクトロンでは、不純物
散乱のような低エネルギー散乱では、その効果は
小さく、したがつて、高不純物濃度領域でも千数
百Å以上に充分バリステイツク輸送することがで
きるという結果が得られていることから、ベース
の濃度は高く、しかも充分厚く（500Å以上）で
き、このようにすることによつて、ベース抵抗の
低下ははかり得る。
一方、エミツタ―ベース間容量についてみる
に、このエミツタ―ベース間容量は、エミツタバ
リアの厚さをｄとし、面積をＳ、比誘導電率をε
とするとき、ｓ／ｄεできまる固定値を有するので、 バリアのAlxGa1-xAsのｘ値、及び厚さによつて
制御できるが、基本的にはベース―エミツタ間の
バリアの面積Ｓの縮小化をはかる。
に、このエミツタ―ベース間容量は、エミツタバ
リアの厚さをｄとし、面積をＳ、比誘導電率をε
とするとき、ｓ／ｄεできまる固定値を有するので、 バリアのAlxGa1-xAsのｘ値、及び厚さによつて
制御できるが、基本的にはベース―エミツタ間の
バリアの面積Ｓの縮小化をはかる。
第１図は、このHETの基本的構造を示す断面
図で、このHETは、例えば高濃度のｎ型のGaAs
コレクタ層１上に、ｎ型のAlyGa1-yAs（ｙ＝0.3
〜0.25）のコレクタバリア層２が300Å程度の厚
さに形成され、更にこれの上に高濃度のｎ型の
GaAsのベース層３が500Å程度の厚さに形成さ
れ、これの上にｎ型のAlxGa1-xAs（ｘ＝0.35）の
エミツタ―バリア層４が100Å程度に形成され、
更にこれの上に高濃度ｎ型のGaAsのエミツタ層
５が形成されて成る。６及び７は、絶縁層、８，
９及び１０は、夫々エミツタ，ベース及びコレク
タの各層５，３及び１にオーミツクに被着された
エミツタ，ベース及びコレクタの各電極で、Ｅ，
Ｂ及びＣは夫々その端子である。
図で、このHETは、例えば高濃度のｎ型のGaAs
コレクタ層１上に、ｎ型のAlyGa1-yAs（ｙ＝0.3
〜0.25）のコレクタバリア層２が300Å程度の厚
さに形成され、更にこれの上に高濃度のｎ型の
GaAsのベース層３が500Å程度の厚さに形成さ
れ、これの上にｎ型のAlxGa1-xAs（ｘ＝0.35）の
エミツタ―バリア層４が100Å程度に形成され、
更にこれの上に高濃度ｎ型のGaAsのエミツタ層
５が形成されて成る。６及び７は、絶縁層、８，
９及び１０は、夫々エミツタ，ベース及びコレク
タの各層５，３及び１にオーミツクに被着された
エミツタ，ベース及びコレクタの各電極で、Ｅ，
Ｂ及びＣは夫々その端子である。
第１図で示されるようにHETにおいて、各能
動層はすべてｎ型不純物濃度のn+層でキヤリア
濃度の微少な制御を必要としないものである。ま
た、この場合、ベース層３は、これが500Åの厚
さとされていることによつてベース抵抗の低下は
はかられ、また、これに対する電極の被着も容易
に行うことができる。またエミツタ―ベース間の
バリアの面積も絶縁層６によつて規制される。
動層はすべてｎ型不純物濃度のn+層でキヤリア
濃度の微少な制御を必要としないものである。ま
た、この場合、ベース層３は、これが500Åの厚
さとされていることによつてベース抵抗の低下は
はかられ、また、これに対する電極の被着も容易
に行うことができる。またエミツタ―ベース間の
バリアの面積も絶縁層６によつて規制される。
第２図は、このHETのコンダクシヨンバンド
のエネルギーモデル図で、第２図―Ａは電圧が印
加されない状態を示し、第２図―Ｂ中実線（太
線）は、端子Ｅ及びＣ間に所要の電圧VCEを与え
た状態である。また、同図中破線は、端子Ｂ及び
Ｅ間に例えば、VBE＝0.4Vのオン電圧を印加した
状態で、矢印ａに示すように、エミツタバリアに
おいて電子ｅのトンネルが生じ、エミツタ―コレ
クタ間に電流が流れる状態を示したものである。
のエネルギーモデル図で、第２図―Ａは電圧が印
加されない状態を示し、第２図―Ｂ中実線（太
線）は、端子Ｅ及びＣ間に所要の電圧VCEを与え
た状態である。また、同図中破線は、端子Ｂ及び
Ｅ間に例えば、VBE＝0.4Vのオン電圧を印加した
状態で、矢印ａに示すように、エミツタバリアに
おいて電子ｅのトンネルが生じ、エミツタ―コレ
クタ間に電流が流れる状態を示したものである。
今、このようなHETによつて論理回路、例え
ばインバーター回路を構成する場合を考えると、
この場合、その高速論理素子HETと負荷抵抗素
子間の配線容量が速度を落す大きな要因となるの
で、この配線線路長はできるだけ短かくすくこと
がスイツチング速度を高める上で必要となる。
ばインバーター回路を構成する場合を考えると、
この場合、その高速論理素子HETと負荷抵抗素
子間の配線容量が速度を落す大きな要因となるの
で、この配線線路長はできるだけ短かくすくこと
がスイツチング速度を高める上で必要となる。
発明の目的
本発明は、例えば上述したような高速論理回路
を構成する場合に用いて好適な半導体装置を提供
するものである。
を構成する場合に用いて好適な半導体装置を提供
するものである。
発明の概要
すなわち、本発明においては、例えば上述した
HET構造において、更に他のトンネルバリア層
を設け、例えばこのトンネルバリアによる抵抗を
負荷抵抗とするインバーター回路を構成して前述
した配線容量に基くスイツチング速度の低下を回
避するとか、そのほか種々の機能を奏せしめ得て
多岐にわたる使用態様をとり得るようにしたもの
である。
HET構造において、更に他のトンネルバリア層
を設け、例えばこのトンネルバリアによる抵抗を
負荷抵抗とするインバーター回路を構成して前述
した配線容量に基くスイツチング速度の低下を回
避するとか、そのほか種々の機能を奏せしめ得て
多岐にわたる使用態様をとり得るようにしたもの
である。
すなわち、本発明においては、順次隣接する第
１，第２，第３，第４，第５，第６及び第７の各
領域を設ける。第１，第３，第５及び第７の各領
域は、第１導電型で、第２，第４及び第６の各領
域は夫々隣接する領域よりも禁止帯幅が大きく、
トンネルバリア層を形成するものである。そして
第１の領域の多数キヤリアを、第３及び第５の領
域を経て第７領域に移動させるようにバイアスす
る手段を設け、第１〜第５領域によつてホツトエ
レクトロントランジスタを構成し、第６領域によ
つてトンネルバリア抵抗を構成する。
１，第２，第３，第４，第５，第６及び第７の各
領域を設ける。第１，第３，第５及び第７の各領
域は、第１導電型で、第２，第４及び第６の各領
域は夫々隣接する領域よりも禁止帯幅が大きく、
トンネルバリア層を形成するものである。そして
第１の領域の多数キヤリアを、第３及び第５の領
域を経て第７領域に移動させるようにバイアスす
る手段を設け、第１〜第５領域によつてホツトエ
レクトロントランジスタを構成し、第６領域によ
つてトンネルバリア抵抗を構成する。
実施例
第３図を参照して本発明の一例を説明する。こ
の例においては、トンネルバリア層による抵抗を
設けた場合で、この場合においても、第１，第
２，第３，第４，第５，第６及び第７の各領域１
１〜１７を設ける。例えば高濃度ｎ型のGaAs基
体より成る第７の領域１７上に、例えば厚さ600
Åに低濃度ｎ型のAl0.2Ga0.8As層を成長させて第
６の領域１６を形成し、これの上に高濃度ｎ型の
GaAs層を例えば500Åの厚さに成長させて、第
５の領域１５を形成し、これの上に例えば厚さ
300Å、すなわち共鳴トンネル電流が流れない程
度の低濃度ｎ型のAl0.3Ga0.7As層を成長させて第
４の領域１４を形成し、これの上に例えば500Å、
すなわち共鳴準位が存在しない程度の厚さの高濃
度ｎ型のGaAs層を成長させて第３の領域１３を
形成し、更に、これの上に例えば、厚さ100Åに
低濃度ｎ型のAl0.35Gs0.65As層を成長させて第２
の領域１２を形成し、これの上に高濃度ｎ型の
GaAs層を成長させて第１の領域１１を形成す
る。これら第６〜第１の各領域１６〜１１は夫々
MOCVD法（Metal Organic Chemical Vapour
Deposition法）、すなわち、例えばトリメチルガ
リウム、アルシン、トリメチルアルミニウムの熱
分解法によつて順次連続的に成長させる。
の例においては、トンネルバリア層による抵抗を
設けた場合で、この場合においても、第１，第
２，第３，第４，第５，第６及び第７の各領域１
１〜１７を設ける。例えば高濃度ｎ型のGaAs基
体より成る第７の領域１７上に、例えば厚さ600
Åに低濃度ｎ型のAl0.2Ga0.8As層を成長させて第
６の領域１６を形成し、これの上に高濃度ｎ型の
GaAs層を例えば500Åの厚さに成長させて、第
５の領域１５を形成し、これの上に例えば厚さ
300Å、すなわち共鳴トンネル電流が流れない程
度の低濃度ｎ型のAl0.3Ga0.7As層を成長させて第
４の領域１４を形成し、これの上に例えば500Å、
すなわち共鳴準位が存在しない程度の厚さの高濃
度ｎ型のGaAs層を成長させて第３の領域１３を
形成し、更に、これの上に例えば、厚さ100Åに
低濃度ｎ型のAl0.35Gs0.65As層を成長させて第２
の領域１２を形成し、これの上に高濃度ｎ型の
GaAs層を成長させて第１の領域１１を形成す
る。これら第６〜第１の各領域１６〜１１は夫々
MOCVD法（Metal Organic Chemical Vapour
Deposition法）、すなわち、例えばトリメチルガ
リウム、アルシン、トリメチルアルミニウムの熱
分解法によつて順次連続的に成長させる。
１８，１９，２０及び２１は夫々第１，第３，
第５及び第７の各領域１１，１３，１５及び１７
にオーミツク接触をもつて被着された電極で、２
２，２３及び２４は夫々絶縁層を示す。これら各
電極及び絶縁層は、夫々所要の半導体層に対して
エツチング、イオンミリング等の選択的除去を行
うことによつて夫々所定部にその被着を行う。
第５及び第７の各領域１１，１３，１５及び１７
にオーミツク接触をもつて被着された電極で、２
２，２３及び２４は夫々絶縁層を示す。これら各
電極及び絶縁層は、夫々所要の半導体層に対して
エツチング、イオンミリング等の選択的除去を行
うことによつて夫々所定部にその被着を行う。
この構成による半導体装置は、その第１及び第
７の領域間、従つて電極１８及び２１の各端子Ｅ
及びＳ間に、第１の領域の多数キヤリア、この例
では電子を第７の領域１７に、第３及び第５の領
域１３及び１５を経て移動させ得る電圧Vccを印
加するバイアス手段を接続する。
７の領域間、従つて電極１８及び２１の各端子Ｅ
及びＳ間に、第１の領域の多数キヤリア、この例
では電子を第７の領域１７に、第３及び第５の領
域１３及び１５を経て移動させ得る電圧Vccを印
加するバイアス手段を接続する。
このような構成による半導体装置は、第４図に
その等価回路図を示すように、第１の領域１１が
エミツタ層、第２の領域１２がエミツタバリア
層、第３の領域１３がベース層、第４の領域１４
がコレクタバリア層、第５の領域１５がコレクタ
層として作用するHET素子Ｔと、第６の領域１
６によるトンネルバリア抵抗より成る負荷抵抗Ｒ
とのインバータ回路構成となる。
その等価回路図を示すように、第１の領域１１が
エミツタ層、第２の領域１２がエミツタバリア
層、第３の領域１３がベース層、第４の領域１４
がコレクタバリア層、第５の領域１５がコレクタ
層として作用するHET素子Ｔと、第６の領域１
６によるトンネルバリア抵抗より成る負荷抵抗Ｒ
とのインバータ回路構成となる。
第５図は、この装置のコンダクシヨンバンドの
エネルギーモデル図で、第５図―Ａはその電圧が
印加されない状態を示し、第５図―Ｂ中実線（太
線）は、端子Ｅ及びＳ間に上述の電圧Vccを印加
した状態を示し、同図中破線は、この場合に、端
子Ｂ及びＥ間に、例えばVBE＝0.4Vのオン電圧を
印加した状態を示す。この場合、第６の領域１６
によるトンネルバリア抵抗によつて上述の負荷抵
抗Ｒが得られる。
エネルギーモデル図で、第５図―Ａはその電圧が
印加されない状態を示し、第５図―Ｂ中実線（太
線）は、端子Ｅ及びＳ間に上述の電圧Vccを印加
した状態を示し、同図中破線は、この場合に、端
子Ｂ及びＥ間に、例えばVBE＝0.4Vのオン電圧を
印加した状態を示す。この場合、第６の領域１６
によるトンネルバリア抵抗によつて上述の負荷抵
抗Ｒが得られる。
このトンネルバリア抵抗について考察する。す
なわち、今、GaAs／AlGaAs系についてみるに、
この場合のこのバリアにおける電流Ｉ―電圧Ｖ特
性は、バリアの高さ及び幅によつて変化するが、
バリアの幅が600Åとするとき、バリアの高さ
0.46eVで、第６図中曲線２５のＩ―Ｖ特性を示
し、バリアの幅1200Å，300Åで夫々曲線２６及
び２７となり抵抗Ｒ＝Ｖ／Ｉで定義される抵抗
は、電流依存性を持ち、この構成による抵抗Ｒは
非線型抵抗となる。すなわち第７図に示す、第３
図及び第４図で説明した本発明装置のインバータ
における出力特性において、そのトンネルバリア
抵抗による負荷曲線は、同図中曲線２８に示すよ
うになる。同図中曲線２９及び３０は、この装置
におけるHET素子のオン及びオフ時の夫々のコ
レクタ電流Ic―エミツタ・コレクタ間電圧VCE特
性で、これによつて、２つの論理出力V0及びV1
が得られる。
なわち、今、GaAs／AlGaAs系についてみるに、
この場合のこのバリアにおける電流Ｉ―電圧Ｖ特
性は、バリアの高さ及び幅によつて変化するが、
バリアの幅が600Åとするとき、バリアの高さ
0.46eVで、第６図中曲線２５のＩ―Ｖ特性を示
し、バリアの幅1200Å，300Åで夫々曲線２６及
び２７となり抵抗Ｒ＝Ｖ／Ｉで定義される抵抗
は、電流依存性を持ち、この構成による抵抗Ｒは
非線型抵抗となる。すなわち第７図に示す、第３
図及び第４図で説明した本発明装置のインバータ
における出力特性において、そのトンネルバリア
抵抗による負荷曲線は、同図中曲線２８に示すよ
うになる。同図中曲線２９及び３０は、この装置
におけるHET素子のオン及びオフ時の夫々のコ
レクタ電流Ic―エミツタ・コレクタ間電圧VCE特
性で、これによつて、２つの論理出力V0及びV1
が得られる。
上述したように、本発明によれば、スイツチン
グトランジスタ、すなわち、例えばHETと一体
に、もう１つのトンネルバリア層を設けて、この
トンネルバリアによる抵抗を構成したので、この
HET素子と抵抗との間には両者を接続するため
の配線が介存されないので、配線抵抗容量等の介
存を回避でき、スイツチング速度の早いインバー
ター回路を構成し得るものである。
グトランジスタ、すなわち、例えばHETと一体
に、もう１つのトンネルバリア層を設けて、この
トンネルバリアによる抵抗を構成したので、この
HET素子と抵抗との間には両者を接続するため
の配線が介存されないので、配線抵抗容量等の介
存を回避でき、スイツチング速度の早いインバー
ター回路を構成し得るものである。
尚、上述したと同様の構成をとつて各スイツチ
ング素子、すなわち例えばHETとトンネルバリ
ア抵抗による負荷抵抗とによるインバータが多数
に接続された構造とすることもできる。この場合
の一例を第８図に示し、その等価回路を第９図に
示す。尚、これら第８図及び第９図の、上述した
第３図及び第４図と対応する部分には同一符号を
付して重複説明を省略する。
ング素子、すなわち例えばHETとトンネルバリ
ア抵抗による負荷抵抗とによるインバータが多数
に接続された構造とすることもできる。この場合
の一例を第８図に示し、その等価回路を第９図に
示す。尚、これら第８図及び第９図の、上述した
第３図及び第４図と対応する部分には同一符号を
付して重複説明を省略する。
また、上述した各例では、バリア抵抗上に各コ
レクタ、ベース及びエミツタ層を順次形成する構
成とした場合であるが、これとは逆にエミツタ層
を下層にして順次ベース、エミツタ及び抵抗を形
成する構造とすることもできる。
レクタ、ベース及びエミツタ層を順次形成する構
成とした場合であるが、これとは逆にエミツタ層
を下層にして順次ベース、エミツタ及び抵抗を形
成する構造とすることもできる。
発明の効果
上述したように本発明によれば、例えば
AlGaAs／GaAs系のHET構造において更にトン
ネルバリア層を設けることによつて多種の新機能
を有する回路素子、或いは集積回路を構成するこ
とができ、冒頭に述べたように例えばインバータ
回路において素子間の配線部を省略することによ
り、これに起因するスイツチング速度の低下を回
避できるなど多くの利益を得ることができる。
AlGaAs／GaAs系のHET構造において更にトン
ネルバリア層を設けることによつて多種の新機能
を有する回路素子、或いは集積回路を構成するこ
とができ、冒頭に述べたように例えばインバータ
回路において素子間の配線部を省略することによ
り、これに起因するスイツチング速度の低下を回
避できるなど多くの利益を得ることができる。
第１図はホツトエレクトロントランジスタ基本
的構造を示す略線的拡大断面図、第２図はそのエ
ネルギーモデル図、第３図は本発明による半導体
装置の一例の略線的拡大断面図、第４図はその等
価回路図、第５図はそのエネルギーモデル図、第
６図はその説明に供するＩ―Ｖ特性曲線図、第７
図は出力特性曲線図、第８図は本発明装置の他の
例の略線的断面図、第９図はその等価回路図であ
る。 １１〜１７は第１〜第７の各領域、１８〜２１
は電極である。
的構造を示す略線的拡大断面図、第２図はそのエ
ネルギーモデル図、第３図は本発明による半導体
装置の一例の略線的拡大断面図、第４図はその等
価回路図、第５図はそのエネルギーモデル図、第
６図はその説明に供するＩ―Ｖ特性曲線図、第７
図は出力特性曲線図、第８図は本発明装置の他の
例の略線的断面図、第９図はその等価回路図であ
る。 １１〜１７は第１〜第７の各領域、１８〜２１
は電極である。
Claims (1)
- 【特許請求の範囲】 １ 順次隣接する第１、第２、第３、第４、第
５、第６及び第７の各領域を有し、上記第１、第
３、第５及び第７の各領域は、第１導電型で、上
記第２、第４及び第６の各領域は夫々隣接する領
域よりも禁止帯幅が大に設定され、 上記第１の領域の多数キヤリアを上記第３及び
第５の領域を経て上記第７領域に移動させるよう
にバイアスする手段を有し、 上記第１〜第５領域によつてホツトエレクトロ
ントランジスタが構成され、 上記第６領域によつてトンネルバリア抵抗が構
成されて成る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8280783A JPS59208873A (ja) | 1983-05-13 | 1983-05-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8280783A JPS59208873A (ja) | 1983-05-13 | 1983-05-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59208873A JPS59208873A (ja) | 1984-11-27 |
| JPH0252863B2 true JPH0252863B2 (ja) | 1990-11-14 |
Family
ID=13784677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8280783A Granted JPS59208873A (ja) | 1983-05-13 | 1983-05-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208873A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60253267A (ja) * | 1984-05-29 | 1985-12-13 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS61268061A (ja) * | 1985-05-23 | 1986-11-27 | Agency Of Ind Science & Technol | ホツト・エレクトロン・トランジスタ及びその製造方法 |
| GB2191036A (en) * | 1986-05-23 | 1987-12-02 | Philips Electronic Associated | Hot charge-carrier transistors |
| JP2590842B2 (ja) * | 1986-10-29 | 1997-03-12 | ソニー株式会社 | ヘテロ接合型バイポーラトランジスタ |
| JPH0612816B2 (ja) * | 1987-01-14 | 1994-02-16 | 工業技術院長 | ホツトエレクトロントランジスタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52105785A (en) * | 1976-02-27 | 1977-09-05 | Max Planck Gesellschaft | Multiilayer semiconductor element |
-
1983
- 1983-05-13 JP JP8280783A patent/JPS59208873A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52105785A (en) * | 1976-02-27 | 1977-09-05 | Max Planck Gesellschaft | Multiilayer semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59208873A (ja) | 1984-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0159273B1 (en) | Semiconductor device | |
| JPS61102774A (ja) | 半導体装置 | |
| JP2746771B2 (ja) | 半導体装置 | |
| JPH06506563A (ja) | 半導体素子 | |
| JPH0252863B2 (ja) | ||
| JPS648468B2 (ja) | ||
| EP0193842B1 (en) | Integrated semiconductor circuit with two epitaxial layers of different conductivity types | |
| EP0240567B1 (en) | Semiconductor device | |
| JPS59103389A (ja) | 超伝導素子及びその製法 | |
| JPH0567734A (ja) | 高速論理回路 | |
| US5461245A (en) | Article comprising a bipolar transistor with floating base | |
| JP3230503B2 (ja) | トンネルトランジスタとその製造方法 | |
| JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
| JPS61296765A (ja) | ホツト・エレクトロン・トランジスタ | |
| JPH0750781B2 (ja) | 化合物半導体集積回路装置 | |
| JPS62128559A (ja) | 半導体装置 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPH0680793B2 (ja) | ３次元集積回路 | |
| JPH10107274A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0763051B2 (ja) | 半導体装置 | |
| JPH01214164A (ja) | 共鳴トンネリングトランジスタ | |
| JPH0618210B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0685284A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2001044213A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハ | |
| JPH01183162A (ja) | 半導体装置 |