JPH04303950A - 半導体実装用基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、冷却機能を備えた半導
体実装用基板に関する。

【０００２】

【従来の技術】近年、ＩＣを実装した各種のパッケージ
は、ＩＣの高集積化、高速化、高消費電力化により高密
度化、高速対応化、高放熱化の傾向にある。これらのパ
ッケージの高密度化、高速対応化、高放熱化は、ワーク
ステーション、大型コンピューター等の分野で要求が強
く、特にスーパーコンピューターの実装技術においては
必要不可欠な技術となっている。したがって、これらの
分野における技術の進歩に伴い、ますます高密度化、高
速化、高放熱化されたパッケージへの要望が高まってい
る。

【０００３】従来、ＬＳＩのパッケージにはプラスチッ
クパッケージ、メタルパッケージ、セラミックパッケー
ジが使われてきた。現在では、ｄＲＡＭ等のメモリやロ
ジック等のＬＳＩには低価格であるプラスチックパッケ
ージが最も多く使用されている。メタルパッケージは、
高信頼性であるので主にマイクロ波分野において使用さ
れているが、最近では通常のＬＳＩにも使用されている
。一方、セラミックパッケージは、封止の信頼性が高く
耐湿性に優れるので、コンピューターの演算部に用いる
ゲートアレイや透光性パッケージングが必要となるＥＰ
ＲＯＭ等の特殊なものに使用されている。セラミックパ
ッケージの材料としては、化学的に安定でしかも低価格
であるＡｌ２　Ｏ３　が最も多く用いられている。

【０００４】コンピュータ等の機器の高速化に対応して
開発されてきたデバイスは、ＥＣＬやＢｉＣＭＯＳ等の
高速かつ高消費電力のものであり、今後さらに需要が増
加することが見込まれている。これらのデバイスは高集
積化するごとに消費電力が増大するので、パッケージに
はより高い放熱性が要求される。

【０００５】ＯＡ機器、パーソナルコンピュータ、ミニ
コンピュータ等の用途では、セラミックパッケージにＡ
ｌ製のフィンを取り付けて自然空冷する方式または筐体
内にファンを設置して強制空冷することによりパッケー
ジすなわちＩＣを冷却する方式が採用されている。スー
パーコンピュータの分野では、さらにヒートパイプ、熱
伝導用ピストン、ベローズを用い、冷媒としてフルオロ
カーボンや水等を用いて間接的に冷却する方式が採用さ
れ、熱抵抗率のより低いパッケージとしている。また、
直接ＬＳＩを冷媒中に浸漬する直接冷却方式も採用され
ている。例えば、図４に示すように、多層配線層４０を
有するセラミック基板４１上にベローズ４２を介してコ
ールドプレート４３を配置するものが使用されている。

【０００６】一方、近年ＬＳＩをより高い周波数で動作
させるために、パッケージの内部配線をできるだけ短く
し、低誘電率を持つ絶縁材料を用いて信号の伝搬遅延を
小さくする技術開発が進められている。さらに、高速で
送られる信号を波形歪みなく伝送するためパッケージの
特性インピーダンスの整合がとられている。

【０００７】例えば、複数のＬＳＩを一つの基板上に搭
載するマルチチップパッケージの開発が進められている
。このマルチチップパッケージは、一つのＬＳＩを一つ
のパッケージ内に配置するシングルチップパッケージに
比べて、ＬＳＩチップ間の配線を短くして基板上に高密
度にＬＳＩを実装することができる。これにより、高速
化を実現することができる。また、個々のＬＳＩの信頼
性および不良品の交換を考慮して、複数のシングルパッ
ケージを一つの基板上に高密度に実装するマルチチップ
パッケージもある。このマルチチップパッケージは、今
後も需要が増加すると考えられている。このような高速
化、高放熱化、高密度化に伴い新しいパッケージ材料や
実装形態の検討が種々なされている。パッケージに用い
る個々の材料としては、ＳｉＣ、ＡｌＮ等の高熱伝導性
パッケージ材料、テフロン、ポリイミド、ガラスセラミ
ック等の低誘電性パッケージ材料、Ｃｕ、Ａｕ等の低抵
抗配線材料が用いられている。また、実装形態としては
、セラミック基板の多層化、薄膜技術を用いた微細化等
により高密度配線を形成することが行われている。

【０００８】その中で、Ｓｉウェハを基板として用い、
その上にＳｉチップを搭載する、いわゆるチップオンウ
ェハ（以下、ＣＯＷと省略する）技術が注目され、その
開発が進められている。このＣＯＷによれば、表面が平
滑なＳｉウェハを基板として用いているので、微細なパ
ターンを形成することができ、ＳｉウェハとＳｉチップ
との熱膨張率の整合性をとることができる。また、Ｓｉ
ウェハを加工する際に通常の半導体製造プロセスを用い
ることができる。このため、現在では、メモリ、ＣＰＵ
を搭載し、高密度に配線したＣＯＷ用のパッケージが製
造されている。ＣＯＷ用パッケージでは、必要に応じて
ヒートシンクとして空冷用のフィンをパッケージ周辺に
配置し、自然空冷あるいは強制空冷により放熱している
。

【０００９】このようなＣＯＷ用パッケージにおいては
、ヒートシンクを配置しても冷却能力に限度がある。 例えば、空冷タイプのパッケージでは消費電力がせいぜ
い数ＷのＬＳＩしか充分に放熱させることができない。 また、冷媒を用いた液冷タイプのパッケージでも１０〜
２０Ｗ程度の消費電力のＬＳＩしか充分に放熱させるこ
とができない。このため、従来のタイプのパッケージで
は、さらに大きい消費電力のＬＳＩを充分に放熱させる
ことが難しい。

【００１０】また、高密度配線技術の進歩により搭載さ
れるチップ数が増加し、消費電力が増大するので、充分
な放熱性を有するパッケージがますます必要になる。し
かしながら、これらのデバイスの放熱には、セラミック
基板に金属製の水冷モジュールを取り付けて水やフルオ
ロカーボンで冷却する従来の液体冷却法では不充分であ
る。

【００１１】

【発明が解決しようとする課題】本発明はかかる点に鑑
みてなされたものであり、大きい消費電力のＬＳＩ用の
パッケージに用いられ、優れた放熱性を発揮することが
できる半導体実装用基板を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明は、基体上に載置
された第１の半導体基板と、該第１の半導体基板の主面
上に接合されて載置された第２の半導体基板と、前記接
合により冷媒通流路が形成されるように前記第１もしく
は第２の半導体基板の主面上に設けられた複数の溝と、
前記第２の半導体基板上に形成された多層配線層と、該
多層配線層上に搭載された複数の半導体素子とを具備す
ることを特徴とする半導体実装用基板を提供する。

【００１３】

【作用】本発明の半導体実装用基板によれば、半導体基
板に直接冷媒通流路が形成されているので、充分な冷却
効果を発揮することができる。このため、この半導体実
装用基板を用いたパッケージは充分な放熱性を示すこと
ができる。

【００１４】また、半導体基板に異方性エッチングを施
し、半導体基板同士を直接接合しているので、微細で複
雑な冷媒通流路を容易に形成することができる。

【００１５】さらに、基体に半導体基板と同程度の熱膨
張率を有する材料を用いることにより、両者間の熱膨張
率の差により生じる歪みを少なくすることができる。

【００１６】

【実施例】以下、本発明の実施例について図面を参照し
て具体的に説明する。

【００１７】図１は本発明の半導体実装用基板の概略説
明図である。図中１０はベース基板を示す。ベース基板
１０上には下部半導体基板１１が載置されている。下部
半導体基板１１上には上部半導体基板１２がその主面同
士を接合して載置されている。下部半導体基板１１およ
び上部半導体基板１２の一方の主面にはそれぞれ複数の
溝が互いに並行して設けられており、その溝と下部半導
体基板１１および上部半導体基板１２の主面とによりそ
れぞれ冷媒通流路１３，１４が形成されている。上部半
導体基板１２の他方の主面上には多層配線層１５が形成
されている。多層配線層１５上には多数のＬＳＩ１６が
搭載されている。

【００１８】ベース基板１０の材料としては、半導体基
板の材料の熱膨張率に近い熱膨張率を有する材料であれ
ばよい。このようなものとしてＡｌＮ、ガラスセラミッ
クス、ＳｉＣ等のセラミックス、Ｍｏ等の金属が挙げら
れる。これらの材料の熱膨張率は、例えば半導体基板の
材料がＳｉである場合、２．０〜４．０×１０−６であ
ることが好ましい。また、ベース基板の大きさは、ベー
ス基板１０上に載置する半導体基板の大きさよりも大き
いことが好ましい。これは、半導体基板から電極を取り
だし、外部との接続端子を形成するためである。特に、
ベース基板１０が半導体基板よりも対応する各辺におい
て少なくとも１ｍｍ大きいことが好ましい。なお、ベー
ス基板１０に金属を用いる場合は、金属表面に絶縁領域
を形成することが好ましい。ベース基板１０にセラミッ
クスを用いる場合は、その表面に導体層を有し、電気信
号用のピンおよびリードを備えることが好ましい。これ
らのピンおよびリードはろう材により強固に接合される
。

【００１９】半導体基板の材料としてはＳｉ等を用いる
。上部半導体基板１２および下部半導体基板１１は同種
であることが好ましい。特に、上部半導体基板１２およ
び下部半導体基板１１がＳｉである場合は、両者の表面
を鏡面加工することにより直接接合することができるの
で好ましい。

【００２０】次に、本発明の半導体実装用基板を用いた
パッケージの製造について説明する。ここでは、半導体
基板の材料としてＳｉを用い、ベース基板の材料として
ＡｌＮを用いた場合を示す。

【００２１】まず、Ｓｉウェハの両面を研磨する。この
Ｓｉウェハに１０００℃以上の温度で熱処理を施して表
面に酸化膜を形成した。次いで、酸化膜上に感光性レジ
ストを塗布し、ベーキングしてレジスト層を形成した。 次いで、レジスト層にマスクを介して露光し、その後現
像して溝形成部分のレジスト層を除去した。露出された
酸化膜をフッ酸系のエッチング液でエッチングした。そ
の後、酸化膜を除去した部分のＳｉウェハをＫＯＨ水溶
液によりエッチングして溝を形成した。溝の形状はエッ
チング液等のエッチング条件を変えることにより変える
ことができる。例えば、Ｓｉウェハ表面の結晶方位が（
１００）である場合は断面が楔状の溝が形成される。 また、あらかじめＳｉウェハ表面を特定の結晶方位を示
すように設定した場合、図２に示すように、その他の低
次の面方位が得られ、これにより自由に溝２０の形状を
変えることもできる。

【００２２】次いで、このようにして得られたＳｉウェ
ハの溝を有する表面と、溝を有しないＳｉウェハの表面
を鏡面研磨し、その表面を水で処理した後にその表面同
士を直接接合した。このとき、鏡面研磨されたＳｉウェ
ハ表面には水による処理で水酸基が形成されており、表
面同士を合わせて熱処理することにより水酸基が水素結
合し、さらに温度を上げることによりＳｉの結合となる
。このようにして、微小な冷媒通流路を形成した。

【００２３】上記の操作を応用して、Ｓｉウェハを繋ぎ
合わせてさらに複雑な冷媒通流路を形成することもでき
る。また、上記操作を繰り返すことにより、Ｓｉウェハ
を複数積層し各層間に冷媒通流路を有する複雑な半導体
実装用基板を作製することができる。この際、各層を直
接接合してもよいし、その間にメタライズ層を介在させ
てもよい。これにより、冷媒通流路の総数が増加に伴い
冷媒通流路の層断面積が増大するので、高温となった冷
媒を迅速に排出することができる。さらに、２枚のＳｉ
ウェハの表面または裏面にそれぞれ冷媒通流穴を形成し
、その穴が連通するようにして両者を接合して冷媒通流
路を形成してもよい。なお、図３に示すように、Ｓｉウ
ェハの冷媒通流路の開口部３０には、気密に封止された
樹脂製の冷媒供給排出ユニット３１が接着材により取り
付けられており、さらに冷媒供給排出ユニット３１には
、樹脂製の冷媒通流パイプ３２が連結される。

【００２４】次に、Ｓｉウェハの表面上にスパッタリン
グにより、Ｔｉ、Ｃｕ、Ｔｉを順次被着して導体層を形
成した。ここで、Ｔｉは密着性を向上させるために用い
られる。この導体層をフォトリソグラフィープロセスに
よりエッチングしてパターニングした。次いで、その上
に感光性ポリイミドをスピンコータにより塗布し、厚さ
約１０μｍの絶縁層を形成した。この絶縁層をフォトリ
ソグラフィープロセスによりエッチングして導体層との
接続穴（バイアホール）を形成した。さらに、その上に
導体層および絶縁層を同様に形成して５層の多層配線層
を作製した。このとき、一般的にはノイズ低減のために
、信号層を挟む形で電源層および接地層が形成される。

【００２５】次に、ＳｉウェハをＡｌＮ基板上にＡｕ−
Ｓｉ共晶半田箔を挟んで配置し、これを約４００℃で加
熱してＡｕ−Ｓｉにより両者を接合した。ＡｌＮ基板は
、Ｓｉと同程度の熱膨張率を有するので大面積のＳｉウ
ェハを搭載することができる。なお、ＡｌＮ基板には、
内部配線としてＷ多層配線が形成されており、その裏面
に設けられている入出力用のコバール製ピンに接続され
ている。

【００２６】その後、多層配線層の再上層にＬＳＩ実装
用のＡｌ電極を設けた。Ａｌ電極上に金属多層膜を設け
、さらにその上に半田バンプを形成した。この半田バン
プを用いて１０個のＬＳＩをフリップチップの形でフェ
ースダウンボンディングした。なお、ＬＳＩには消費電
力が数十Ｗ級のものを使用した。次いで、Ｓｉウェハや
多層配線層から引き出した配線をワイヤボンディングに
よりＡｌＮ基板のＡｕまたはＮｉメタライズされたＷ導
体に接続し、さらに、Ｗ導体を介して外部端子に接続し
た。この外部端子はリードの形態で外部配線板（図示せ
ず）と接続される。また、Ｗ導体と外部配線板は、Ａｌ
Ｎ基板から直接ピン、バンプ等を設けることにより接続
してもよい。

【００２７】最後に、ＡｌＮ基板のメタライズ部にろう
付け接合されたシール用リングに金属キャップを溶接す
ることにより多層配線層上のＬＳＩ搭載部を気密封止し
た。このようにして得られたパッケージの半導体実装用
基板の冷媒通流路に冷却水を流して熱抵抗を測定したと
ころ０．１℃／Ｗ以下であり、従来のパッケージの熱抵
抗を大幅に減少させることができた。また、ベース基板
にＳｉと同程度の熱膨張率を有するＡｌＮを用いたので
熱膨張率の差による歪みが生じなかった。

【００２８】

【発明の効果】以上説明した如く本発明の半導体実装用
基板は、大きい消費電力のＬＳＩ用のパッケージに用い
られ、優れた放熱性を発揮することができるものである
。また、従来のパッケージよりも大幅に高密度小型化す
ることがすることができる。さらに、異方性エッチング
、直接接合技術を用いることにより容易に微細かつ複雑
な形状のものを製造することができる。

【図面の簡単な説明】

【図１】本発明の半導体実装用基板の一実施例を示す概
略説明図。

【図２】本発明の半導体実装用基板の他の実施例を示す
概略説明図。

【図３】本発明の半導体実装用基板を用いたパッケージ
を示す概略説明図。

【図４】従来のパッケージを示す概略説明図。

【符号の説明】

１０…ベース基板、１１…下部半導体基板、１２…上部
半導体基板、１３，１４…冷媒通流路、１５…多層配線
層、１６…ＬＳＩ、２０…溝、３０…開口部、３１…冷
媒供給排出ユニット、３２…冷媒通流パイプ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　基体上に載置された第１の半導体基板
   と、該第１の半導体基板の主面上に接合されて載置され
   た第２の半導体基板と、前記接合により冷媒通流路が形
   成されるように前記第１もしくは第２の半導体基板の主
   面上に設けられた複数の溝と、前記第２の半導体基板上
   に形成された多層配線層と、該多層配線層上に搭載され
   た複数の半導体素子とを具備することを特徴とする半導
   体実装用基板。