JPH04297055A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04297055A JPH04297055A JP3061847A JP6184791A JPH04297055A JP H04297055 A JPH04297055 A JP H04297055A JP 3061847 A JP3061847 A JP 3061847A JP 6184791 A JP6184791 A JP 6184791A JP H04297055 A JPH04297055 A JP H04297055A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- element isolation
- layer
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 19
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- -1 phosphorus ions Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、更に詳しくは半導体製造プロセスのＮ−ＭＯＳ
型トランジスタの素子分離領域形成に関するものである
。
に関し、更に詳しくは半導体製造プロセスのＮ−ＭＯＳ
型トランジスタの素子分離領域形成に関するものである
。
【０００２】
【従来の技術】図７〜図１０を用いて従来技術を説明す
る。まず、図７に示すようにＰ型シリコン基板１上に、
シリコン酸化膜（パッド酸化膜）２、シリコンチッ化膜
３を順次積層する。次に、活性領域形成のためのパター
ニングを行って素子分離領域Ｆを形成する（図８参照）
。この際、領域Ｆ以外の部分が活性領域となる。続いて
、チャネルストッパー用の不純物として１１Ｂ＋（ボロ
ン）１０を２０〜５０ＫｅＶで２〜５×１０１３／ｃｍ
２イオン注入してイオン注入層４ａを形成する（図８参
照）。 次に、選択酸化により素子分離用のフィールド酸化膜５
を形成する（図９参照）。その後、シリコンチッ化膜３
及びその直下のシリコン酸化膜２をそれぞれ除去し、シ
リコン基板１上に不純物としてのリンイオンを４０〜８
０ＫｅＶで１〜５×１０１５／ｃｍ２イオン注入する。 最後に、不純物の活性化、拡散を目的として９００〜９
５０℃で３０〜６０分程度の熱処理を行ってトランジス
タのソース・ドレイン（Ｎ＋層）１１、１１を形成する
（図１０参照）。
る。まず、図７に示すようにＰ型シリコン基板１上に、
シリコン酸化膜（パッド酸化膜）２、シリコンチッ化膜
３を順次積層する。次に、活性領域形成のためのパター
ニングを行って素子分離領域Ｆを形成する（図８参照）
。この際、領域Ｆ以外の部分が活性領域となる。続いて
、チャネルストッパー用の不純物として１１Ｂ＋（ボロ
ン）１０を２０〜５０ＫｅＶで２〜５×１０１３／ｃｍ
２イオン注入してイオン注入層４ａを形成する（図８参
照）。 次に、選択酸化により素子分離用のフィールド酸化膜５
を形成する（図９参照）。その後、シリコンチッ化膜３
及びその直下のシリコン酸化膜２をそれぞれ除去し、シ
リコン基板１上に不純物としてのリンイオンを４０〜８
０ＫｅＶで１〜５×１０１５／ｃｍ２イオン注入する。 最後に、不純物の活性化、拡散を目的として９００〜９
５０℃で３０〜６０分程度の熱処理を行ってトランジス
タのソース・ドレイン（Ｎ＋層）１１、１１を形成する
（図１０参照）。
【０００３】
【発明が解決しようとする課題】しかし図９に示すよう
に、選択酸化時の熱処理により、チャネルストッパー用
不純物は拡散され、活性領域へのしみ出し（図９の符号
Ｓで示す領域）が生じた状態でチャネルストッパー層４
が形成される。さらにそのしみ出し部分Ｓは、イオン注
入層４ａの形成の際一様にイオン注入された部分である
ため、素子分離領域の中央付近同様、両端の部分もＰ型
濃度が高く、トランジスタのソース・ドレイン（Ｎ＋層
）１１、１１を形成する（図１０参照）と、ソース・ド
レインのＮ＋層１１、１１とチャネルストッパーＰ型領
域４との接合で濃度傾斜が急になり、その結果、接合耐
圧の低下といった問題を生じる。また、逆に、接合耐圧
を上げるために上記と同様の方法でＮ＋−Ｐ型接合の濃
度傾斜をゆるやかにする（つまり、チャネルストッパー
不純物濃度を低下させる）と、本来のチャネルストッパ
ーとしての役割が果たせず、フィールド寄生トランジス
タのしきい値電圧の低下、パンチスルー耐圧の低下が生
じる。本発明は、以上示した問題点を解決するため、活
性領域への不純物のしみ出しを低減できる半導体装置の
製造方法を提供するものである。
に、選択酸化時の熱処理により、チャネルストッパー用
不純物は拡散され、活性領域へのしみ出し（図９の符号
Ｓで示す領域）が生じた状態でチャネルストッパー層４
が形成される。さらにそのしみ出し部分Ｓは、イオン注
入層４ａの形成の際一様にイオン注入された部分である
ため、素子分離領域の中央付近同様、両端の部分もＰ型
濃度が高く、トランジスタのソース・ドレイン（Ｎ＋層
）１１、１１を形成する（図１０参照）と、ソース・ド
レインのＮ＋層１１、１１とチャネルストッパーＰ型領
域４との接合で濃度傾斜が急になり、その結果、接合耐
圧の低下といった問題を生じる。また、逆に、接合耐圧
を上げるために上記と同様の方法でＮ＋−Ｐ型接合の濃
度傾斜をゆるやかにする（つまり、チャネルストッパー
不純物濃度を低下させる）と、本来のチャネルストッパ
ーとしての役割が果たせず、フィールド寄生トランジス
タのしきい値電圧の低下、パンチスルー耐圧の低下が生
じる。本発明は、以上示した問題点を解決するため、活
性領域への不純物のしみ出しを低減できる半導体装置の
製造方法を提供するものである。
【０００４】
【課題を解決するための手段及び作用】この発明は、（
ｉ）半導体基板上の全面に酸化膜及びイオン注入防止用
絶縁膜を順次積層した後活性領域形成のためのパターニ
ングを行って素子分離領域の上記両膜を除去することで
イオン注入用窓部を形成し、（ｉｉ）その素子分離領域
を含む半導体基板上の全面にＳＯＧ膜を上記イオン注入
用窓部の側壁ではサイドウォールが形成されるよう塗布
し、（ｉｉｉ）チャネルストッパー用のイオンを上方か
ら上記サイドウォールを有するイオン注入用窓部を介し
てイオンを注入し、それによって半導体基板上にイオン
注入層を形成し、（ｉｖ）熱処理を付して素子分離領域
における半導体基板上に順次チャネルストッパー層及び
フィールド酸化膜を形成し、残存した上記イオン注入防
止用絶縁膜及び酸化膜を除去し、しかる後活性領域にソ
ース・ドレインを形成することよりなる半導体装置の製
造方法である。すなわち、この発明は、トランジスタの
素子分離領域形成において、活性領域のパターニングを
行って素子分離領域にイオン注入用窓部を形成した後、
ＳＯＧを全面塗布し、そのイオン注入用窓部にテーパを
もつＳＯＧのサイドウォールを形成し、しかる後、チャ
ネルストッパー用のイオンインプランテーションを行う
ようにし、それによってサイドウォールがイオンの半導
体基板への通過を阻止することから、素子分離領域の中
央付近の不純物濃度を高くでき、両端は低くすることが
できるため、不純物の活性領域へのしみ出しを抑えるこ
とができる。具体的には、図５に示すように、ソース・
ドレイン部１６、１６のＮ＋層とぶつかるチャネルスト
ッパー層１５のＰ型濃度が低くなることでもあるため、
Ｎ＋−Ｐ型接合耐圧を向上できる。さらに、フィールド
酸化膜６直下の中央付近は、Ｐ型濃度を高く保つことが
できるため、寄生トランジスタのしきい値電圧の向上、
またパンチスルー耐圧の向上を図ることができる。
ｉ）半導体基板上の全面に酸化膜及びイオン注入防止用
絶縁膜を順次積層した後活性領域形成のためのパターニ
ングを行って素子分離領域の上記両膜を除去することで
イオン注入用窓部を形成し、（ｉｉ）その素子分離領域
を含む半導体基板上の全面にＳＯＧ膜を上記イオン注入
用窓部の側壁ではサイドウォールが形成されるよう塗布
し、（ｉｉｉ）チャネルストッパー用のイオンを上方か
ら上記サイドウォールを有するイオン注入用窓部を介し
てイオンを注入し、それによって半導体基板上にイオン
注入層を形成し、（ｉｖ）熱処理を付して素子分離領域
における半導体基板上に順次チャネルストッパー層及び
フィールド酸化膜を形成し、残存した上記イオン注入防
止用絶縁膜及び酸化膜を除去し、しかる後活性領域にソ
ース・ドレインを形成することよりなる半導体装置の製
造方法である。すなわち、この発明は、トランジスタの
素子分離領域形成において、活性領域のパターニングを
行って素子分離領域にイオン注入用窓部を形成した後、
ＳＯＧを全面塗布し、そのイオン注入用窓部にテーパを
もつＳＯＧのサイドウォールを形成し、しかる後、チャ
ネルストッパー用のイオンインプランテーションを行う
ようにし、それによってサイドウォールがイオンの半導
体基板への通過を阻止することから、素子分離領域の中
央付近の不純物濃度を高くでき、両端は低くすることが
できるため、不純物の活性領域へのしみ出しを抑えるこ
とができる。具体的には、図５に示すように、ソース・
ドレイン部１６、１６のＮ＋層とぶつかるチャネルスト
ッパー層１５のＰ型濃度が低くなることでもあるため、
Ｎ＋−Ｐ型接合耐圧を向上できる。さらに、フィールド
酸化膜６直下の中央付近は、Ｐ型濃度を高く保つことが
できるため、寄生トランジスタのしきい値電圧の向上、
またパンチスルー耐圧の向上を図ることができる。
【０００５】
【実施例】図１〜図５を用いて本発明の一実施例を説明
する。まず、図１に示すように従来通りＰ型シリコン基
板１上に１００〜３００Å厚のシリコン酸化膜２及び１
５００〜３０００Å厚のシリコンチッ化膜３を順次積層
する。この際、シリコンチッ化膜は減圧ＣＶＤ法により
形成される。次に、図２に示すように活性領域形成用の
パターニングを行って素子分離領域下にイオン注入用窓
部１７を形成する。続いて素子分離領域Ｆに１１Ｂ＋（
ボロンイオン）をイオン注入する前に、全面にＳＯＧ膜
１４を形成する。この際、５００〜１０００μｍ厚のＳ
ＯＧ膜を塗布するようにしたので素子分離領域Ｆではテ
ーパをもつＳＯＧ膜１４がサイドウォールを形成するよ
うにした。なお、図２において、シリコンチッ化膜３上
全面にはＳＯＧ膜が塗布されている訳であるが図示は省
略した。そしてこの状態でチャネルストッパー用のＰ型
不純物としての１１Ｂ＋（ボロンイオン）を２０〜５０
ＫｅＶで２〜５×１０１３／ｃｍ２イオン注入してイオ
ン注入層１５ａを形成する（図２参照）。この際、イオ
ン１０はサイドウォール１４を有する上記窓部１７を介
してシリコン基板１表面の素子分離領域Ｆに注入される
から、サイドウォール１４がイオン１０のシリコン基板
１への通過を阻止でき、これにより素子分離領域Ｆの中
央と両端では結果として濃度の異なるチャネルストッパ
ー層１５が形成されることになる（図４参照）。すなわ
ち、サイドウォール１４によってイオン注入層１５ａに
おけるイオン１０の注入量は領域Ｆの中央付近が両端よ
りも高くなるよう制御される。次に、図３に示すように
ＳＯＧ膜１４をフッ酸等の公知の除去液を用いて除去す
る。続いて、熱処理を付して素子分離用のフィールド酸
化膜６を形成する（図４参照）。この際、熱処理は１０
００〜１１００℃の水蒸気雰囲気中で行われ、これによ
りイオン注入層１５ａがボロンイオンの拡散によりチャ
ネルストッパー層１５に変換される。そして、そのスト
ッパー層１５は上述したように両方のフィールド端では
不純物濃度は低く、従って従来のような活性領域への不
純物のしみ出しのないものに形成される。次に、シリコ
ンチッ化膜３及びその直下のシリコン酸化膜２をそれぞ
れ周知の方法を用いて除去し、不純物としてのリンイオ
ンを４０〜８０ＫｅＶで１〜５×１０１５／ｃｍ２イオ
ン注入する。最後に、不純物の活性化、拡散を目的とし
て９００〜９５０℃で３０〜６０分程度の熱処理を行っ
てＭＯＳ型トランジスタのソース・ドレイン（Ｎ＋層）
１６、１６を形成する（図５参照）。この際のソース・
ドレイン１６、１６におけるＮ型不純物濃度（ｃｍ−３
）と、ストッパー層１５におけるＰ型不純物濃度との特
性図を図６に示す。図６は図５及び図１０におけるＡ−
Ａ’間をカバーする部分での両層１５および１６、４お
よび１１の濃度分布を示している。符号Ｂはフィールド
酸化膜６、５のロコス端の位置を示し、本実施例（実線
で示す曲線）の方が従来例（点線で示す曲線）よりもＮ
＋層とＰ型のストッパー層との接合部分においてストッ
パー層の濃度が低くなっていることがわかる。これによ
り、Ｎ＋層とストッパー層の接合で濃度傾斜が急になる
ということはない。
する。まず、図１に示すように従来通りＰ型シリコン基
板１上に１００〜３００Å厚のシリコン酸化膜２及び１
５００〜３０００Å厚のシリコンチッ化膜３を順次積層
する。この際、シリコンチッ化膜は減圧ＣＶＤ法により
形成される。次に、図２に示すように活性領域形成用の
パターニングを行って素子分離領域下にイオン注入用窓
部１７を形成する。続いて素子分離領域Ｆに１１Ｂ＋（
ボロンイオン）をイオン注入する前に、全面にＳＯＧ膜
１４を形成する。この際、５００〜１０００μｍ厚のＳ
ＯＧ膜を塗布するようにしたので素子分離領域Ｆではテ
ーパをもつＳＯＧ膜１４がサイドウォールを形成するよ
うにした。なお、図２において、シリコンチッ化膜３上
全面にはＳＯＧ膜が塗布されている訳であるが図示は省
略した。そしてこの状態でチャネルストッパー用のＰ型
不純物としての１１Ｂ＋（ボロンイオン）を２０〜５０
ＫｅＶで２〜５×１０１３／ｃｍ２イオン注入してイオ
ン注入層１５ａを形成する（図２参照）。この際、イオ
ン１０はサイドウォール１４を有する上記窓部１７を介
してシリコン基板１表面の素子分離領域Ｆに注入される
から、サイドウォール１４がイオン１０のシリコン基板
１への通過を阻止でき、これにより素子分離領域Ｆの中
央と両端では結果として濃度の異なるチャネルストッパ
ー層１５が形成されることになる（図４参照）。すなわ
ち、サイドウォール１４によってイオン注入層１５ａに
おけるイオン１０の注入量は領域Ｆの中央付近が両端よ
りも高くなるよう制御される。次に、図３に示すように
ＳＯＧ膜１４をフッ酸等の公知の除去液を用いて除去す
る。続いて、熱処理を付して素子分離用のフィールド酸
化膜６を形成する（図４参照）。この際、熱処理は１０
００〜１１００℃の水蒸気雰囲気中で行われ、これによ
りイオン注入層１５ａがボロンイオンの拡散によりチャ
ネルストッパー層１５に変換される。そして、そのスト
ッパー層１５は上述したように両方のフィールド端では
不純物濃度は低く、従って従来のような活性領域への不
純物のしみ出しのないものに形成される。次に、シリコ
ンチッ化膜３及びその直下のシリコン酸化膜２をそれぞ
れ周知の方法を用いて除去し、不純物としてのリンイオ
ンを４０〜８０ＫｅＶで１〜５×１０１５／ｃｍ２イオ
ン注入する。最後に、不純物の活性化、拡散を目的とし
て９００〜９５０℃で３０〜６０分程度の熱処理を行っ
てＭＯＳ型トランジスタのソース・ドレイン（Ｎ＋層）
１６、１６を形成する（図５参照）。この際のソース・
ドレイン１６、１６におけるＮ型不純物濃度（ｃｍ−３
）と、ストッパー層１５におけるＰ型不純物濃度との特
性図を図６に示す。図６は図５及び図１０におけるＡ−
Ａ’間をカバーする部分での両層１５および１６、４お
よび１１の濃度分布を示している。符号Ｂはフィールド
酸化膜６、５のロコス端の位置を示し、本実施例（実線
で示す曲線）の方が従来例（点線で示す曲線）よりもＮ
＋層とＰ型のストッパー層との接合部分においてストッ
パー層の濃度が低くなっていることがわかる。これによ
り、Ｎ＋層とストッパー層の接合で濃度傾斜が急になる
ということはない。
【０００６】
【発明の効果】以上のようにこの発明によれば、トラン
ジスタの素子分離領域形成において、活性領域のパター
ニング後、ＳＯＧを全面塗布し、テーパをもつＳＯＧの
サイドウォールを形成し、しかる後、チャネルストッパ
ー用のイオンインプランテーションを行い、それによっ
て素子分離領域の中央付近のチャネルストッパー層の不
純物濃度は高く、端は低くすることができるため、不純
物の活性領域（ソース・ドレイン）へのしみ出しを抑え
ることができ、フィールド寄生トランジスタのしきい値
電圧の向上、接合耐圧の向上を実現できる効果がある。
ジスタの素子分離領域形成において、活性領域のパター
ニング後、ＳＯＧを全面塗布し、テーパをもつＳＯＧの
サイドウォールを形成し、しかる後、チャネルストッパ
ー用のイオンインプランテーションを行い、それによっ
て素子分離領域の中央付近のチャネルストッパー層の不
純物濃度は高く、端は低くすることができるため、不純
物の活性領域（ソース・ドレイン）へのしみ出しを抑え
ることができ、フィールド寄生トランジスタのしきい値
電圧の向上、接合耐圧の向上を実現できる効果がある。
【図１】この発明の一実施例を説明するための製造工程
の第１ステップを示す構成説明図である。
の第１ステップを示す構成説明図である。
【図２】この発明の一実施例を説明するための製造工程
の第２ステップを示す構成説明図である。
の第２ステップを示す構成説明図である。
【図３】この発明の一実施例を説明するための製造工程
の第３ステップを示す構成説明図である。
の第３ステップを示す構成説明図である。
【図４】この発明の一実施例を説明するための製造工程
の第４ステップを示す構成説明図である。
の第４ステップを示す構成説明図である。
【図５】この発明の一実施例を説明するための製造工程
の第５ステップを示す構成説明図である。
の第５ステップを示す構成説明図である。
【図６】上記実施例と従来例とのチャネルストッパー層
及びソース・ドレインにおける不純物濃度を示す特性図
である。
及びソース・ドレインにおける不純物濃度を示す特性図
である。
【図７】従来例を説明するための製造工程の第１ステッ
プを示す構成説明図である。
プを示す構成説明図である。
【図８】従来例を説明するための製造工程の第２ステッ
プを示す構成説明図である。
プを示す構成説明図である。
【図９】従来例を説明するための製造工程の第３ステッ
プを示す構成説明図である。
プを示す構成説明図である。
【図１０】従来例を説明するための製造工程の第４ステ
ップを示す構成説明図である。
ップを示す構成説明図である。
１ Ｐ型シリコン基板
２ ＳｉＯ２膜（酸化膜）
３ ＳｉＮ膜（イオン注入防止用絶縁膜）６
フィールド酸化膜 １０ ボロンイオン １４ ＳＯＧ膜（サイドウォール）１５
チャネルストッパー層 １５ａ イオン注入層 １６、１６ ソース・ドレイン １７ イオン注入用窓部
フィールド酸化膜 １０ ボロンイオン １４ ＳＯＧ膜（サイドウォール）１５
チャネルストッパー層 １５ａ イオン注入層 １６、１６ ソース・ドレイン １７ イオン注入用窓部
Claims (1)
- 【請求項１】（ｉ）半導体基板上の全面に酸化膜及びイ
オン注入防止用絶縁膜を順次積層した後活性領域形成の
ためのパターニングを行って素子分離領域の上記両膜を
除去することでイオン注入用窓部を形成し、（ｉｉ）そ
の素子分離領域を含む半導体基板上の全面にＳＯＧ膜を
上記イオン注入用窓部の側壁ではサイドウォールが形成
されるよう塗布し、（ｉｉｉ）チャネルストッパー用の
イオンを上方から上記サイドウォールを有するイオン注
入用窓部を介してイオンを注入し、それによって半導体
基板上にイオン注入層を形成し、（ｉｖ）熱処理を付し
て素子分離領域における半導体基板上に順次チャネルス
トッパー層及びフィールド酸化膜を形成し、残存した上
記イオン注入防止用絶縁膜及び酸化膜を除去し、しかる
後活性領域にソース・ドレインを形成することよりなる
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3061847A JPH04297055A (ja) | 1991-03-26 | 1991-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3061847A JPH04297055A (ja) | 1991-03-26 | 1991-03-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04297055A true JPH04297055A (ja) | 1992-10-21 |
Family
ID=13182895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3061847A Pending JPH04297055A (ja) | 1991-03-26 | 1991-03-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04297055A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012850A (ja) * | 1995-12-30 | 1998-01-16 | Hyundai Electron Ind Co Ltd | Ｓｏｉ基板およびその製造方法 |
| JP2001319889A (ja) * | 2000-03-31 | 2001-11-16 | Stmicroelectronics Sa | 集積回路内ｍｏｓトランジスタ及び活性領域形成方法 |
-
1991
- 1991-03-26 JP JP3061847A patent/JPH04297055A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012850A (ja) * | 1995-12-30 | 1998-01-16 | Hyundai Electron Ind Co Ltd | Ｓｏｉ基板およびその製造方法 |
| JP2001319889A (ja) * | 2000-03-31 | 2001-11-16 | Stmicroelectronics Sa | 集積回路内ｍｏｓトランジスタ及び活性領域形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09121058A (ja) | 絶縁基板半導体上に製造された半導体素子のスレシホールド電圧を調節する方法 | |
| JPH07176608A (ja) | 半導体装置およびその製造方法 | |
| JP2778550B2 (ja) | 半導体集積回路の製造方法 | |
| US6410409B1 (en) | Implanted barrier layer for retarding upward diffusion of substrate dopant | |
| JPH04297055A (ja) | 半導体装置の製造方法 | |
| JP3101516B2 (ja) | 半導体装置の製造方法 | |
| JP3060948B2 (ja) | 半導体装置の製造方法 | |
| KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
| JPH11163345A (ja) | 半導体装置の製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JP2544806B2 (ja) | 半導体装置の製造方法 | |
| JPS63302562A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JPH02189965A (ja) | 半導体装置の製造方法 | |
| JPH0441503B2 (ja) | ||
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH06196642A (ja) | 半導体装置及びその製造方法 | |
| JP3016342B2 (ja) | 半導体装置の製造方法 | |
| JPH01137645A (ja) | 半導体装置の製造方法 | |
| JPH03222480A (ja) | 半導体装置およびその製造方法 | |
| JP3162937B2 (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPH01297837A (ja) | 半導体装置の製造方法 | |
| JPS58140162A (ja) | 半導体装置の製造方法 | |
| JPH03257846A (ja) | 半導体装置の製造方法 | |
| JPS6237943A (ja) | 半導体装置の製造方法 |