JPH04291818A - 発振制御回路 - Google Patents
発振制御回路Info
- Publication number
- JPH04291818A JPH04291818A JP5718891A JP5718891A JPH04291818A JP H04291818 A JPH04291818 A JP H04291818A JP 5718891 A JP5718891 A JP 5718891A JP 5718891 A JP5718891 A JP 5718891A JP H04291818 A JPH04291818 A JP H04291818A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- flip
- control signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 44
- 230000007257 malfunction Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、発振回路の動作を切換
える発振制御回路に関するもので、特に簡単な構成で制
御信号に対して安定に発振を行なわせる発振制御回路に
関する。
える発振制御回路に関するもので、特に簡単な構成で制
御信号に対して安定に発振を行なわせる発振制御回路に
関する。
【０００２】
【従来の技術】発振回路を制御信号に応じて発振させた
り、発振を停止させたりする場合がある。その際、制御
信号を発生する制御回路からスイッチングなどに起因し
て瞬時性のパルス（所謂ヒゲ）が発生する場合がある。 前記パルスに応じて発振回路が動作するのは好ましくな
く、種々な防止法が行なわれている。図２は、その様な
発振制御回路を示すもので、スイッチ（１）の開閉に応
じて電源（２）からの電圧が制御回路（３）に印加され
該制御回路（３）から制御信号が発生する。該制御信号
は、ローパスフィルタ（４）及びバッファ（５）を介し
て発振器（６）に印加される。その為、前記制御信号と
して瞬時性のパルスが発生したとしてもローパスフィル
タ（４）で減衰させられて発振器（６）に影響はない。 ローパスフィルタ（４）を利用する他に図３の如くシュ
ミット回路（７）を利用しても良い。このように制御信
号の高周波成分を除去することにより発振オンオフの制
御を安定に行なうことが出来る。
り、発振を停止させたりする場合がある。その際、制御
信号を発生する制御回路からスイッチングなどに起因し
て瞬時性のパルス（所謂ヒゲ）が発生する場合がある。 前記パルスに応じて発振回路が動作するのは好ましくな
く、種々な防止法が行なわれている。図２は、その様な
発振制御回路を示すもので、スイッチ（１）の開閉に応
じて電源（２）からの電圧が制御回路（３）に印加され
該制御回路（３）から制御信号が発生する。該制御信号
は、ローパスフィルタ（４）及びバッファ（５）を介し
て発振器（６）に印加される。その為、前記制御信号と
して瞬時性のパルスが発生したとしてもローパスフィル
タ（４）で減衰させられて発振器（６）に影響はない。 ローパスフィルタ（４）を利用する他に図３の如くシュ
ミット回路（７）を利用しても良い。このように制御信
号の高周波成分を除去することにより発振オンオフの制
御を安定に行なうことが出来る。
【０００３】
【発明が解決しようとする課題】しかしながら、ローパ
スフィルタを利用する場合、ローパスフィルタはＩＣ化
に際して外付けとなる為、外付部品の増加、コストアッ
プにつながり問題であった。又、シュミット回路は、素
子数を多く必要とし、特性設定が複雑になるという問題
があった。
スフィルタを利用する場合、ローパスフィルタはＩＣ化
に際して外付けとなる為、外付部品の増加、コストアッ
プにつながり問題であった。又、シュミット回路は、素
子数を多く必要とし、特性設定が複雑になるという問題
があった。
【０００４】
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、制御信号に応じて発振を行なう発振
回路と、該発振回路の発振を制御する制御信号を発生す
る制御回路と、前記発振回路の発振出力信号に応じて反
転するとともに前記制御回路からの制御信号に応じてリ
セットされるフリップフロップ回路とから成り、前記フ
リップフロップ回路の出力端より発振出力信号を得るよ
うにしたことを特徴とする。
み成されたもので、制御信号に応じて発振を行なう発振
回路と、該発振回路の発振を制御する制御信号を発生す
る制御回路と、前記発振回路の発振出力信号に応じて反
転するとともに前記制御回路からの制御信号に応じてリ
セットされるフリップフロップ回路とから成り、前記フ
リップフロップ回路の出力端より発振出力信号を得るよ
うにしたことを特徴とする。
【０００５】
【作用】本発明に依れば、発振回路の発振を制御する制
御信号に応じてリセットされるフリップフロップ回路を
設け、該フリップフロップ回路で発振回路の発振出力を
分周した後、出力させている。
御信号に応じてリセットされるフリップフロップ回路を
設け、該フリップフロップ回路で発振回路の発振出力を
分周した後、出力させている。
【０００６】
【実施例】図１は、本発明の一実施例を示す回路図で、
（８）は縦続接続された第１乃至第４Ｄ−ＦＦ（Ｄ型フ
リップフロップ回路）（９）乃至（１２）から成り、発
振器（６）の発振出力信号を分周するとともに、制御回
路（３）からの制御信号に応じてリセットされる分周回
路である。
（８）は縦続接続された第１乃至第４Ｄ−ＦＦ（Ｄ型フ
リップフロップ回路）（９）乃至（１２）から成り、発
振器（６）の発振出力信号を分周するとともに、制御回
路（３）からの制御信号に応じてリセットされる分周回
路である。
【０００７】尚、図１において、図２と同一の回路素子
については同一の符号を付し説明を省略する。今、スイ
ッチ（１）の開閉に応じて電源（２）が制御回路（３）
に加わり、制御回路（３）から図４（イ）の如き制御信
号が発生したとする。図４（イ）のＡはスイッチングな
どに起因して発生してしまったノイズであり、Ｂは発振
を行なわせる本来の制御信号であるとする。図４（イ）
の信号が「Ｌ」レベルの時は、発振器（６）が動作を停
止するとともに第１乃至第４Ｄ−ＦＦ（９）乃至（１２
）がリセット状態となっている。その為、出力端子（１
３）には信号が発生しない。この場合から、図４（イ）
に示すＡの如きノイズ（制御信号）が発生したとすると
、発振器（６）が動作を開始するとともに第１乃至第４
Ｄ−ＦＦ（９）乃至（１２）のリセットが解除される。 そして、発振器（６）から図４（ロ）の如き発振出力信
号が発生し、第１Ｄ−ＦＦ（９）で分周されてそのＱ出
力は図４（ハ）の如くなる。更に図４（ハ）のＱ出力は
、第２Ｄ−ＦＦ（１０）で分周されて図４（ニ）の如く
なる。ここで、図４の時刻ｔ１にノイズＡの発生が終了
する。すると、発振器（６）の発振が停止するとともに
分周回路（８）にリセットがかかり、図４（ロ）乃至（
ヘ）の信号は、全て立ち下がる。その為、第２Ｄ−ＦＦ
（１０）のＱ出力は、図４（ニ）の如きヒゲ状のものと
なり、第３及び第４Ｄ−ＦＦ（１１）及び（１２）のＱ
出力は、図４（ホ）及び（ヘ）に示す如く何ら変化しな
い。
については同一の符号を付し説明を省略する。今、スイ
ッチ（１）の開閉に応じて電源（２）が制御回路（３）
に加わり、制御回路（３）から図４（イ）の如き制御信
号が発生したとする。図４（イ）のＡはスイッチングな
どに起因して発生してしまったノイズであり、Ｂは発振
を行なわせる本来の制御信号であるとする。図４（イ）
の信号が「Ｌ」レベルの時は、発振器（６）が動作を停
止するとともに第１乃至第４Ｄ−ＦＦ（９）乃至（１２
）がリセット状態となっている。その為、出力端子（１
３）には信号が発生しない。この場合から、図４（イ）
に示すＡの如きノイズ（制御信号）が発生したとすると
、発振器（６）が動作を開始するとともに第１乃至第４
Ｄ−ＦＦ（９）乃至（１２）のリセットが解除される。 そして、発振器（６）から図４（ロ）の如き発振出力信
号が発生し、第１Ｄ−ＦＦ（９）で分周されてそのＱ出
力は図４（ハ）の如くなる。更に図４（ハ）のＱ出力は
、第２Ｄ−ＦＦ（１０）で分周されて図４（ニ）の如く
なる。ここで、図４の時刻ｔ１にノイズＡの発生が終了
する。すると、発振器（６）の発振が停止するとともに
分周回路（８）にリセットがかかり、図４（ロ）乃至（
ヘ）の信号は、全て立ち下がる。その為、第２Ｄ−ＦＦ
（１０）のＱ出力は、図４（ニ）の如きヒゲ状のものと
なり、第３及び第４Ｄ−ＦＦ（１１）及び（１２）のＱ
出力は、図４（ホ）及び（ヘ）に示す如く何ら変化しな
い。
【０００８】従って、出力端子（１３）には発振出力信
号が発生しない。次に図４（イ）の如き正常な制御信号
Ｂ（時刻ｔ２）が制御回路（３）から発生したとすると
、発振器（６）の出力は図４（ロ）の如く連続して発生
し、分周回路（８）で順次分周され、その各Ｑ出力は図
４（ハ）乃至（ヘ）の如くなる。従って、出力端子（１
３）には図４（ヘ）の如き発振出力信号が得られる。
号が発生しない。次に図４（イ）の如き正常な制御信号
Ｂ（時刻ｔ２）が制御回路（３）から発生したとすると
、発振器（６）の出力は図４（ロ）の如く連続して発生
し、分周回路（８）で順次分周され、その各Ｑ出力は図
４（ハ）乃至（ヘ）の如くなる。従って、出力端子（１
３）には図４（ヘ）の如き発振出力信号が得られる。
【０００９】分周回路（８）のフリップフロップの数は
、制御信号に対して応答感度に依って設定する。例えば
、その数を少なくするならば、短い制御信号に依っても
動作するようになり、逆にその数を多くするならば、長
い制御信号で動作するようになる。そして、フリップフ
ロップの数の設定は、応答感度を正確に、即ち一点に定
めることにもなる。つまり、ある周波数を境に応答する
しないを決めることが出来、感度設定が容易になるとい
う利点を有する。
、制御信号に対して応答感度に依って設定する。例えば
、その数を少なくするならば、短い制御信号に依っても
動作するようになり、逆にその数を多くするならば、長
い制御信号で動作するようになる。そして、フリップフ
ロップの数の設定は、応答感度を正確に、即ち一点に定
めることにもなる。つまり、ある周波数を境に応答する
しないを決めることが出来、感度設定が容易になるとい
う利点を有する。
【００１０】
【発明の効果】以上述べた如く、本発明に依れば制御信
号に応答して正確に発振するしないが切換わる発振制御
回路を提供することが出来る。特に本発明に依れば、コ
ンデンサを必要とせずＩＣ化に適するとともに、感度設
定が容易である、という利点を有する。
号に応答して正確に発振するしないが切換わる発振制御
回路を提供することが出来る。特に本発明に依れば、コ
ンデンサを必要とせずＩＣ化に適するとともに、感度設
定が容易である、という利点を有する。
【図１】本発明の発振制御回路を示す回路図である。
【図２】従来の発振制御回路を示す回路図である。
【図３】従来の発振制御回路を示す回路図である。
【図４】図１の説明に供する為の波形図である。
（３） 制御回路
（６） 発振器
（８） 分周回路
（１３） 出力端子
Claims (2)
- 【請求項１】 制御信号に応じて発振を行なう発振回
路と、該発振回路の発振を制御する制御信号を発生する
制御回路と、前記発振回路の発振出力信号に応じて反転
するとともに前記制御回路からの制御信号に応じてリセ
ットされるフリップフロップ回路とから成り、前記フリ
ップフロップ回路の出力端より発振出力信号を得るよう
にしたことを特徴とする発振制御回路。 - 【請求項２】 前記フリップフロップ回路は、縦続接
続された複数のＤ型フリップフロップであることを特徴
とする請求項１記載の発振制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5718891A JPH04291818A (ja) | 1991-03-20 | 1991-03-20 | 発振制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5718891A JPH04291818A (ja) | 1991-03-20 | 1991-03-20 | 発振制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291818A true JPH04291818A (ja) | 1992-10-15 |
Family
ID=13048517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5718891A Pending JPH04291818A (ja) | 1991-03-20 | 1991-03-20 | 発振制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291818A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6018020A (ja) * | 1983-07-12 | 1985-01-30 | Seiko Epson Corp | スタンバイ回路 |
-
1991
- 1991-03-20 JP JP5718891A patent/JPH04291818A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6018020A (ja) * | 1983-07-12 | 1985-01-30 | Seiko Epson Corp | スタンバイ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530383A (en) | Method and apparatus for a frequency detection circuit for use in a phase locked loop | |
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| EP0024878A1 (en) | Phase-locked loop circuit | |
| JPH07303096A (ja) | ディジタル信号からクロック信号を発生するための装置 | |
| JP2023552890A (ja) | Ｒｃ発振回路 | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JPH0255970B2 (ja) | ||
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| US6329861B1 (en) | Clock generator circuit | |
| KR100299195B1 (ko) | 가변분주기및위상동기루프회로 | |
| JP3649874B2 (ja) | 分周回路 | |
| JPH04291818A (ja) | 発振制御回路 | |
| JPH11205094A (ja) | 周波数可変発振器 | |
| JP2690358B2 (ja) | ディスプレイ | |
| JPH11186880A (ja) | 発振器 | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| KR930003902Y1 (ko) | 펄스 발생회로 | |
| JPH051129Y2 (ja) | ||
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| JPH01208909A (ja) | タイマ装置 | |
| JPS6364086B2 (ja) | ||
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH04301915A (ja) | クロック信号切換装置 | |
| KR910008999Y1 (ko) | Pll을 이용한 모드 판별회로 | |
| JPH04285422A (ja) | 過電圧検出回路 |