JPH04290235A - 縦型バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、縦型バイポーラトラン
ジスタに関し、特に１層ｐｏｌｙ−Ｓｉ構造の縦型バイ
ポーラトランジスタに関するものである。

【０００２】

【従来の技術】高集積化されたバイポーラトランジスタ
は、２層ｐｏｌｙ−Ｓｉ構造を用いている。２層ｐｏｌ
ｙ−Ｓｉ構造の縦型ｐｎｐバイポーラトランジスタを図
１２の概略構成断面図により説明する。

【０００３】図に示す如く、縦型バイポーラトランジス
タ６１はＳＳＴ構造をなす。すなわち、ｐ形の半導体基
板６２の上層にｎ＋　埋込み拡散層６３を形成する。こ
のｎ＋　埋込み拡散層６３の上層の一部にｐ＋　コレク
タ拡散層６４を形成する。上記半導体基板６２の上面に
ｎ形のエピタキシャル層６５（２点鎖線部分）を形成す
る。ｎ＋　埋込み拡散層６３に接続する状態でエピタキ
シャル層６５には、素子分離領域６６で分離したｎ＋　
ベース拡散層６７とｐ＋　コレクタ引き出し拡散層６８
とを形成する。

【０００４】エピタキシャル層６５の上面に第１ｐｏｌ
ｙ−Ｓｉ膜を形成し、ｐ＋　エミッタ拡散層６９を形成
する領域上の第１ｐｏｌｙ−Ｓｉ膜を除去するとともに
、コレクタ引き出し拡散層６８とベース引き出し電極７
０とを形成する部分以外の第１ｐｏｌｙ−Ｓｉ膜を酸化
して、素子分離領域７１を形成する。さらに第１ｐｏｌ
ｙ−Ｓｉ膜にｎ形不純物を選択的にイオン注入してｎ＋
　ベース引き出し電極７０を形成する。またｎ＋　ベー
ス引き出し電極７０の表面とｐ＋　エミッタ拡散層６９
を形成する領域上を除くｎ＋　ベース拡散層６７の表面
とに酸化膜７２を形成する。

【０００５】上記酸化膜７２側の全面にｐ＋　第２ｐｏ
ｌｙ−Ｓｉ膜を形成し、この第２ｐｏｌｙ−Ｓｉ膜でｐ
＋　コレクタ引き出し電極７４とｐ＋　エミッタ引き出
し電極７５とを形成する。このｐ＋　エミッタ引き出し
電極７５に含まれるｐ形不純物をｎ＋　ベース拡散層６
７に拡散させてｐ＋　エミッタ拡散層６９を形成する。 またｐ＋　コレクタ引き出し電極７４に含まれるｐ形不
純物をｐ＋　コレクタ引き出し拡散層６８上の第１ｐｏ
ｌｙ−Ｓｉ膜に拡散して、第１ｐｏｌｙ−Ｓｉ膜をｐ＋
　拡散層化し、ｐ＋　コレクタ引き出し拡散層６８に接
続する。

【０００６】上記ｎ＋　ベース引き出し電極７０上の酸
化膜７２にコンタクトホール７６を設ける。そしてこの
コンタクトホール７６を介して酸化膜７２の上面にアル
ミニウム合金製のベース電極７７を形成するとともにｐ
＋　エミッタ引き出し電極７５の上面とｐ＋　コレクタ
引き出し電極７４の上面とにアルミニウム合金製のエミ
ッタ電極７８とコレクタ電極７９とを形成する。

【０００７】

【発明が解決しようとする課題】上記構造の縦型バイポ
ーラトランジスタでは、ｎ＋　ベース引き出し電極を第
１層の第１ｐｏｌｙ−Ｓｉ膜で形成し、ｐ＋　エミッタ
引き出し電極とｐ＋　コレクタ引き出し電極とを第２層
目の第２ｐｏｌｙ−Ｓｉ膜で形成するために、２度のｐ
ｏｌｙ−Ｓｉ膜の形成を行う必要がある。このため、製
造プロセスが長くかつ複雑になるので、製造コストは高
価になる。さらに、２層ｐｏｌｙ−Ｓｉ構造のため、ｐ
＋　エミッタ引き出し電極が酸化膜を介してｎ＋　ベー
ス引き出し電極上に形成されるので、エミッタ電極を形
成した部分の表面段差が大きくなり、多層配線が困難に
なる。

【０００８】本発明は、上記課題を解決するためになさ
れたもので、製造コストが安価で性能に優れた縦型バイ
ポーラトランジスタを提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされたものである。すなわち、半導体基
板の上層にコレクタ拡散層を形成し、この半導体基板の
上面にエピタキシャル層を形成する。エピタキシャル層
にはコレクタ拡散層に接続するベース拡散層を形成して
、ベース拡散層を分離するための素子分離領域を形成す
る。またエピタキシャル層には、素子分離領域でベース
拡散層と分離されるとともにコレクタ拡散層に接続する
コレクタ引き出し拡散層を形成する。上記エピタキシャ
ル層の上面には引き出し電極用膜を形成する。この引き
出し電極用膜には、導電性不純物を選択的に注入してベ
ース拡散層に接続する状態にベース引き出し電極を設け
、さらに導電性不純物を選択的に注入してコレクタ引き
出し拡散層に接続する状態にコレクタ引き出し電極を設
ける。またエミッタ拡散層と同一導電形の不純物を引き
出し電極用膜に対して選択的に注入してエミッタ引き出
し電極を形成するとともに、ベース拡散層の上層の一部
にエミッタ拡散層を形成する。またエミッタ引き出し電
極とベース引き出し電極との間には、ベース拡散層とエ
ミッタ引き出し電極とを分離する状態に素子分離用サイ
ドウォールを形成する。

【００１０】

【作用】上記構成の縦型バイポーラトランジスタでは、
エミッタ引き出し電極とベース引き出し電極とコレクタ
引き出し電極とを１層の引き出し電極用膜で形成したこ
とにより、製造プロセスが簡単化される。また、エミッ
タ引き出し電極の上面がベース引き出し電極の上面，コ
レクタ引き出し電極の上面とほぼ同一の高さに形成され
るので、縦型バイポーラトランジスタの表面の段差が小
さくなる。

【００１１】

【実施例】本発明の実施例を図１の概略構成断面図によ
り説明する。図では一例として縦型ｐｎｐバイポーラト
ランジスタ１を説明する。図に示す如く、ｐ形シリコン
製の半導体基板１１の上層には、ｎ＋　埋込み拡散層１
２が形成されている。このｎ＋　埋込み拡散層１２の上
層の一部にはｐ＋　コレクタ拡散層１３が形成されてい
る。また半導体基板１１の上面にはｎ形のエピタキシャ
ル層１４（２点鎖線部分）が形成されている。このエピ
タキシャル層１４の上層でｐ＋　コレクタ拡散層１３の
上方の一部には、ｎ＋　ベース拡散層１５が形成されて
いる。ｐ＋　コレクタ拡散層１３とｎ＋　ベース拡散層
１５との間のエピタキシャル層１４はベース領域として
働く。ｎ＋　ベース拡散層１５の上層の一部にはｐ＋　
エミッタ拡散層１６が形成されている。またエピタキシ
ャル層１４にはｎ＋　ベース拡散層１５を分離するため
の素子分離領域１７が形成されている。さらにエピタキ
シャル層１４には、素子分離領域１７でｎ＋　ベース拡
散層１５と分離するとともにｐ＋　コレクタ拡散層１３
に接続するｐ＋　コレクタ引き出し拡散層１８が形成さ
れている。

【００１２】またエピタキシャル層１４の上面にはポリ
シリコン製の引き出し電極用膜（以下ｐｏｌｙ−Ｓｉ膜
と記す）１９が形成されている。このｐｏｌｙ−Ｓｉ膜
１９には、ｎ＋　ベース拡散層１５に接続するｎ＋　ベ
ース引き出し電極２０が形成されている。またｐｏｌｙ
−Ｓｉ膜１９には、ｐ＋　コレクタ引き出し拡散層１８
に接続するｐ＋　コレクタ引き出し電極２１が形成され
ている。 さらにｐｏｌｙ−Ｓｉ膜１９には、ｐ＋　エミッタ拡散
層１６の上面にｐ＋　エミッタ引き出し電極２２が形成
されている。なおｐ＋　エミッタ拡散層１６は、ｐ＋　
エミッタ引き出し電極２２よりの拡散で形成される。ｎ
＋　ベース拡散層１５とｐ＋　エミッタ引き出し電極２
２とを分離する状態でエピタキシャル層１４の上面にお
けるｐ＋　エミッタ引き出し電極２２の側壁側の周囲に
は、素子分離用サイドウォール２３が形成されている。

【００１３】さらに、ｐ＋　エミッタ引き出し電極２２
の上面を除くｐｏｌｙ−Ｓｉ膜１９の上面とｎ＋　ベー
ス引き出し電極２０の上面とｐ＋　コレクタ引き出し電
極２１の上面とには、例えばシリコン酸化膜の層間絶縁
膜２４が形成されている。ｎ＋　ベース引き出し電極２
０の上とｐ＋　コレクタ引き出し電極２１の上との層間
絶縁膜２４にはコンタクトホール２５，２６が設けられ
ている。また各コンタクトホール２５，２６を介して層
間絶縁膜２４の上面にはベース電極２７，コレクタ電極
２８が形成されている。またｐ＋　エミッタ引き出し電
極２２に接続する状態でｐ＋　エミッタ引き出し電極２
２上にはエミッタ電極２９が形成されている。各電極２
７，２８，２９は、例えばアルミニウム合金で形成され
る。

【００１４】上記構成の縦型ｐｎｐバイポーラトランジ
スタ１では、ｐ＋エミッタ引き出し電極２２，ｎ＋　ベ
ース引き出し電極２０およびｐ＋　コレクタ引き出し電
極２１が１層の引き出し電極用膜のｐｏｌｙ−Ｓｉ膜１
９で形成されるので、従来のように引き出し電極用膜に
なるｐｏｌｙ−Ｓｉ膜を２層に形成する必要がない。こ
のため、製造プロセスが簡単になり、表面段差が小さく
なる。

【００１５】上記実施例は縦型ｐｎｐバイポーラトラン
ジスタで説明したが、上記同様にｐ形半導体基板を用い
、前記ｐ＋　コレクタ拡散層は形成しないで前記ｎ＋　
埋込み拡散層をコレクタ拡散層とし、他のｐ形の構成部
品はｎ形で構成し、ｎ形の構成部品はｐ形で構成するこ
とにより、上記同様の構造で縦型ｎｐｎバイポーラトラ
ンジスタも形成できる。

【００１６】次に上記縦型ｐｎｐバイポーラトランジス
タ１の製造方法を図２ないし図１０により説明する。図
２に示すように、まず通常のホトリソグラフィー技術と
イオン注入によりイオン注入マスク（図示せず）を形成
して、ｐ形のシリコン製の半導体基板１１の上層にｎ＋
　埋込み拡散層１２を形成する。その後前記イオン注入
マスクをアッシャー処理等により除去する。そして、前
記同様に別のイオン注入マスク（図示せず）を形成して
、ｎ＋　埋込み拡散層１２の上層の一部にｐ＋　埋込み
拡散層（ｐ＋　コレクタ拡散層）１３を形成する。その
後前記同様にして、別のイオン注入マスクを除去する。 次いで通常の方法によって、半導体基板１１の上面にエ
ピタキシャル層１４（２点鎖線部分）を形成する。その
後、通常のＬＯＣＯＳ法により、形成したエピタキシャ
ル層１４に素子分離領域１７を形成する。この素子分離
領域１７は、ｐ＋　コレクタ拡散層１３上の後述するベ
ース拡散層（１５）とコレクタ引き出し拡散層（１８）
の形成領域を除くエピタキシャル層１４に形成される。 このとき、ｎ＋　埋込み拡散層１２とｐ＋　コレクタ拡
散層１３とはエピタキシャル層１４の下層の一部分に拡
散する。

【００１７】次いで図３に示す如く、エピタキシャル層
１４上の全面にレジストを塗布してレジスト膜を形成し
、このレジスト膜を感光，現像処理してイオン注入マス
ク（図示せず）を形成する。このイオン注入マスクを用
いて、素子分離領域１７（１７ｂ），１７（１７ｃ）間
のエピタキシャル層１４にｐ形不純物をイオン注入し、
ｐ＋　コレクタ引き出し拡散層１８を形成する。その後
、イオン注入マスクをアッシャー処理等により除去する
。続いて上記同様にしてイオン注入マスク４１を形成す
る。このイオン注入マスク４１を用いて、素子分離領域
１７（１７ａ），１７（１７ｂ）間のエピタキシャル層
１４にｎ形不純物をイオン注入し、ｎ＋　ベース拡散層
１５を形成する。

【００１８】その後、イオン注入マスク４１をアッシャ
ー処理等により除去する。次いで図４に示すように、例
えば化学的気相成長法により、エピタキシャル層１４の
全面にポリシリコン製の引き出し電極用膜（以下ｐｏｌ
ｙ−Ｓｉ膜と記す）１９を形成する。続いて図３により
説明したと同様の方法によりイオン注入マスク（図示せ
ず）を形成する。そして、イオン注入法によりｎ形の不
純物をｐｏｌｙ−Ｓｉ膜１９のｎ＋　ベース拡散層１５
に一部分がオーバラップする状態にイオン注入し、ｎ＋
　ベース引き出し電極２０を形成する。その後、イオン
注入マスクをアッシャー処理等により除去する。次いで
前記同様の方法によってイオン注入マスク４２を形成す
る。 そして、イオン注入法によりｐ形の不純物をｐ＋　コレ
クタ引き出し拡散層１８上のｐｏｌｙ−Ｓｉ膜１９にイ
オン注入し、ｐ＋　コレクタ引き出し電極２１を形成す
る。

【００１９】その後、イオン注入マスク４２をアッシャ
ー処理等により除去する。続いて図５に示す如く、例え
ば化学的気相成長法により、ｐｏｌｙ−Ｓｉ膜１９の上
面にシリコン酸化膜の層間絶縁膜２４を形成する。さら
に例えば低圧化学的気相成長法により、層間絶縁膜２４
の上面にシリコン窒化膜４３を形成する。さらにまた、
例えば化学的気相成長法により、シリコン窒化膜４３の
上面にシリコン酸化膜４４を形成する。

【００２０】次いで図６に示すように、シリコン酸化膜
４４の上面にレジスト膜を形成し、このレジスト膜に感
光，現像処理を行ってｎ＋　ベース拡散層１５上に開口
部４５を設けたエッチングマスク４６を形成する。続い
て例えば反応性イオンエッチングを行って、開口部４５
に露出するシリコン酸化膜４４，シリコン窒化膜４３，
層間絶縁膜２４を順に除去する。

【００２１】その後、エッチングマスク４６をアッシャ
ー処理等により除去する。続いて図７に示す如く、例え
ば低圧化学的気相成長法により、前記エッチングで除去
した部分を含むシリコン酸化膜４４側の全面にシリコン
窒化膜４７（２点鎖線部分）を堆積する。その後異方性
エッチングによるエッチバックをｐｏｌｙ−Ｓｉ膜１９
が露出するまで行って、シリコン酸化膜４４，シリコン
窒化膜４３，層間絶縁膜２４で形成される側壁４８にシ
リコン窒化膜４７よりなるサイドウォール４９，５０を
形成する。このエッチングではシリコン酸化膜４４上面
のシリコン窒化膜４７も除去される。

【００２２】次いで図８に示すように、例えば化学的気
相成長法により、シリコン酸化膜４４側の全面にホウ素
シリケートガラス（以下ＢＳＧと記す）膜５１を形成す
る。その後例えばランプアニール処理を行って、ＢＳＧ
膜５１中のホウ素をｐｏｌｙ−Ｓｉ膜１９中に拡散させ
て、ｐ＋　エミッタ引き出し電極２２を形成する。この
とき、ホウ素は拡散係数が大きいので、ｐｏｌｙ−Ｓｉ
膜１９中に拡散したホウ素の一部分はｎ＋　ベース拡散
層１５の上層にも拡散されてｐ＋　エミッタ拡散層１６
を形成する。

【００２３】その後例えばフッ化水素系のエッチングガ
スを用いて、ＢＳＧ膜５１とシリコン酸化膜４４とを除
去する。続いて図９に示す如く、熱酸化法を用いて、露
出しているｐ＋　エミッタ引き出し電極２２の表面を酸
化して薄い酸化膜５２を形成する。その後薄い酸化膜５
２をエッチングマスクにして、例えば熱リン酸溶液に浸
漬し、サイドウォール４９，５０（２点鎖線部分）とシ
リコン窒化膜４３（１点鎖線部分）とを除去する。

【００２４】次いで図１０に示すように、薄い酸化膜５
２（１点鎖線部分）と層間絶縁膜２４とをエッチングマ
スクにして、反応性イオンエッチングを行い、露出して
いるｐｏｌｙ−Ｓｉ膜１９を除去する。次いで、例えば
テトラエトキシシラン（ＴＥＯＳ）等の有機シラン系ガ
スを用いた化学的気相成長法により、層間絶縁膜２４側
の全面にシリコン酸化膜５３（２点鎖線部分）を形成す
る。その後、反応性イオンエッチングにより、シリコン
酸化膜５３をエッチバックして、ｐ＋　エミッタ引き出
し電極２２と層間絶縁膜２４，ｐｏｌｙ−Ｓｉ膜１９と
の間に素子分離用サイドウォール２３を形成する。また
エッチバック時にはｐ＋　エミッタ引き出し電極２２上
の薄い酸化膜５２も除去される。

【００２５】次に図１１に示すように、層間絶縁膜２４
側の全面にレジストを塗布してレジスト膜を形成し、こ
のレジスト膜に感光，現像処理を行ってエッチングマス
ク（図示せず）を形成する。その後エッチングを行って
、ｎ＋　ベース引き出し電極２０上とｐ＋　コレクタ引
き出し電極２１上との層間絶縁膜２４にコンタクトホー
ル２５，２６を形成する。続いてエッチングマスクをア
ッシャー処理等により除去する。次いでスパッタ法等に
より、層間絶縁膜２４側の全面にアルミニウム合金膜を
形成し、ホトリソグラフィー技術とエッチングとにより
、コンタクトホール２５，２６を介してアルミニウム合
金膜でベース電極２７とコレクタ電極２８とを形成する
。 同時にｐ＋　エミッタ引き出し電極２２上にエミッタ電
極２９を形成する。

【００２６】以上説明したように、ＢＳＧに含まれてい
るｐ形の不純物をｐｏｌｙ−Ｓｉ１９を介してｎ＋　ベ
ース拡散層１５の上層に拡散させてｐ＋　エミッタ拡散
層１６を形成したことにより、ｐ＋　エミッタ拡散層１
６はｎ＋　ベース拡散層１５の上層の浅い部分に形成さ
れる。またｐ＋　エミッタ拡散層１６はＢＳＧによる拡
散なので、イオン注入法による結晶欠陥を生じることな
く、高濃度に形成される。このため、チャネリングが起
きない。

【００２７】

【発明の効果】以上、説明したように本発明によれば、
エミッタ引き出し電極，ベース引き出し電極およびコレ
クタ引き出し電極を１層の引き出し電極用膜で形成した
ので、製造プロセスが簡単化できる。よって製造コスト
は低減できるので、安価な縦型バイポーラトランジスタ
を提供することが可能になる。また縦型バイポーラトラ
ンジスタの表面の段差が小さくなるので、多層配線が可
能になり、配線の高集積化ができる。

【図面の簡単な説明】

【図１】実施例の概略構成断面図である。

【図２】実施例の製造工程図である。

【図３】実施例の製造工程図である。

【図４】実施例の製造工程図である。

【図５】実施例の製造工程図である。

【図６】実施例の製造工程図である。

【図７】実施例の製造工程図である。

【図８】実施例の製造工程図である。

【図９】実施例の製造工程図である。

【図１０】実施例の製造工程図である。

【図１１】実施例の製造工程図である。

【図１２】従来例の概略構成断面図である。

【符号の説明】

１　　縦型ｐｎｐバイポーラトランジスタ１１　　半導
体基板 １３　　ｐ＋　コレクタ拡散層 １４　　エピタキシャル層 １５　　ｎ＋　ベース拡散層 １６　　ｐ＋　エミッタ拡散層 １７　　素子分離領域 １８　　ｐ＋　コレクタ引き出し電極 １９　　ｐｏｌｙ−Ｓｉ膜 ２０　　ｎ＋　ベース引き出し電極 ２１　　ｐ＋　コレクタ引き出し電極 ２２　　ｐ＋　エミッタ引き出し電極 ２３　　素子分離用サイドウォール

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　エピタキシャル層を上面に設けた半導
   体基板と、前記半導体基板の上層に形成したコレクタ拡
   散層と、前記コレクタ拡散層に接続した状態で前記エピ
   タキシャル層に形成したベース拡散層と、前記ベース拡
   散層の上層の一部に形成したエミッタ拡散層と、前記ベ
   ース拡散層の両側に隣接した状態で前記エピタキシャル
   層に形成した素子分離領域と、前記コレクタ拡散層に接
   続する状態で前記素子分離領域に対して前記ベース拡散
   層とは反対側の前記エピタキシャル層に形成したコレク
   タ引き出し拡散層と、前記エピタキシャル層の上面に形
   成した引き出し電極用膜と、前記引き出し電極用膜に導
   電性不純物を注入して前記ベース拡散層に接続する状態
   に形成したベース引き出し電極と、前記引き出し電極用
   膜に導電性不純物を注入して前記コレクタ引き出し拡散
   層に接続する状態に形成したコレクタ引き出し電極と、
   前記エミッタ拡散層の上面の前記引き出し電極用膜にエ
   ミッタ拡散層よりはみださない状態で前記エミッタ拡散
   層と同一導電形の不純物を注入して形成したエミッタ引
   き出し電極と、前記ベース拡散層と前記エミッタ引き出
   し電極とを分離する状態で前記エミッタ引き出し電極と
   前記ベース引き出し電極との間に形成した素子分離用サ
   イドウォールとによりなることを特徴とする縦型バイポ
   ーラトランジスタ。