JP2003151986A

JP2003151986A - 半導体装置の製造方法

Info

Publication number: JP2003151986A
Application number: JP2001349924A
Authority: JP
Inventors: Akio Matsuoka; 昭夫松岡
Original assignee: NEC Yamagata Ltd
Current assignee: NEC Yamagata Ltd
Priority date: 2001-11-15
Filing date: 2001-11-15
Publication date: 2003-05-23

Abstract

(57)【要約】【課題】従来技術の自己整合型バイポーラトランジスタ
の製造方法は、エミッタ形成用の開口部のアスペクト比
が大きいため、エミッタ用Ｎ ^＋型ポリシリコンの成膜
においてボイドが発生し、エミッタ抵抗の増加や信頼性
の低下という問題点が発生する。【解決手段】エミッタポリシリコン１５を形成する前に
は、エミッタ形成領域上部の開口に側壁絶縁膜が形成さ
れており、側壁絶縁膜間にレジストを埋め込んで、側壁
絶縁膜の上部をエッチング除去し、側壁絶縁膜の高さを
低くする。これにより、低くなった側壁絶縁膜１３ｃに
埋め込まれるエミッタポリシリコン１５がボイドが無い
構造となると共に、０．２μｍ以下の実効エミッタ幅が
得られた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法、特に、良好な高周波特性を実現する狭い実効エミ
ッタ幅、低いエミッタ−ベース間寄生容量の自己整合型
バイポーラトランジスタの製造方法に関する。

【０００２】

【従来の技術】自己整合型バイポーラトランジスタにお
いて、良好な高周波特性、例えば遮断周波数（ｆＴ）や
最大発振周波数（ｆｍａｘ）を得るには、狭い実効エミ
ッタ幅の実現と、低いエミッタ−ベース間寄生容量の実
現が重要な要素の一つとなっている。高い信頼性及び、
低いエミッタ抵抗を得るには、ボイドの無いエミッタポ
リシリコン形成が重要な要素の一つであり、また、ボイ
ドの無いエミッタポリシリコンを得るには、アスペクト
比の小さいコンタクトの形成が重要な要素の一つとな
る。

【０００３】自己整合型バイポーラトランジスタの従来
技術に、開口部の上部を広げることなくエミッタポリシ
リコンを成膜し、バイポーラトランジスタを製造する技
術がある。この技術（第１の従来技術）は、狭い実効エ
ミッタ幅の実現及び、低いエミッターベース間寄生容量
の実現において一応の効果を奏している。第１の従来技
術の製造方法は、図１３乃至図１６に示す方法によって
製造される。図１３は、第１の従来技術における半導体
装置の断面図である。

【０００４】図１３において、自己整合型バイポーラト
ランジスタは、シリコン基板１０１、第１の酸化シリコ
ン１０２、第１のポリシリコン１０３、第１の窒化シリ
コン１０４、第２の酸化シリコン１０６、真性ベース１
０７、グフラフトベース１０８、第２の窒化シリコン１
０９、第２の側壁酸化シリコン１１０ｂ、Ｎ ^＋型ポリ
シリコン１１１、エミッタ１１２、第１の絶縁膜１１
３、ベースバリアメタル１１４、ベース引出し電極１１
５、ベース電極１１６、エミッタバリアメタル１１７、
エミッタ引出し電極１１８、エミッタ電極１１９、コレ
クタバリアメタル１２０、コレクタ引出し電極１２１、
コレクタ電極１２２からなり、１２３はボイドである。

【０００５】第１の従来技術の製造方法の詳細は、図１
４の断面において、まず、第１の酸化シリコン１０２
は、熱酸化プロセスにより形成される。その後、エミッ
タ及びベースを形成する領域となる部分の酸化シリコン
１０２を、通常のフォトエッチングプロセスにて選択的
に除去する。

【０００６】その後、第１のポリシリコン１０３をＣＶ
Ｄ法により形成し、イオン注入法にてＰ型不純物を、第
１のポリシリコン１０３へ導入する。

【０００７】その後、コレクタ引出し電極１２１が形成
される領域にある第１のポリシリコン１０３を通常のフ
ォトエッチングプロセスにて選択的に除去する。そし
て、その上に、第１の窒化シリコン１０４をＣＶＤ法に
より形成する。

【０００８】そして、エミッタ及びベースを形成する領
域のうちグラフトベース１０８の領域を除いた部分の第
１のポリシリコン１０３、第１の窒化シリコン１０４を
通常のフォトエッチングプロセスにて選択除去し、開口
部１０５を形成する。その後、熱酸化プロセスを用い
て、開口部１０５の孔の側壁部及び底部に、第２の酸化
シリコン１０６、１０６ａを形成する。

【０００９】次に、第２の酸化シリコン１０６ａを介し
てＰ型不純物をイオン注入して、Ｐ型不純物をシリコン
基板１０１中へ導入し、真性ベース１０７を形成する。
その後、イオン注入で生じる結晶欠陥を回復するための
アニールを行う。このアニールで、第１のポリシリコン
１０３中のＰ型不純物がシリコン基板１０１へ拡散し、
グラフトベース１０８が形成される。しかる後、ＣＶＤ
法にて、第２の窒化シリコン１０９を形成する。

【００１０】その後、図には示さないが、ＣＶＤ法で酸
化シリコンを成膜する。次に、異方性ドライエッチング
にて、開口部１０５の側壁に第１の側壁酸化シリコン１
１０ａを形成する。異方性ドライエッチングのエッチン
グレートは、酸化シリコンに対して速く、窒化シリコン
に対しては遅くなるようなガス条件を設定する必要があ
る。

【００１１】次に、第１の側壁酸化シリコン１１０ａを
マスクとして異方性ドライエッチングで、エミッタ１１
２及び第２の酸化シリコン１０６上の第２の窒化シリコ
ン１０９をエッチング除去する。異方性ドライエッチン
グレートは窒化シリコンに対して速く、酸化シリコンに
対して遅くなるようなガス条件を設定する必要がある。
異方性ドライエッチング完了後の開口部１０５の拡大を
図１５に示す。

【００１２】次に、エミッタ１１２が形成される領域
の、第２の酸化シリコン１０６ａをウエットエッチング
において、実効エミッタ幅Ｘ２が最小になるよう、エッ
チング条件を設定する。エッチングは、例えば沸酸系の
液を用いる。第２の酸化シリコン１０６ａは熱酸化法で
形成されるため、沸酸系の液でのエッチングレートは遅
く、第１の側壁酸化シリコン１１０ａはＣＶＤ法で形成
されるため沸酸系の液でのエッチングレートは速い。従
って、ウエットエッチング完了後は、エミッタ１１２が
形成される領域の第２の酸化シリコン１０６ａがエッチ
ングされると同時に、開口部１０５の側壁に第２の側壁
酸化シリコン１１０ｂが残る。実効エミッタ幅Ｘ２の出
来栄えは、０．１８〜０．２０μｍである。ウエットエ
ッチング完了後の開口部１０５の拡大を図１６に示す。

【００１３】その後、Ｎ ^＋型ポリシリコン１１１、第
１の絶縁膜１１３、エミッタバリアメタル１１７、エミ
ッタ引出し電極１１８、エミッタ電極１１９が形成され
る。同様にして、ベースバリアメタル１１４、ベース引
出し電極１１５、ベース電極１１６、コレクタバリアメ
タル１２０、コレクタ引出し電極１２１、コレクタ電極
１２２が形成される図１３の最終形状に到る。

【００１４】図１３において、Ｎ ^＋型ポリシリコン１
１１と第１のポリシリコン１０３にはさまれる第１の窒
化シリコン１０４の膜厚は厚いため、エミッターベース
間寄生容量を小さくできる。

【００１５】第２の従来技術は、開口部の形成におい
て、異方性ドライエッチングを行った後に、等方性ドラ
イエッチングにて開口部の上部を広げ、しかる後にエミ
ッタポリシリコンを成膜することで、バイポーラトラン
ジスタを製造していた。この技術は、ボイドの無いエミ
ッタポリシリコンの実現において一応の効果を奏してい
る。

【００１６】第２の従来技術の自己整合型バイポーラト
ランジスタは、図１７乃至図１９に示す方法によって製
造される。図１７は、第２の従来技術における半導体装
置の断面図である。

【００１７】図１７において、自己整合型バイポーラト
ランジスタは、シリコン基板１０１、第１の酸化シリコ
ン１０２、第１のポリシリコン１０３、第１の窒化シリ
コン１０４、第２の酸化シリコン１０６、真性ベース１
０７、グフラフトベース１０８、第２の窒化シリコン１
０９、第２の側壁酸化シリコン１１０ｂ、Ｎ ^＋型ポリ
シリコン１１１、エミッタ１１２、第１の絶縁膜１１
３、ベースバリアメタル１１４、ベース引出し電極１１
５、ベース電極１１６、エミッタバリアメタル１１７、
エミッタ引出し電極１１８、エミッタ電極１１９、コレ
クタバリアメタル１２０、コレクタ引出し電極１２１、
コレクタ電極１２２からなる。

【００１８】第２の従来技術の製造方法の詳細は、第１
の側壁酸化シリコン１１０ａを形成する図１５までは第
１の従来技術と同じである。

【００１９】次に、通常の写真食刻法により、第１のレ
ジスト１２４を形成する。しかる後、第１のレジスト１
２４をマスクにして等方性ドライエッチングにて、第１
の窒化シリコン１０４及び第２の窒化シリコン１０９を
エッチングする。第２の窒化シリコン１０９は、横方向
へもエッチングされる。等方性ドライエッチングのエッ
チングレートは、窒化シリコンに対して速く、酸化シリ
コンに対しては遅くなるようなガス条件を設定する必要
がある。等方性ドライエッチング完了後の開口部１０５
の拡大を図１８に示す。

【００２０】次に、第１のレジスト１２４を通常の方法
で除去する。しかる後、エミッタ１１２が形成される領
域の、第２の酸化シリコン１０６ａをウエットエッチン
グにおいて、実効エミッタ幅Ｘ３が最小になるようエッ
チング条件を設定する。エッチングは、例えば沸酸系の
液を用いる。第２の酸化シリコン１０６ａは熱酸化法で
形成されるため、沸酸系の液でのエッチングレートは遅
く、第１の側壁酸化シリコン１１０ａはＣＶＤ法で形成
されるため沸酸系の液でのエッチングレートは速い。従
って、ウエットエッチング完了後は、エミッタ１１２が
形成される領域の第２の酸化シリコン１０６ａがエッチ
ングされると同時に、開口部１０５の側壁に第３の側壁
酸化シリコン１１０ｃが残る。実効エミッタ幅Ｘ３の出
来栄えは、０．３〜０．４μｍである。ウエットエッチ
ング完了後の開口部１０５の拡大を図１９に示す。その
後の工程は、第１の従来技術と同じなので省略する。最
終形状を図１７に示す。

【００２１】第３の従来技術は、開口部の形成におい
て、等方性ドライエッチングを行った後に、異方性ドラ
イエッチングし、しかる後にエミッタポリシリコンを成
膜することで、バイポーラトランジスタを製造してい
た。この技術は、ボイドの無いエミッタポリシリコンの
実現において一応の効果を奏している。第３の従来技術
の製造方法は、図２０乃至図２５に示す方法によって製
造される。本構成は、第２の従来技術と同じである。第
３の従来技術の製造方法の詳細は、以下の通りである。
図２０において、第１の窒化シリコン１０４を形成する
までは、第１の従来技術と同じであるため省略する。

【００２２】次に、通常の写真食刻法により、第２のレ
ジスト１２５を形成する。第２のレジスト１２５をマス
クにして、等方性ドライエッチングにて、第１の窒化シ
リコン１０４をエッチングする。等方性ドライエッチン
グのエッチングレートは、窒化シリコンに対して速く、
ポリシリコンに対しては遅くなるようなガス条件を設定
する必要がある。しかる後、第１の異方性ドライエッチ
ングにて、第１のポリシリコン１０３をエッチングす
る。第１の異方性ドライエッチングのエッチングレート
は、ポリシリコンに対して速く、窒化シリコンに対して
は遅くなるようなガス条件を設定する必要がある（図２
０）。

【００２３】その後、第２のレジスト１２５を除去す
る。第２の酸化シリコン１０６、１０６ａの形成工程か
ら、第２の窒化シリコン１０９をＣＶＤ法で形成する工
程までは、第１の従来技術と同じため省略する。第２の
窒化シリコン１０９の形成後の断面を図２１に示す。

【００２４】次に、開口部１０５を拡大した図２２を用
いて説明する。

【００２５】第３の酸化シリコン１２６をＣＶＤ法にて
成膜する（図２２）。続いて、第２の異方性ドライエッ
チングで、第３の酸化シリコン１２６をエッチングし
て、開口部１０５の側壁に第４の側壁酸化シリコン１２
７ａを形成する。第２の異方性ドライエッチングのエッ
チングレートは酸化シリコンに対して速く、窒化シリコ
ンに対しては遅くなるようなガス条件を設定する必要が
ある。次に、第２の側壁酸化シリコン１２７ａをマスク
として第３の異方性ドライエッチングで、エミッタ１１
２が形成される領域の第２の窒化シリコン１０９をエッ
チング除去する。第３の異方性ドライエッチングレート
は窒化シリコンに対して速く、酸化シリコンに対して遅
くなるようなガス条件を設定する必要がある。異方性ド
ライエッチング完了後の開口部１０５の拡大を図２３に
示す。

【００２６】次に、エミッタ１１２が形成される領域
の、第２の酸化シリコン１０６ａのウエットエッチング
において、実効エミッタ幅Ｘ４が最小になるよう、エッ
チング条件を設定する。エッチングは例えば沸酸系の液
を用いる。第２の酸化シリコン１０６ａは熱酸化法で形
成されるため、沸酸系の液でのエッチングレートは遅
く、第４の側壁酸化シリコン１２７ａはＣＶＤ法で形成
されるため沸酸系の液でのエッチングレートは速い。従
って、ウエットエッチング完了後は、エミッタ１１２が
形成される領域の第２の酸化シリコン１０６ａがエッチ
ングされると同時に、開口部１０５の側壁に第５の側壁
酸化シリコン１２７ｂが残る。実効エミッタ幅Ｘ４の出
来栄えは、０．３〜０．４μｍである。ウエットエッチ
ング完了後の開口部１０５の拡大を図２４に示す。

【００２７】その後の工程は、第１の従来技術と同じな
ので省略する。最終形状は、図１７に示す通り第２の従
来技術と同じである。

【００２８】第４の従来技術の公知例として、特開平０
３−１９２２４号公報がある。この技術は、第１のコン
タクト形成において、フォトレジストをマスクにして酸
化シリコンをエッチングした後、熱処理を施して第１の
コンタクトの段差部の角をとる。次に、第１のコンタク
トよりも開口径の小さい第２のコンタクトを異方性ドラ
イエッチングで形成する。この技術を使用することでコ
ンタクト開口部の周辺領域の任意部分のみ、アスペクト
比を小さくできることが開示されている。この技術を、
自己整合型バイポーラトランジスタのエミッタ形成に適
用した場合、ボイドの無いエミッタポリシリコン、低い
エミッターベース間寄生容量の実現においても一応の効
果を奏すると推測する。

【００２９】第５の従来技術の公知例として、特開２０
０１−３５９２０号公報がある。この技術は、コンタク
トにおいて、アスペクト比が小さい状態で側壁膜を形成
する。しかる後、コンタクト上に絶縁膜を全面成長し、
異方性ドライエッチングで絶縁膜をエッチングすること
で、最終コンタクト形状のアスペクト比を大きくするこ
とを特徴とする技術である。この技術を、自己整合型バ
イポーラトランジスタのエミッタ形成に適用した場合、
低いエミッターベース間寄生容量の実現において一応の
効果を奏している。

【００３０】

【発明が解決しようとする課題】上述したように、いず
れの従来技術においても、実効エミッタ幅を狭く形成
し、かつ、エミッターベース間寄生容量を低くする自己
整合型バイポーラトランジスタの製造方法が実現されて
いない。

【００３１】すなわち、第１の従来技術では、開口部１
０５のアスペクト比が大きいため、Ｎ ^＋型ポリシリコ
ン１１１の成膜においてボイドが発生し、エミッタ抵抗
の増加や信頼性の低下という問題点が発生する。

【００３２】第１の従来技術に近い公知例として、特開
平２−２２８２７号公報がある。この技術を自己整合型
バイポーラトランジスタに適用しても、第１の従来技術
と同様な問題点があると推測する。

【００３３】次に、第２の従来技術では、等方性ドライ
エッチングにおいて、第２の窒化シリコン１０９の横方
向へのエッチング量が多いため、第２の酸化シリコン１
０６を沸酸系の液でエッチングする際、実効エミッタ幅
Ｘ３が広くなるという問題点がある。さらに、図１７に
おいて、Ｎ ^＋型ポリシリコン１１１と第１のポリシリ
コン１０３にはさまれる第１の窒化シリコン１０４の膜
厚が部分的に薄いため、エミッターベース間寄生容量が
増加するという問題点もある。

【００３４】第２の従来技術に近い公知例として、特開
平３−６８１４号公報がある。この技術にはコンタクト
ホールの形成において、異方性ドライエッチングを実施
した後、等方性ドライエッチングを行うことで、コンタ
クトホールのアスペクト比を小さくでき、メタル配線の
カバレッジが良くなることが開示されている。しかしな
がら、この技術を自己整合型バイポーラトランジスタの
エミッタコンタクトの形成に適用しても、第２の従来技
術と同様な問題点があると推測する。

【００３５】次に、第３の従来技術では、開口部１０５
のアスペクト比が小さいため、開口部１０５において、
第３の酸化シリコン１２６の側壁膜厚Ｙが薄くなる。従
って、実効エミッタ幅Ｘ４が広くなるという問題点があ
る。側壁膜厚Ｙを厚くするために、第３の酸化シリコン
１２６の成長膜厚を厚くすると、図２５に示すように、
開口部１０５の下部が第３の酸化シリコン１２６で埋ま
ってしまう。このため、異方性ドライエッチングを実施
して、第３の酸化シリコン１２８をエッチングしても、
側壁膜が形成されないため、エミッタ自身が形成できな
い。

【００３６】さらに、図１７の第２の従来技術と同様
に、Ｎ ^＋型ポリシリコン１１１と第１のポリシリコン
１０３にはさまれる第１の窒化シリコン１０４の膜厚が
部分的に薄いため、エミッターベース間寄生容量が増加
するという問題点もある。

【００３７】第３の従来技術に近い公知例として、特開
平７−９４４４１号公報がある。この技術はコンタクト
ホールの形成において、等方性ドライエッチングを実施
した後、異方性ドライエッチングを行うことで、コンタ
クトホールのアスペクト比を小さくでき、配線の埋め込
みを容易にすることができることが開示されている。し
かしながら、この技術を自己整合型バイポーラトランジ
スタのエミッタコンタクトの形成に適用しても、第３の
従来技術と同様な問題点があると推測する。

【００３８】次に、第４の従来技術では、アスペクト比
が小さい状態で側壁膜を形成するため、側壁膜厚が薄く
なり、実効エミッタ幅が広くなるという問題点があると
推測する。

【００３９】次に、第５の従来技術では、アスペクト比
が小さい状態で側壁膜を形成するため、側壁膜厚が薄く
なり、実効エミッタ幅が広くなるという問題点があると
推測する。さらに、最終コンタクト形状のアスペクト比
が大きいため、エミッタ用ポリシリコンの成膜において
ボイドが発生し、エミッタ抵抗の増加や信頼性の低下と
いう問題点もあると推測する。

【００４０】本発明の別の目的は、自己整合型バイポー
ラトランジスタにおいて、高い信頼性及び、低いエミッ
タ抵抗を得るために、ボイドの無いエミッタポリシリコ
ン形成を実現するための製造方法を提供することにあ
る。

【００４１】本発明のさらに別の目的は、自己整合型バ
イポーラトランジスタにおいて、ボイドの無いエミッタ
ポリシリコンを得るために、アスペクト比の小さいコン
タクトの形成を実現するための製造方法を提供すること
にある。

【００４２】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型半導体基板の活性領域中に逆導電型
の真性ベース及び真性ベースの側部に連結する逆導電型
のグラフトベース、さらに真性ベース中に一導電型のエ
ミッタを形成する半導体装置の製造方法であって、前記
エミッタの形成が、前記活性領域外の前記半導体基板上
に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を
含む前記半導体基板の表面を覆って、逆導電型の不純物
を含有する第１の導電性材料、第２の絶縁膜、第１の耐
酸化性膜、第３の絶縁膜を順に堆積させて第１の導電性
材料、第２の絶縁膜、第１の耐酸化性膜、第３の絶縁膜
からなる積層膜を形成する工程と、前記積層膜のうち前
記真性ベースの形成領域を除く領域を除去して前記真性
ベースの形成領域上に第１の開口を形成する工程と、前
記第１の開口に露出する前記半導体基板の表面を酸化し
て、前記半導体基板の前記真性ベースの形成領域表面に
酸化膜を形成する工程と、前記真性ベースの形成領域に
逆導電型の不純物を導入して熱処理し、前記真性ベース
の形成領域に真性ベースを形成すると同時に、前記第１
の導電性材料から逆導電型の不純物を前記半導体基板中
に拡散させてグラフトベースを形成する工程と、前記第
１の開口を含む前記半導体基板を覆って、第２の耐酸化
性膜及び第４の絶縁膜を堆積させる工程と、前記第４の
絶縁膜及び前記第２の耐酸化性膜をエッチングして前記
第１の開口の側面に前記第４の絶縁膜及び前記第２の耐
酸化性膜からなる側壁を形成し、前記エミッタの形成領
域上方の前記第２の耐酸化性膜を除去する工程と、少な
くとも前記側壁に挟まれた領域の前記酸化膜をマスク材
で覆う工程と、前記マスク材をマスクとして、前記側壁
の上層部分及び前記積層膜の上層部分を除去する工程
と、前記マスク材を除去して前記酸化膜を露出させ、エ
ッチング処理により前記エミッタの形成領域上方の前記
酸化膜を除去して前記エミッタの形成領域を露出させる
工程と、前記エミッタの形成領域の露出領域を含む前記
半導体基板の表面に一導電型の不純物を含む第２の導電
性材料を堆積させる工程と、前記第２の導電性材料に含
まれる前記一導電型の不純物を前記エミッタの形成領域
に拡散させる工程と、を含む製造工程により形成される
ことを特徴とする。本発明の半導体装置の製造方法は、
以下のような好適な適用形態を有している。（１）前記第４の絶縁膜は、化学気相成長（ＣＶＤ）法
により形成されるシリコン酸化膜である。（２）前記エッチング処理は、ウェットエッチングによ
り行われる。（３）前記第１の耐酸化性膜及び前記第２の耐酸化性膜
は、シリコン窒化膜である。（４）前記第２の絶縁膜は、シリコン酸化膜である。（５）前記マスク材は、その表面が前記側壁よりも低く
形成される。（６）前記積層膜のうち前記真性ベースの形成領域を除
く領域を除去して前記真性ベースの形成領域上に第１の
開口を形成する工程の前記積層膜のうち前記真性ベース
の形成領域を除く領域の除去、及び前記第４の絶縁膜及
び前記第２の耐酸化性膜をエッチングして前記第１の開
口の側面に前記第４の絶縁膜及び前記第２の耐酸化性膜
からなる側壁を形成し、前記エミッタの形成領域上方の
前記第２の耐酸化性膜を除去する工程の前記第４の絶縁
膜及び前記第２の耐酸化性膜をエッチングが、異方性エ
ッチングにより行われる。（７）前記マスク材をマスクとして、前記側壁の上層部
分及び前記積層膜の上層部分を除去する工程の前記側壁
の上層部分及び前記積層膜の上層部分の除去が、等方性
エッチングにより行われる。（８）前記少なくとも前記側壁に挟まれた領域の前記酸
化膜をマスク材で覆う工程は、前記第１開口の外周を除
く領域を前記マスク材で覆うことにより行われる。

【００４３】

【発明の実施の形態】本発明の第１の実施形態の半導体
装置の製造方法は、図２乃至図９に示す製造方法によっ
て製造される。図１は、第１の実施形態の半導体装置の
製造方法により形成される半導体装置の完成断面図であ
る。

【００４４】図１において、シリコン基板１、第１の酸
化シリコン２、第１のポリシリコン３、第２の酸化シリ
コン４、第１の窒化シリコン５、第３の酸化シリコン
６、第４の酸化シリコン８、真性ベース９、グラフトベ
ース１０、第２の窒化シリコン１１、第３の側壁酸化シ
リコン１３ｃ、Ｎ ^＋型ポリシリコン１５、エミッタ１
６、第１の絶縁膜１７、ベースバリアメタル１８、ベー
ス引出し電極１９、ベース電極２０、エミッタバリアメ
タル２１、エミッタ引出し電極２２、エミッタ電極２
３、コレクタバリアメタル２４、コレクタ引出し電極２
５、コレクタ電極２６が形成されている。

【００４５】図２の断面において、シリコン基板１（Ｎ
型不純物濃度８．０Ｅ１６〜２．０Ｅ１７個ｃｍ^−３）
上には、第１の酸化シリコン２、第１のポリシリコン
３、第２の酸化シリコン４、第１の窒化シリコン５及び
第３の酸化シリコン６が形成されている。この断面に至
る形成過程は、以下の通りである。

【００４６】まず、第１の酸化シリコン２は、熱酸化プ
ロセスにより形成される。その後、エミッタ及びベース
を形成する領域となる部分の酸化シリコン２を、通常の
フォトエッチングプロセスにて選択的に除去する。

【００４７】その後、第１のポリシリコン３をＣＶＤ法
により形成し、イオン注入法にてＰ型不純物を、第１の
ポリシリコン３へ導入する。このときのイオン注入の条
件は、例えば、イオン種にボロン又はＢＦ_２を用い、加
速エネルギー１０〜２０ｋｅＶ、ドース量１Ｅ１５〜８
Ｅ１５個ｃｍ^−２とする。

【００４８】その後、コレクタ引出し電極２５が形成さ
れる領域にある第１のポリシリコン３を通常のフォトエ
ッチングプロセスにて選択的に除去する。そして、その
上に、第２の酸化シリコン４、第１の窒化シリコン５及
び第３の酸化シリコン６を各々ＣＶＤ法により形成す
る。

【００４９】そして、エミッタ及びベースを形成する領
域のうちグラフトベース１０の領域を除いた部分の第１
のポリシリコン３、第２の酸化シリコン４、第１の窒化
シリコン５及び第３の酸化シリコン６を通常のフォトエ
ッチングプロセスにて選択除去し、開口部７を形成す
る。その後、熱酸化プロセスを用いて、開口部７の孔の
側壁部及び底部に、第４の酸化シリコン８を形成する。

【００５０】なお、シリコン基板１のＮ型不純物濃度が
８．０Ｅ１６個ｃｍ^−３よりも少ない場合には、コレク
タ層（Ｎ型不純物濃度８．０Ｅ１６〜２．０Ｅ１７個ｃ
ｍ⁻ ^３程度）を形成する必要がある。その場合には、第
４の酸化シリコン８を介してイオン注入にて、Ｎ型不純
物をシリコン基板１中へ導入する。このときのイオン注
入条件は、例えば、イオン種にリンを用い、加速エネル
ギー２５０〜３５０ｋｅＶ、ドース量４〜６Ｅ１２個ｃ
ｍ^−２とする。次に、第４の酸化シリコン８を介してＰ
型不純物をイオン注入して、Ｐ型不純物をシリコン基板
１中へ導入し、真性ベース９を形成する。その後、イオ
ン注入で生じる結晶欠陥を回復するためのアニールを行
う。このアニールで、第１のポリシリコン３中のＰ型不
純物がシリコン基板１へ拡散し、グラフトベース１０が
形成される。例えば、真性ベース９の形成条件は、特願
２０００−３５０７９６公報で開示されている方法を用
いる。グラフトベース１０のボロン濃度は１Ｅ２１〜２
Ｅ２１個ｃｍ^−３である。次に、開口部７を拡大した図
３を用いて次工程以降の製造方法を説明する。

【００５１】第３の酸化シリコン６及び第４の酸化シリ
コン８上に、第２の窒化シリコン１１をＣＶＤ法にて成
膜する。次に、第５の酸化シリコン１２をＣＶＤ法で成
膜する。このときのＣＶＤ法の条件は、カバレッジの良
い成膜を行うため、例えばＴＥＯＳ流量は８０〜２００
ｓｃｃｍ、Ｏ_２流量は１〜１０ｓｃｃｍ、Ｈｅの流量は
５０〜３００ｓｃｃｍ、Ａｒの流量は４０〜２００ｓｃ
ｃｍ、圧力は２００〜８００Ｐａである。

【００５２】次に、第１の異方性ドライエッチングで、
第５の酸化シリコン１２をエッチングして、開口部の側
壁に第１の側壁酸化シリコン１３ａを形成する。第１の
異方性ドライエッチングのエッチングレートは酸化シリ
コンに対して速く、窒化シリコンに対しては遅くなるよ
うなガス条件を設定する必要がある。例えば、ガス条件
は、ＣＦ_４の流量は１０〜２００ｓｃｃｍ、ＣＨＦ_３の
流量は１０〜２００ｓｃｃｍ、Ｈｅの流量は２０〜３０
０ｓｃｃｍであり、反応性イオンを使ってエッチングす
る。

【００５３】次に、第１の側壁酸化シリコン１３ａをマ
スクとして第２の異方性ドライエッチングで、エミッタ
１６及び第３の酸化シリコン６上の第２の窒化シリコン
１１をエッチング除去する。第２の異方性ドライエッチ
ングレートは窒化シリコンに対して速く、酸化シリコン
に対して遅くなるようなガス条件を設定する必要があ
る。例えば、ＳＦ_６の流量は４０〜２００ｓｃｃｍ、Ｈ
ｅの流量は５０〜２５０ｓｃｃｍであり、反応性イオン
を使ってエッチングする。次に、通常の写真食刻法に
て、第１のレジスト１４を形成する。第１のレジスト１
４形成後の開口部７の拡大を図４に示す。

【００５４】しかる後、第１の等方性ドライエッチング
にて、第１のレジスト１４をマスクにして第３の酸化シ
リコン６をエッチング除去する。第１の等方性ドライエ
ッチングのエッチングレートは、酸化シリコンに対して
速く、窒化シリコンに対して遅くなるようなガス条件を
設定する必要がある。例えば、ＣＦ_４の流量は、１００
〜１６０ｓｃｃｍ、Ｏ_２の流量は、２０〜１００ｓｃｃ
ｍであり、圧力は５０〜２００Ｐａである。等方性ドラ
イエッチング完了後の開口部７の拡大を図５に示す。

【００５５】しかる後、第２の等方性ドライエッチング
にて、第１の窒化シリコン５、第２の窒化シリコン１１
をエッチング除去する。第２の等方性ドライエッチング
のエッチングレートは、窒化シリコンに対して速く、酸
化シリコンに対して遅くなるようなガス条件を設定する
必要がある。但し、等方性ドライエッチングにおいて、
第１の窒化シリコン５がエッチング除去される時間より
も前に、第２の窒化シリコン１１がエッチング除去され
るよう、第２の窒化シリコン１１の膜厚は十分薄い。第
２の等方性ドライエッチングのエッチング条件は、例え
ば、ＣＦ_４の流量は、４０〜１３０ｓｃｃｍ、Ｏ_２の流
量は、１０〜１００ｓｃｃｍであり、圧力は１０〜１５
０Ｐａである。等方性ドライエッチング完了後の開口部
７の拡大を図６に示す。

【００５６】次に、第３の等方性ドライエッチングに
て、第１の側壁酸化シリコン１３ａの一部をエッチング
除去して、第２の側壁酸化シリコン１３ｂを形成する。
第３の等方性ドライエッチングのエッチングレートは、
酸化膜に対して速く、窒化膜に対して遅くなるようなガ
ス条件を設定する必要がある。第３の等方性ドライエッ
チングのエッチング条件は、例えば、第１の等方性ドラ
イエッチングと同じ条件である。しかる後、第４の等方
性ドライエッチングにて、第２の酸化シリコン４上に残
った第１の窒化シリコン５及び、第２の窒化シリコン１
１の上部を除去する。等方性ドライエッチング完了後の
開口部７の拡大を図７に示す。

【００５７】次に、第１のレジスト１４を除去する。エ
ミッタ１６が形成される領域の第４の酸化シリコン８の
ウェットエッチングにおいて、実効エミッタ幅Ｘ１が最
小になるよう、エッチング条件を設定する。エッチング
は例えば、沸酸系の液を用いる。第４の酸化シリコン８
は熱酸化法で形成されるため、沸酸系の液でのエッチン
グレートは遅く、第２の側壁酸化シリコン１３ｂはＣＶ
Ｄ法で形成されるため沸酸系の液でのエッチングレート
は速い。従って、ウェットエッチング完了後は、エミッ
タ１６が形成される領域の第４の酸化シリコン８がエッ
チングされると同時に、開口部７の側壁に第３の側壁酸
化シリコン１３ｃが残る。実効エミッタ幅Ｘ１の出来栄
えは、０．１８〜０．２０μｍである。ウエットエッチ
ング完了後の開口部７の拡大を図８に示す。

【００５８】次に、真性ベース９の表面に形成されてい
る自然酸化膜を沸酸系の液体中で除去した後、Ｎ型不純
物をドーピングしながらＳｉＨ_４等のガスを流し、Ｎ
^＋型ポリシリコン１５を成膜する。Ｎ ^＋型ポリシリコ
ン１５の成膜条件は、例えば、ガス圧力９Ｅ３Ｐａ〜２
Ｅ４Ｐａ、温度６００〜６９０℃、ＳｉＨ_４ガスの流量
５００〜７００ｓｃｃｍ、ＡｓＨ_３ガスの流量８０〜３
００ｓｃｃｍである。

【００５９】次に、エミッタ押し込みをランプアニール
にて行う。Ｎ ^＋型ポリシリコン１５中のＮ型不純物を
固相拡散により、シリコン基板１中へ拡散してエミッタ
１６を形成する。例えば、エミッタ押込みのランプアニ
ール条件は、窒素雰囲気中で、温度９００〜９５０℃、
時間１５〜４５秒である。エミッタ押し込み後の開口部
１０５の拡大を図９に示す。

【００６０】その後、Ｎ ^＋型ポリシリコン１５の不要
な部分を除去し、第１の絶縁膜１７を形成する。第１の
絶縁膜１７は、絶縁性がある膜であれば良い。ここで
は、低温で形成でき、下地段差の緩和性が高いＢＰＳＧ
（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−ＳｉｌｉｃａｔｅＧｌ
ａｓｓ）を使用している。

【００６１】エミッタ電極用は、Ｎ ^＋型ポリシリコン
１５上に、その外周部の大きさより小さい外周を持つ孔
が、第１の絶縁膜１７を貫いて形成する。その孔の底部
および側壁部にエミッタバリアメタル２１を形成する。
そして、その孔の内部を埋めて、かつ最上面のレベルが
第１の絶縁膜１７の表面と合うようにエミッタ引出し電
極２２を形成する。その上に、孔の外周部の大きさより
大きい外周部を持つエミッタ電極２３が形成される。同
様にして、ベースおよびコレクタの電極関連を形成する
ことにより、バイポーラトランジスタの製造工程が完了
する（図１）。

【００６２】バリアメタル（１８、２１、２４）には、
チタニウムタングステンや遷移金属の窒化物、ホウ素、
炭化物、シリサイドなどが用いられる。ここでは、チタ
ン／窒化チタンを使用している。引出し電極（１９、２
２、２５）には、チタン、タングステンなどが使用され
る。ここではタングステンを使用している。電極（２
０、２３、２６）には、金、銀、アルミ、アルミとバリ
アメタルの合金、アルミと銅とシリコンの合金、銅と金
とバリアメタルの合金、金とバリアメタルの合金等が使
用される。ここでは、アルミと銅とシリコンの合金を使
用している。なお、シリコン基板１のＮ型不純物濃度
が、８．０Ｅ１６〜２．０Ｅ１７個ｃｍ^−３程度ある場
合には、コレクタバリアメタル２４、コレクタ引出し電
極２５、コレクタ電極２６を形成し、シリコン基板１表
面からコレクタをとることは、必ずしも必要は無い。そ
の場合には、シリコン基板１の裏面からコレクタ電極を
直接取ることができる。

【００６３】図４において、開口部７のアスペクト比が
大きい形状において第５の酸化シリコン１３を成膜し、
異方性ドライエッチングでエッチングすることで、第１
の側壁酸化シリコン１３ａの膜厚を厚くできる。従っ
て、微細なエミッタ幅を実現できるという利点がある。
図７において、第３の等方性ドライエッチングにて、第
２の側壁酸化シリコン１３ｂを形成する時に、エミッタ
１６が形成される領域の第４の酸化シリコン８が第１の
レジスト１４で覆われているため、エミッタ１６が形成
される表面が第３の等方性ドライエッチングによる損傷
を受けない。従って、リーク電流が少ないバイポーラト
ランジスタを実現できるという利点がある。図９におい
て、Ｎ ^＋型ポリシリコン１５と第１のポリシリコン３
にはさまれる第２の酸化シリコン４は、膜厚は薄いが、
比較的誘電率が低い酸化シリコンを材料としているた
め、エミッタ−ベース間寄生容量を増加させないという
利点がある。但し、第２の酸化シリコン４の代わりに、
誘電率がさらに低い材料を用いても良い。図９におい
て、エミッタ開口部７のアスペクト比を緩和できるた
め、Ｎ ^＋型ポリシリコン１５の形成において、ボイド
の発生を抑制できる。ボイドの抑制は、信頼性の向上さ
らには、エミッタ抵抗の低減ができるという利点があ
る。次に、本発明の第２の実施形態の半導体装置の製造
方法について、図１０〜１２の製造工程断面図を用いて
説明する。第２の実施形態は、第１の実施形態と、図２
〜４まではほぼ同様の製造工程であり、図４におけるレ
ジストの形状のみが異なる。ここで、第１の実施形態で
説明したものと同じものは同一符号で示し、不要な部分
ではその説明は省略する。そして、以下の説明では、第
１の実施形態と異なる部分を主に説明する。

【００６４】第２の実施形態は、エミッタ開口部にレジ
ストを残し、露光及び現像工程を必要としないで、アス
ペクト比を低減することを特徴とする。

【００６５】開口部７を拡大した図１０において、第１
の側壁酸化シリコン１３ａをマスクとして第２の異方性
ドライエッチングで、エミッタ１６及び、第３の酸化シ
リコン６上の第２の窒化シリコン１１をエッチング除去
するまでは、第１の実施形態と同じである。

【００６６】次に、通常のスピナー法にて、ウエーハを
回転し、レジストを塗布する。このレジストは、開口部
２８の箇所のみに残し、余分なレジストを除去するた
め、第３の酸化シリコン６の表面はレジストで覆われな
い。すなわち、露出している第４の酸化シリコン８を覆
い、かつ、第３の側壁酸化シリコン１３ａの一部を埋め
込むように第２のレジスト２７を形成する。５インチウ
エーハを例に採ると、第２のレジスト２７の粘度は２０
〜４０ｃｐ、ウエーハの回転数は５００〜２０００ｒｐ
ｍである。

【００６７】次に、第３の酸化シリコン６及び第３の側
壁酸化シリコン１３ａの一部を異方性ドライエッチング
でエッチング除去する。異方性ドライエッチングのエッ
チングレートは、酸化シリコンに対して速く、窒化シリ
コンとレジストに対して遅くなるような条件を設定する
必要がある。従って、第２のレジスト２７に覆われてい
ない第３の酸化シリコン６及び第３の側壁酸化シリコン
１３ａはエッチング除去され、側壁酸化シリコン１３ｄ
となる。異方性ドライエッチング完了後の開口部７の拡
大を図１１に示す。

【００６８】次に、第１の窒化シリコン５及び第２の窒
化シリコン１１の一部を異方性ドライエッチングでエッ
チング除去する。異方性ドライエッチングのエッチング
レートは、窒化シリコンに対して速く、酸化シリコンに
対して遅くなるような条件を設定する必要がある。異方
性ドライエッチング完了後の開口部７の拡大を図１２に
示す。

【００６９】しかる後、第２のレジスト２７を除去し、
エミッタ１６が形成される領域の、第４の酸化シリコン
８をウエットエッチングにおいて、エッチング除去する
工程以降は、第１の実施形態と同じである。最終形状
は、第１の実施形態と同じであり、図１に示す。

【００７０】本実施形態では、図１０において、第２の
レジスト２７の形成において、露光及び現像工程を必要
としない。従って、第１の実施形態に比べて、少ない工
程でアスペクト比を低減することができるという利点が
ある。

【００７１】次に、本発明の第３の実施形態の半導体装
置の製造方法について、図１０〜１２の製造工程断面図
を用いて説明する。図１０において、露出している第４
の酸化シリコン８を覆いかつ、第３の側壁酸化シリコン
１３ａの一部を埋め込むように第２のレジスト２７を形
成するまでは、第２の実施形態と同じである。

【００７２】次に、第３の酸化シリコン６及び第３の側
壁酸化シリコン１３ａの一部を等方性ドライエッチング
でエッチング除去する。等方性ドライエッチングのエッ
チングレートは、酸化シリコンに対して速く、窒化シリ
コンとレジストに対して遅くなるような条件を設定する
必要がある。従って、第２のレジスト２７に覆われてい
ない第３の酸化シリコン６及び第３の側壁酸化シリコン
１３ａはエッチング除去される。

【００７３】次に、第１の窒化シリコン５及び第２の窒
化シリコン１１の一部を異方性ドライエッチングでエッ
チング除去する工程以降は、第２の実施形態と同じであ
る。

【００７４】第３の酸化シリコン６及び第３の側壁酸化
シリコン１３ａの一部を等方性ドライエッチングでエッ
チング除去する工程において、第２の実施形態に比べ
て、エッチングが等方性のため垂直方向だけでなく水平
方向にもエッチングが行われ、第３の側壁酸化シリコン
１３ａのエッチング量を大きくでき、図１１で説明した
側壁酸化シリコン１３ｄの高さを低くすることができ
る。従って、第２の実施形態よりもアスペクト比を低減
することができるという利点がある。

【００７５】次に、本発明の第４の実施形態の半導体装
置の製造方法について、図１０〜１２の製造工程断面図
を用いて説明する。図１１において、第２のレジスト２
７を形成するまでは、第２の実施形態と同じである。

【００７６】第２のレジスト２７を形成後、アニールを
行い、第４の酸化シリコン８と第２のレジスト２７の密
着性及び第３の側壁酸化シリコン１３ａと第２のレジス
ト２７の密着性を増す。アニール条件は、例えば９０〜
１３５℃である。

【００７７】次に、第３の酸化シリコン６及び第３の側
壁酸化シリコン１３ａの一部を等方性エッチングでエッ
チング除去する。等方性エッチングのエッチングレート
は、酸化シリコンに対して速く、窒化シリコンとレジス
トに対して遅くなるような条件を設定する必要がある。
等方性エッチングは、例えば、沸酸系の液を用いる。従
って、第２のレジスト２７に覆われていない第３の酸化
シリコン６及び第３の側壁酸化シリコン１３ａは、エッ
チング除去される。

【００７８】次に、第１の窒化シリコン５及び第２の窒
化シリコン１１の一部を異方性ドライエッチングでエッ
チング除去する工程以降は、第２の実施形態と同じであ
る。

【００７９】第３の酸化シリコン６及び第３の側壁酸化
シリコン１３ａの一部を等方性エッチングでエッチング
除去する工程において、第２の実施形態に比べて、エッ
チングが等方性のため垂直方向だけでなく水平方向にも
エッチングが行われ、第３の側壁酸化シリコン１３ａの
エッチング量を大きくできる。従って、第２の実施形態
よりもアスペクト比を低減することができると共に、第
３の実施形態に比べて側壁酸化シリコン１３ａと第２の
レジスト２７の密着性が増すので、側壁酸化シリコン１
３ｄの高さを制御性良く形成することができるという利
点がある。

【００８０】次に、本発明の第５の実施形態の半導体装
置の製造方法について、図４から図７の製造工程断面図
を用いて説明する。図４において、通常の写真食刻法に
て、第１のレジスト１４を形成するまでは、第１の実施
形態と同じである。次に、アニールを行い、第３の酸化
シリコン６と第１のレジスト１４の密着性及び第１の側
壁酸化シリコン１３ａと第１のレジスト１４の密着性を
増す。アニール条件は、例えば９０〜１３５℃である。
次に、図５において第３の酸化シリコン６をエッチング
除去する工程から、図７において第２の窒化シリコン１
１をエッチング除去するまでは、第１の実施形態と同じ
である。

【００８１】次に、図７において、等方性エッチングに
て、第１の側壁酸化シリコン１３ａの一部をエッチング
除去して、第２の側壁酸化シリコン１３ｂを形成する。
前記等方性エッチングのエッチングレートは、酸化膜に
対して速く、窒化膜に対して遅くなるような条件を設定
する必要がある。等方性エッチング、例えば、沸酸系の
液を用いる。その後、第４の等方性ドライエッチングに
て、第２の酸化シリコン４上に残った第１の窒化シリコ
ン５及び、第２の窒化シリコン１１の上部を除去する工
程以降は、第１の実施形態と同じである。

【００８２】第２の側壁酸化シリコン１３ｂの一部をウ
エットエッチングでエッチング除去する工程において、
第１の実施形態に比べて、エッチングが等方性のため垂
直方向だけでなく水平方向にもエッチングが行われ、第
２の側壁酸化シリコン１３ｂのエッチング量を大きくで
きる。従って、第１の実施形態よりもアスペクト比を低
減することができると共に、側壁酸化シリコン１３ａと
第１のレジスト１４の密着性が増すので、側壁酸化シリ
コン１３ｂの高さを制御性良く形成することができると
いう利点がある。

【００８３】

【発明の効果】以上説明したように、本発明の半導体装
置の製造方法により形成された自己整合型バイポーラト
ランジスタは、エミッタポリシリコンを形成する前の、
エミッタ形成領域上部の開口に形成される側壁絶縁膜
を、側壁絶縁膜間にレジストを埋め込んで、その上部を
エッチング除去し、側壁絶縁膜の高さを低くする。これ
により、低くなった側壁絶縁膜に埋め込まれるエミッタ
ポリシリコンがボイドが無い構造となると共に、０．２
μｍ以下の実効エミッタ幅が得られた。また、ボロン濃
度が２Ｅ１７個ｃｍ^−３における拡散深さ７０ｎｍ以下
のベース・ボロンプロファイルに、ヒ素濃度が２Ｅ１７
個ｃｍ^−３における拡散深さ２０ｎｍ以下のエミッタ・
ヒ素プロファイルのトランジスタ構造を実現すること
で、ベース幅５０ｎｍ以下となり、実効エミッタ幅０．
２μｍ以下のエミッタにおいて、高周波特性として、Ｖ
ｃｅ＝１Ｖにおいて、遮断周波数（ｆＴ）＝４３．２Ｇ
Ｈｚ、最大発振周波数（ｆｍａｘ）＝４２．４ＧＨｚが
得られた。

【図面の簡単な説明】

【図１】本発明である半導体装置の第１の実施形態を示
す断面図である。

【図２】本発明の第１の実施形態である半導体装置の製
造方法の工程の一部を示す断面図である。

【図３】図２に続く製造工程を示す断面図である。

【図４】図３に続く製造工程を示す断面図である。

【図５】図４に続く製造工程を示す断面図である。

【図６】図５に続く製造工程を示す断面図である。

【図７】図６に続く製造工程を示す断面図である。

【図８】図７に続く製造工程を示す断面図である。

【図９】図８に続く製造工程を示す断面図である。

【図１０】本発明の第２の実施形態である半導体装置の
製造方法の工程の一部を示す断面図である。

【図１１】図１０に続く製造工程を示す断面図である。

【図１２】図１１に続く製造工程を示す断面図である。

【図１３】第１の従来技術の半導体装置を示す断面図で
ある。

【図１４】第１の従来技術の半導体装置の製造方法の工
程の一部を示す断面図である。

【図１５】図１４に続く製造工程を示す断面図である。

【図１６】図１５に続く製造工程を示す断面図である。

【図１７】第２の従来技術の半導体装置を示す断面図で
ある。

【図１８】第２の従来技術の半導体装置の製造方法の工
程の一部を示す断面図である。

【図１９】図１８に続く製造工程を示す断面図である。

【図２０】第３の従来技術の半導体装置の製造方法の工
程の一部を示す断面図である。

【図２１】図２０に続く製造工程を示す断面図である。

【図２２】図２１に続く製造工程を示す断面図である。

【図２３】図２２に続く製造工程を示す断面図である。

【図２４】図２３に続く製造工程を示す断面図である。

【図２５】図２４に続く製造工程を示す断面図である。

【符号の説明】

１、１０１シリコン基板２、１０２第１の酸化シリコン３、１０３第１のポリシリコン４、１０６、１０６ａ第２の酸化シリコン５、１０４第１の窒化シリコン６、１２６、１２８第３の酸化シリコン７、１０５開口部８第４の酸化シリコン９、１０７真性ベース１０、１０８グラフトベース１１、１０９第２の窒化シリコン１２第５の酸化シリコン１３ａ、１１０ａ第１の側壁酸化シリコン１３ｂ、１１０ｂ第２の側壁酸化シリコン１３ｃ、１１０ｃ第３の側壁酸化シリコン１３ｄ、１２７ａ第４の側壁酸化シリコン１４、１２４第１のレジスト１５、１１１Ｎ ^＋型ポリシリコン１６、１１２エミッタ１７、１１３第１の絶縁膜１８、１１４ベースバリアメタル１９、１１５ベース引出し電極２０、１１６ベース電極２１、１１７エミッタバリアメタル２２、１１８エミッタ引出し電極２３、１１９エミッタ電極２４、１２０コレクタバリアメタル２５、１２１コレクタ引出し電極２６、１２２コレクタ電極２７、１２５第２のレジスト１２３ボイド１２７ｂ第５の側壁酸化シリコン

Claims

【特許請求の範囲】

【請求項１】一導電型半導体基板の活性領域中に逆導
電型の真性ベース及び真性ベースの側部に連結する逆導
電型のグラフトベース、さらに真性ベース中に一導電型
のエミッタを形成する半導体装置の製造方法であって、
前記エミッタの形成が、前記活性領域外の前記半導体基
板上に第１の絶縁膜を形成する工程と、前記第１の絶縁
膜を含む前記半導体基板の表面を覆って、逆導電型の不
純物を含有する第１の導電性材料、第２の絶縁膜、第１
の耐酸化性膜、第３の絶縁膜を順に堆積させて第１の導
電性材料、第２の絶縁膜、第１の耐酸化性膜、第３の絶
縁膜からなる積層膜を形成する工程と、前記積層膜のう
ち前記真性ベースの形成領域を除く領域を除去して前記
真性ベースの形成領域上に第１の開口を形成する工程
と、前記第１の開口に露出する前記半導体基板の表面を
酸化して、前記半導体基板の前記真性ベースの形成領域
表面に酸化膜を形成する工程と、前記真性ベースの形成
領域に逆導電型の不純物を導入して熱処理し、前記真性
ベースの形成領域に真性ベースを形成すると同時に、前
記第１の導電性材料から逆導電型の不純物を前記半導体
基板中に拡散させてグラフトベースを形成する工程と、
前記第１の開口を含む前記半導体基板を覆って、第２の
耐酸化性膜及び第４の絶縁膜を堆積させる工程と、前記
第４の絶縁膜及び前記第２の耐酸化性膜をエッチングし
て前記第１の開口の側面に前記第４の絶縁膜及び前記第
２の耐酸化性膜からなる側壁を形成し、前記エミッタの
形成領域上方の前記第２の耐酸化性膜を除去する工程
と、少なくとも前記側壁に挟まれた領域の前記酸化膜を
マスク材で覆う工程と、前記マスク材をマスクとして、
前記側壁の上層部分及び前記積層膜の上層部分を除去す
る工程と、前記マスク材を除去して前記酸化膜を露出さ
せ、エッチング処理により前記エミッタの形成領域上方
の前記酸化膜を除去して前記エミッタの形成領域を露出
させる工程と、前記エミッタの形成領域の露出領域を含
む前記半導体基板の表面に一導電型の不純物を含む第２
の導電性材料を堆積させる工程と、前記第２の導電性材
料に含まれる前記一導電型の不純物を前記エミッタの形
成領域に拡散させる工程と、を含む製造工程により形成
されることを特徴とする半導体装置の製造方法。
【請求項２】前記第４の絶縁膜は、化学気相成長（Ｃ
ＶＤ）法により形成されるシリコン酸化膜である請求項
１記載の半導体装置の製造方法。
【請求項３】前記エッチング処理は、ウェットエッチ
ングにより行われる請求項１又は２記載の半導体装置の
製造方法。
【請求項４】前記第１の耐酸化性膜及び前記第２の耐
酸化性膜は、シリコン窒化膜である請求項１、２又は３
記載の半導体装置の製造方法。
【請求項５】前記第２の絶縁膜は、シリコン酸化膜で
ある請求項１乃至４のいずれか一に記載の半導体装置の
製造方法。
【請求項６】前記マスク材は、その表面が前記側壁よ
りも低く形成される請求項１乃至５のいずれか一に記載
の半導体装置の製造方法。
【請求項７】前記積層膜のうち前記真性ベースの形成
領域を除く領域を除去して前記真性ベースの形成領域上
に第１の開口を形成する工程の前記積層膜のうち前記真
性ベースの形成領域を除く領域の除去、及び前記第４の
絶縁膜及び前記第２の耐酸化性膜をエッチングして前記
第１の開口の側面に前記第４の絶縁膜及び前記第２の耐
酸化性膜からなる側壁を形成し、前記エミッタの形成領
域上方の前記第２の耐酸化性膜を除去する工程の前記第
４の絶縁膜及び前記第２の耐酸化性膜をエッチングが、
異方性エッチングにより行われる請求項１乃至６のいず
れか一に記載の半導体装置の製造方法。
【請求項８】前記マスク材をマスクとして、前記側壁
の上層部分及び前記積層膜の上層部分を除去する工程の
前記側壁の上層部分及び前記積層膜の上層部分の除去
が、等方性エッチングにより行われる請求項１乃至７の
いずれか一に記載の半導体装置の製造方法。
【請求項９】前記少なくとも前記側壁に挟まれた領域
の前記酸化膜をマスク材で覆う工程は、前記第１開口の
外周を除く領域を前記マスク材で覆うことにより行われ
る請求項１乃至８のいずれか一に記載の半導体装置の製
造方法。
【請求項１０】前記少なくとも前記側壁に挟まれた領
域の前記酸化膜をマスク材で覆う工程は、前記第１開口
の外周を除く領域を前記マスク材で覆うことにより行わ
れる請求項１乃至９のいずれか一に記載の半導体装置の
製造方法。