JPH04286118A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04286118A JPH04286118A JP5005791A JP5005791A JPH04286118A JP H04286118 A JPH04286118 A JP H04286118A JP 5005791 A JP5005791 A JP 5005791A JP 5005791 A JP5005791 A JP 5005791A JP H04286118 A JPH04286118 A JP H04286118A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- pattern
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 239000011810 insulating material Substances 0.000 claims description 9
- 238000004528 spin coating Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract 3
- 230000007261 regionalization Effects 0.000 abstract 1
- 239000012212 insulator Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000035508 accumulation Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置の製造方法
，特にスピンコートによる平坦化処理をした後のエッチ
ング方法に関する。
，特にスピンコートによる平坦化処理をした後のエッチ
ング方法に関する。
【０００２】半導体集積回路の微細化に伴い，微細パタ
ーンを形成するために平坦化層を設けて表面凹凸を緩和
する平坦化処理が不可欠となっている。しかし，平坦化
層の膜厚は，基板表面の凹凸の状態により異なるため，
その後のパターンニングにおいて均一なエッチングをす
ることが困難となる。
ーンを形成するために平坦化層を設けて表面凹凸を緩和
する平坦化処理が不可欠となっている。しかし，平坦化
層の膜厚は，基板表面の凹凸の状態により異なるため，
その後のパターンニングにおいて均一なエッチングをす
ることが困難となる。
【０００３】そこで，平坦化処理後においても均一なエ
ッチングができる方法が強く求められている。
ッチングができる方法が強く求められている。
【０００４】
【従来の技術】図２は従来の実施例工程図であり，エッ
チングが施された基板の断面形状を表している。
チングが施された基板の断面形状を表している。
【０００５】従来の平坦化処理とその後のエッチング方
法について，図２を参照して説明する。従来の技術にあ
っては，図２（ａ）を参照して，シリコン基板１上に，
熱酸化膜からなる絶縁膜２，導電体からなるパターン層
３，９を順次形成したのち，スピンコートによりＳＯＧ
（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ） を絶縁物として塗布
して平坦化層４を形成する。
法について，図２を参照して説明する。従来の技術にあ
っては，図２（ａ）を参照して，シリコン基板１上に，
熱酸化膜からなる絶縁膜２，導電体からなるパターン層
３，９を順次形成したのち，スピンコートによりＳＯＧ
（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ） を絶縁物として塗布
して平坦化層４を形成する。
【０００６】この時，絶縁膜の窓８上に生ずるパターン
層９の窪み７及びパターン層３の端面の段差６に，厚い
絶縁物の溜５が形成される。従って，図２（ｂ）及び（
ｃ）を参照して，平坦化層４上に一様な厚さに堆積した
絶縁層１４を，窓１１，１２を開けたレジスト１３をマ
スクとしてドライエッチングをするとき，平坦なパター
ン層３上の絶縁層１４が完全にエッチングされてパター
ン層３が露出した時点では，パターン層９の窪み７の上
にある絶縁層１４はエッチングされるが，窪み７の上に
は絶縁物の溜５があることからパターン層９の表面は未
だ露呈せず，エッチング不足の状態にある。
層９の窪み７及びパターン層３の端面の段差６に，厚い
絶縁物の溜５が形成される。従って，図２（ｂ）及び（
ｃ）を参照して，平坦化層４上に一様な厚さに堆積した
絶縁層１４を，窓１１，１２を開けたレジスト１３をマ
スクとしてドライエッチングをするとき，平坦なパター
ン層３上の絶縁層１４が完全にエッチングされてパター
ン層３が露出した時点では，パターン層９の窪み７の上
にある絶縁層１４はエッチングされるが，窪み７の上に
は絶縁物の溜５があることからパターン層９の表面は未
だ露呈せず，エッチング不足の状態にある。
【０００７】即ち，パターン層の表面凹凸によりエッチ
ングが不均一となるのである。また，エッチングの雰囲
気ガスを分析して組成の変動からエッチングの終点を検
知する終点検出器を使用する場合には，先にエッチング
が終了する平坦なパターン層３の部分のエッチング終了
時点が終点として判定されることから，パターン層９の
窪み７のある部分はエッチングが不足するのである。
ングが不均一となるのである。また，エッチングの雰囲
気ガスを分析して組成の変動からエッチングの終点を検
知する終点検出器を使用する場合には，先にエッチング
が終了する平坦なパターン層３の部分のエッチング終了
時点が終点として判定されることから，パターン層９の
窪み７のある部分はエッチングが不足するのである。
【０００８】さらに，上記工程に続けてパターン層３，
９をエッチングする場合には，図２（ｄ）を参照して，
平坦なパターン層３のエッチング終了した時点でも，窪
み７のあるパターン層９は，厚い絶縁物の溜５が余分に
エッチングされることから，未だエッチングが終了しな
いのである。
９をエッチングする場合には，図２（ｄ）を参照して，
平坦なパターン層３のエッチング終了した時点でも，窪
み７のあるパターン層９は，厚い絶縁物の溜５が余分に
エッチングされることから，未だエッチングが終了しな
いのである。
【０００９】このため，エッチングが不均一になり，終
点検出器を使用する場合にはエッチング不足を生ずるこ
ととなっていた。
点検出器を使用する場合にはエッチング不足を生ずるこ
ととなっていた。
【００１０】
【発明が解決しようとする課題】従って，従来のエッチ
ング方法にあっては，平坦化のために塗布された絶縁物
の溜が下地表面の窪みに発生するために，その後のドラ
イエッチングが不均一になる，さらに終点検出器に基づ
いてエッチング量を適正に判断できないという問題が生
じていた。
ング方法にあっては，平坦化のために塗布された絶縁物
の溜が下地表面の窪みに発生するために，その後のドラ
イエッチングが不均一になる，さらに終点検出器に基づ
いてエッチング量を適正に判断できないという問題が生
じていた。
【００１１】本発明は，下地表面の凹凸を緩和するため
に絶縁物を塗布する平坦化処理がなされた半導体ウェー
ハについて，下地表面の凹凸によらず均一なエッチング
をすることができる半導体装置の製造方法及び適正な終
点検出をすることができる半導体装置の製造方法を提供
することを目的とする。
に絶縁物を塗布する平坦化処理がなされた半導体ウェー
ハについて，下地表面の凹凸によらず均一なエッチング
をすることができる半導体装置の製造方法及び適正な終
点検出をすることができる半導体装置の製造方法を提供
することを目的とする。
【００１２】
【課題を解決するための手段】図１は本発明の実施例工
程図であり，エッチングが施される基板の断面形状を表
している。
程図であり，エッチングが施される基板の断面形状を表
している。
【００１３】上記の目的を達成するための本発明の構成
は，図１を参照して，第一の構成は，絶縁物のスピンコ
ートにより下地表面の窪み７に形成された該絶縁物の溜
５を，フォトエッチングにより除去する工程と，上記工
程の後に，該窪み７の位置にエッチングパターンを形成
する工程とを有することを特徴として構成され，及び，
第二の構成は，上記エッチングパターンを形成する工程
において，雰囲気ガスの成分の変動を検知してエッチン
グの終了を判定する終点検出器を備えたドライエッチン
グ装置を用いることを特徴として構成される。
は，図１を参照して，第一の構成は，絶縁物のスピンコ
ートにより下地表面の窪み７に形成された該絶縁物の溜
５を，フォトエッチングにより除去する工程と，上記工
程の後に，該窪み７の位置にエッチングパターンを形成
する工程とを有することを特徴として構成され，及び，
第二の構成は，上記エッチングパターンを形成する工程
において，雰囲気ガスの成分の変動を検知してエッチン
グの終了を判定する終点検出器を備えたドライエッチン
グ装置を用いることを特徴として構成される。
【００１４】
【作用】本発明では，図１（ａ），（ｂ），（ｃ）を参
照して，塗布型絶縁物の溜５が生じて平坦化層４が厚く
なっている領域のうち，その後イオンエッチングにより
パターンを形成することある領域については，平坦化層
４の形成後にその領域にある絶縁物の溜５をフォトエッ
チングにより除去するのである。
照して，塗布型絶縁物の溜５が生じて平坦化層４が厚く
なっている領域のうち，その後イオンエッチングにより
パターンを形成することある領域については，平坦化層
４の形成後にその領域にある絶縁物の溜５をフォトエッ
チングにより除去するのである。
【００１５】かかる構成では，図１（ｄ）を参照して，
エッチングパターンを形成すべき領域では，絶縁物の溜
５は全て除去されている。このため，その後のエッチン
グパターンの形成において，エッチングの不均一は，上
記フォトエッチングにより平坦化層４が除去された窪み
７のある下地（パターン層９）と，平坦化層４が残され
ている平坦な下地（パターン層３）との間に平坦化層４
の有無により生ずるものに限られる。しかし，この平坦
な下地（パターン層３）上の平坦化層は，エッチングを
不均一にする原因としては，通常は無視し得る厚さであ
る。
エッチングパターンを形成すべき領域では，絶縁物の溜
５は全て除去されている。このため，その後のエッチン
グパターンの形成において，エッチングの不均一は，上
記フォトエッチングにより平坦化層４が除去された窪み
７のある下地（パターン層９）と，平坦化層４が残され
ている平坦な下地（パターン層３）との間に平坦化層４
の有無により生ずるものに限られる。しかし，この平坦
な下地（パターン層３）上の平坦化層は，エッチングを
不均一にする原因としては，通常は無視し得る厚さであ
る。
【００１６】従って，本発明の第一の構成により均一な
エッチングがなされるのである。もちろん，平坦な下地
（パターン層３）上の平坦化層を除去しても何ら差支え
ない。
エッチングがなされるのである。もちろん，平坦な下地
（パターン層３）上の平坦化層を除去しても何ら差支え
ない。
【００１７】次に，エッチング終了の検出は検出感度の
点から，通常広い面積のモニター領域が設けられる。か
かる場合にも，上記第一の構成においては上述したよう
に，イオンエッチングの適正量は下地の凹凸の有無には
影響されないから，凹凸のある下地の領域に位置するパ
ターンと平坦な下地の領域に位置するパターンについて
，常に同じエッチング量となっている。従って，微細な
パターンが形成される領域のエッチング量を，広いモニ
ター領域を設けて検出することが可能なのである。
点から，通常広い面積のモニター領域が設けられる。か
かる場合にも，上記第一の構成においては上述したよう
に，イオンエッチングの適正量は下地の凹凸の有無には
影響されないから，凹凸のある下地の領域に位置するパ
ターンと平坦な下地の領域に位置するパターンについて
，常に同じエッチング量となっている。従って，微細な
パターンが形成される領域のエッチング量を，広いモニ
ター領域を設けて検出することが可能なのである。
【００１８】
【実施例】本発明を，図１を参照して，実施例に基づき
説明する。本実施例は，パターン層３及び基板１の双方
へのコンタクトホールが形成される半導体装置の製造方
法についてのものである。
説明する。本実施例は，パターン層３及び基板１の双方
へのコンタクトホールが形成される半導体装置の製造方
法についてのものである。
【００１９】図１（ａ）を参照して，シリコン基板１表
面を熱酸化して形成した厚さ２μｍの絶縁膜２にコンタ
クトをとるための絶縁膜の窓８を設ける。次いで，ＣＶ
Ｄまたは蒸着により金属を４００ｎｍの厚さに堆積した
後，フォトエッンチングによりパターン層を形成する。
面を熱酸化して形成した厚さ２μｍの絶縁膜２にコンタ
クトをとるための絶縁膜の窓８を設ける。次いで，ＣＶ
Ｄまたは蒸着により金属を４００ｎｍの厚さに堆積した
後，フォトエッンチングによりパターン層を形成する。
【００２０】次いで，スピンコートによりＳＯＧを絶縁
物として塗布し， 熱処理して平坦化層４を形成する。 なお，平坦なパターン層３上の平坦化層４の膜厚は１０
０ｎｍ以下とした。
物として塗布し， 熱処理して平坦化層４を形成する。 なお，平坦なパターン層３上の平坦化層４の膜厚は１０
０ｎｍ以下とした。
【００２１】次いで，レジスト１０をコートする。図１
（ｂ）を参照して，コンタクトホールが形成される絶縁
膜の窓８の上のレジスト１０をフォトリソグラフにより
除去して窓１１を形成する。このパターンは，平坦が要
請されるバターン層の段差６を除去しない限り大きくし
てもよく，コンタクトホールよりも大なパターンとする
ことができるから容易にパターンニングできる。
（ｂ）を参照して，コンタクトホールが形成される絶縁
膜の窓８の上のレジスト１０をフォトリソグラフにより
除去して窓１１を形成する。このパターンは，平坦が要
請されるバターン層の段差６を除去しない限り大きくし
てもよく，コンタクトホールよりも大なパターンとする
ことができるから容易にパターンニングできる。
【００２２】次いで，図１（ｃ）を参照して，パターン
層９上面の窪み７に形成された絶縁物の溜５を等方性の
ドライエッチングにより除去する。なお，窓１１を窪み
７よりも小さくすることにより，異方性エッチングを絶
縁物の溜５の除去に用いることができる。
層９上面の窪み７に形成された絶縁物の溜５を等方性の
ドライエッチングにより除去する。なお，窓１１を窪み
７よりも小さくすることにより，異方性エッチングを絶
縁物の溜５の除去に用いることができる。
【００２３】次いで，図１（ｄ）を参照して，ＳｉＯ２
膜からなる絶縁層１４を例えばＣＶＤにより堆積する
。 次いで，レジスト１３を塗布し，コンタクトホール用の
窓１１，及びエッチンク終点の検出用窓１２をフォトリ
ソグラフにより設ける。
膜からなる絶縁層１４を例えばＣＶＤにより堆積する
。 次いで，レジスト１３を塗布し，コンタクトホール用の
窓１１，及びエッチンク終点の検出用窓１２をフォトリ
ソグラフにより設ける。
【００２４】次いで，図１（ｅ）を参照して，反応性イ
オンエッチングにより絶縁層１４を除去してコンタクト
ホールを形成する。この工程では，コンタクトホールが
形成されたとき，検出用窓１２は未だ平坦化層を残して
いる。従って，更に平坦化層４を除去して終点検出器に
基づきエッチングを終えたときには，コンタクトホール
はオーバエッチングされるが，高々１００ｎｍのＳＯＧ
の除去に要する分パターン層がエッチングされるだけで
あり実用上の問題は生じない。
オンエッチングにより絶縁層１４を除去してコンタクト
ホールを形成する。この工程では，コンタクトホールが
形成されたとき，検出用窓１２は未だ平坦化層を残して
いる。従って，更に平坦化層４を除去して終点検出器に
基づきエッチングを終えたときには，コンタクトホール
はオーバエッチングされるが，高々１００ｎｍのＳＯＧ
の除去に要する分パターン層がエッチングされるだけで
あり実用上の問題は生じない。
【００２５】パターン層へのコンタクトホールの形成は
以上で終了する。シリコン基板１へのコンタクトホール
を形成するには，上記工程に引き続いて，図１（ｆ）を
参照して，更にパターン層３，９をエッチングする。
以上で終了する。シリコン基板１へのコンタクトホール
を形成するには，上記工程に引き続いて，図１（ｆ）を
参照して，更にパターン層３，９をエッチングする。
【００２６】終点検出器によるときは，上記パターン層
へのコンタクトホールの形成と同様のオーバエッチング
が生ずること，かかるオーバエッチングは何ら障害とは
ならないことは，同様である。
へのコンタクトホールの形成と同様のオーバエッチング
が生ずること，かかるオーバエッチングは何ら障害とは
ならないことは，同様である。
【００２７】本実施例では，平坦なパターン層として終
点検出用パターン層へ適用しているが，回路用のパター
ンに適用されるのは当然である。かかる適用により，微
細な且つ深い凹凸のあるパターン層と，平坦なパターン
層とを同時にエッチングすることができるという効果を
奏する。
点検出用パターン層へ適用しているが，回路用のパター
ンに適用されるのは当然である。かかる適用により，微
細な且つ深い凹凸のあるパターン層と，平坦なパターン
層とを同時にエッチングすることができるという効果を
奏する。
【００２８】
【発明の効果】本発明によれば，下地表面の凹凸を緩和
するために絶縁物を塗布した場合であっても，微細な凹
凸に起因する絶縁膜厚の変動を除去することにより，下
地表面の凹凸によず均一にエッチングをすることができ
る半導体装置の製造方法及び適正な終点検出をすること
ができる半導体装置の製造方法を提供することができる
ので，半導体装置の性能向上に寄与するところが大きい
。
するために絶縁物を塗布した場合であっても，微細な凹
凸に起因する絶縁膜厚の変動を除去することにより，下
地表面の凹凸によず均一にエッチングをすることができ
る半導体装置の製造方法及び適正な終点検出をすること
ができる半導体装置の製造方法を提供することができる
ので，半導体装置の性能向上に寄与するところが大きい
。
【図１】 本発明の実施例工程図
【図２】 従来の実施例工程図
１ 基板
２ 絶縁膜
３，９ パターン層
４ 平坦化層
５ 溜
６ 段差
７ 窪み
８ 絶縁膜の窓
１０，１３ レジスト
１１，１２ 窓
１４ 絶縁層
Claims (2)
- 【請求項１】 絶縁物のスピンコートにより下地表面
の窪み（７）に形成された該絶縁物の溜（５）を，フォ
トエッチングにより除去する工程と，上記工程の後に，
該窪み（７）の位置にエッチングパターンを形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 上記エッチングパターンを形成する工
程において，雰囲気ガスの成分の変動を検知してエッチ
ングの終了を判定する終点検出器を備えたドライエッチ
ング装置を用いることを特徴とする請求項１記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005791A JPH04286118A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005791A JPH04286118A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286118A true JPH04286118A (ja) | 1992-10-12 |
Family
ID=12848373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5005791A Withdrawn JPH04286118A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04286118A (ja) |
-
1991
- 1991-03-15 JP JP5005791A patent/JPH04286118A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4260396B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0135495B2 (ja) | ||
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPS61119058A (ja) | 半導体装置の製造方法 | |
| JPH0476496B2 (ja) | ||
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH04286118A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| JPS5840338B2 (ja) | 半導体装置の製造法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPH0744174B2 (ja) | エツチング方法 | |
| JPH05182885A (ja) | 半導体装置の製造方法 | |
| JP2570735B2 (ja) | 多層配線形成方法 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| KR0122508B1 (ko) | 미세콘택홀 형성방법 | |
| KR100247642B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH0423322A (ja) | 半導体装置の製造方法 | |
| JPH022619A (ja) | 半導体装置の製造方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100281147B1 (ko) | 콘택홀 형성방법 | |
| JPS621230A (ja) | パタ−ン形成方法 | |
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |