JPH04283947A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04283947A
JPH04283947A JP3047999A JP4799991A JPH04283947A JP H04283947 A JPH04283947 A JP H04283947A JP 3047999 A JP3047999 A JP 3047999A JP 4799991 A JP4799991 A JP 4799991A JP H04283947 A JPH04283947 A JP H04283947A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
die stage
ceramic base
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3047999A
Other languages
English (en)
Other versions
JP2982338B2 (ja
Inventor
Hideaki Kotsuru
英昭 小水流
Hiroshi Suzuki
弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3047999A priority Critical patent/JP2982338B2/ja
Publication of JPH04283947A publication Critical patent/JPH04283947A/ja
Application granted granted Critical
Publication of JP2982338B2 publication Critical patent/JP2982338B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、セラミック基台の表面
に被着した導電膜よりなるダイステージと半導体チップ
との間に介在させた導電性部材を溶融し、ダイステージ
と半導体チップとを導電性部材により接合して構成した
半導体装置、特にセラミック基台に搭載した際の半導体
チップの割れをなくすことのできる半導体装置に関する
。
【０００２】
【従来の技術】次に、従来の半導体装置について図２を
参照しながら説明する。図２は、従来の半導体装置を説
明するための図であって、同図（ａ）　は半導体装置の
要部の模式的側断面図、同図（ｂ）　及び同図（ｃ）　
は半導体チップをセラミック基台のダイステージに接合
する状態を模式的に示す工程順図、同図（ｄ）　は半導
体チップに割れが発生した状態を模式的に示す要部側断
面図である。なお、本明細書においては、同一部品、同
一材料等に対しては全図をとおして同じ符号を付与して
ある。
【０００３】同図（ａ）　に示すように従来の半導体装
置は、セラミック基台、例えば表面にモリブデン（Ｍｏ
）とマンガン（Ｍｎ）よりなる合金膜、ニッケル（Ｎｉ
）膜、金（Ａｕ）膜をこの順に被着して形成されたダイ
ステージ１１ａ　を有するセラミック基台１１と、この
セラミック基台１１のダイステージ１１ａ　に、例えば
シリコン（Ｓｉ）と金（Ａｕ）よりなる共晶合金３２’
　で接合された半導体チップ３１とを含んで構成したも
のである。
【０００４】そして、通常のダイボンダーを使用して行
われるセラミック基台１１のダイステージ１１ａ　と半
導体チップ３１との接合は、同図（ｂ）　に示すように
４００〜４５０度Ｃ程度に加熱したダイボンダーの加熱
台３４にセットしたセラミック基台１１のダイステージ
１１ａ　上にシリコンを数パーセント含んで平面形状が
半導体チップ３１の平面形状と略同じ大きさをして厚さ
が２０〜３０μｍの金ペレット３２を載置し、そして、
かかる状態の半導体チップ３１をダイボンダーのコレッ
ト３５により金ペレット３２に押圧しながらこの金ペレ
ット３２と半導体チップ３１とを機械的に擦り合わせる
ことにより構成されるシリコンと金からなる低融点の共
晶合金３２’　を上記温度で溶融して行っていた。
【０００５】
【発明が解決しようとする課題】前述したようにダイス
テージ１１ａ　へ半導体チップ３１の接合を完了したセ
ラミック基台１１は、ダイボンダーの加熱台３４から降
ろされて自然冷却状態下で常温に戻されることとなる。
【０００６】ところが、セラミック基台、例えばアルミ
ナを母材とするセラミック基台１１の熱膨張係数は６．
５　〜７　×１０−６／　°Ｃ程度で、シリコンを母材
とする半導体チップ３１の熱膨張係数２．６　×１０−
６／　°Ｃより大きい。
【０００７】このため、前述した如く４００〜４５０度
Ｃ程度に加熱された状態で半導体チップ３１を搭載した
後に常温に戻されたセラミック基台１１は、図２の（ｄ
）　図に示すように半導体チップ３１を凸面にして反る
こととなり、特に１辺が１０ｍｍを越えるような半導体
チップ３１には割れ３１ａ　を間々発生していた。
【０００８】本発明は、このような問題を解消するため
になされたものであって、その目的はセラミック基台に
搭載した際の半導体チップの割れをなくすことのできる
半導体装置の提供にある。
【０００９】
【課題を解決するための手段】前記目的は、図１に示す
如くセラミック基台２１の表面に被着した導電膜よりな
るダイステージ２１ａ　と半導体チップ３１との間に介
在させた導電性部材を溶融し、ダイステージ２１ａ　と
半導体チップ３１とを導電性部材により接合して構成し
た半導体装置において、ダイステージ２１ａ　の領域内
周辺部に導電性を有し且つ応力を吸収する部材よりなる
複数の柱状突起２１ｃ　が点在されて設けられているこ
とを特徴とする半導体装置により達成される。
【００１０】特に、前記目的は応力を吸収する部材が炭
素系部材を特徴とする半導体装置により効果的に達成さ
れる。
【００１１】
【作用】本発明の半導体装置においては、図１に示すよ
うにセラミック基台２１のダイステージ２１ａ　の領域
内周辺部に導電性を有し且つ脆い炭素系部材、例えば黒
鉛（　グラファイト）　よりなる複数の柱状突起２１ｃ
　が点在されて設けられている。
【００１２】したがって、半導体チップ３１とダイステ
ージ２１ａ　との間に介在させた導電性部材、例えば図
２の従来の半導体装置の構成に使用されている金ペレッ
ト３２を４００〜４５０度Ｃ程度に加熱して溶融し、半
導体チップ３１をダイステージ２１ａ　に接合した際に
おけるこの半導体チップ３１の裏面に金ペレット３２が
溶融してなる共晶合金３２’が接合している領域、すな
わち接合領域は狭くなる。
【００１３】このため、半導体チップ３１をダイステー
ジ２１ａ　に接合した後に上記温度から常温に戻された
セラミック基台２１が半導体チップ３１を凸面にした状
態で反っても、半導体チップ３１に加わる曲の力は弱く
なるとともに、場合によってはこの力を柱状突起２１ｃ
　が破壊して吸収するから、半導体チップ３１には図２
で示す割れ３１ａ　は発生しない。
【００１４】また、黒鉛製の柱状突起２１ｃ　は半導体
チップ３１に接触しているため、半導体チップ３１とダ
イステージ２１ａ　との間の電気的な抵抗値が増大する
こともないので半導体装置の電気的な性能が低下するこ
ともない。
【００１５】
【実施例】以下、本発明の一実施例について図１を参照
して説明する。図１は、本発明の一実施例の半導体装置
を説明するための図であって、同図（ａ）　は半導体装
置の要部の模式的側断面図、同図（ｂ）　はセラミック
基台の形成法を模式的に示す要部側断面図、同図（ｃ）
　はセラミック基台の要部平面図である。
【００１６】本発明の一実施例の半導体装置は同図（ａ
）　〜同図（ｃ）に示すように、表面に、例えばモリブ
デン（Ｍｏ）とマンガン（Ｍｎ）よりなる合金膜と、ニ
ッケル（Ｎｉ）膜と、金（Ａｕ）膜とをこの順に被着し
て形成したダイステージ２１ａ　と、このダイステージ
２１ａ　の領域内周辺部に点在させて設けた嵌着穴２１
ｂ　に導電性を有し且つ脆い炭素系部材、例えば黒鉛　
（グラファイト）　棒３３を嵌着してなる柱状突起２１
ｃ　とを有するセラミック基台２１と、セラミック基台
２１のダイステージ２１ａ　に、例えばシリコン（Ｓｉ
）と金（Ａｕ）よりなる共晶合金３２’　で接合された
半導体チップ３１とを含んで構成したものである。
【００１７】なお、共晶合金３２’　によるセラミック
基台２１のダイステージ２１ａ　への半導体チップ３１
の接合は、図２の（ｂ）及び（ｃ）　図に説明した方法
に準じて行うもので、ここでの図示は割愛するが、４０
０〜４５０度Ｃ程度に加熱したセラミック基台２１のダ
イステージ２１ａ　に載置した金ペレット３２と半導体
チップ３１とを機械的に擦り合わせることにより構成さ
れるシリコンと金からなる低融点の共晶合金３２’　に
より行なわれている。
【００１８】したがって、このように構成した本発明の
一実施例の半導体装置においては、半導体チップ３１の
裏面の中心領域が共晶合金３２’　と接続することとな
る。このため、半導体チップ３１をダイステージ２１ａ
　に接合した後に、高温から常温に戻されたセラミック
基台２１が半導体チップ３１を凸面にした状態で反って
も、半導体チップ３１に加わる曲の力は弱くなるととも
に、場合によってはこの力を柱状突起２１ｃ　が破壊し
て吸収するから、半導体チップ３１には図２で示す割れ
３１ａ　は発生しない。
【００１９】また、黒鉛製の柱状突起２１ｃ　は導電性
であり且つ半導体チップ３１の裏面にも接触しているた
め、半導体チップ３１とダイステージ２１ａ　との間の
電気的な抵抗値が増大することもないので半導体装置の
電気的な性能が低下することもない。
【００２０】
【発明の効果】以上説明したように本発明は、セラミッ
ク基台に搭載した際の半導体チップの割れをなくすこと
のできる半導体装置の提供を可能にする。
【図面の簡単な説明】
【図１】は、本発明の一実施例の半導体装置を説明する
ための図、
【図２】は、従来の半導体装置を説明するための図であ
る。
【符号の説明】
１１と２１は、セラミック基台、 １１ａ　と２１ａ　は、ダイステージ、２１ｂ　は、嵌
着穴、 ２１ｃ　は、柱状突起、 ３１は、半導体チップ、 ３１ａ　は、割れ、 ３２は、金ペレット、 ３２’　は、共晶合金、 ３３は、黒鉛棒、 ３４は、加熱台、 ３５は、コレットをそれぞれ示す。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　セラミック基台（２１）の表面に被着
    した導電膜よりなるダイステージ（２１ａ）　と半導体
    チップ（３１）との間に介在させた導電性部材を溶融し
    、ダイステージ（２１ａ）　と半導体チップ（３１）と
    を導電性部材により接合して構成した半導体装置におい
    て、前記ダイステージ（２１ａ）　の領域内周辺部に導
    電性を有し且つ応力を吸収する部材よりなる複数の柱状
    突起（２１ｃ）　が点在されて設けられていることを特
    徴とする半導体装置。
  2. 【請求項２】　　請求項１記載の応力を吸収する部材が
    炭素系部材であることを特徴とする半導体装置。
JP3047999A 1991-03-13 1991-03-13 半導体装置 Expired - Fee Related JP2982338B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3047999A JP2982338B2 (ja) 1991-03-13 1991-03-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3047999A JP2982338B2 (ja) 1991-03-13 1991-03-13 半導体装置

Publications (2)

Publication Number Publication Date
JPH04283947A true JPH04283947A (ja) 1992-10-08
JP2982338B2 JP2982338B2 (ja) 1999-11-22

Family

ID=12791019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3047999A Expired - Fee Related JP2982338B2 (ja) 1991-03-13 1991-03-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2982338B2 (ja)

Also Published As

Publication number Publication date
JP2982338B2 (ja) 1999-11-22

Similar Documents

Publication Publication Date Title
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US6461890B1 (en) Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
JPH10335579A (ja) 大電力半導体モジュール装置
JPH04162756A (ja) 半導体モジュール
JP2007110001A (ja) 半導体装置
JP2005260181A (ja) 樹脂封止型半導体装置及びその製造方法
JP4967277B2 (ja) 半導体装置およびその製造方法
JPH06502962A (ja) ダイス固着構造
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
JP3336982B2 (ja) 半導体装置およびその製造方法
JPH04283947A (ja) 半導体装置
JP2003133329A (ja) 半導体装置
JPWO2019135284A1 (ja) 半導体装置
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
JPH05121603A (ja) 混成集積回路装置
JP3522975B2 (ja) 半導体装置
JPS63224242A (ja) 熱伝達装置
JP2558574B2 (ja) 半導体装置
JPH05235098A (ja) フリップチップ実装方法
JPS59177957A (ja) チツプ実装方法
WO2024111058A1 (ja) 半導体装置および半導体装置の製造方法
JPS5832423A (ja) 半導体装置
JPWO2016171122A1 (ja) 半導体装置及びその製造方法
JPS6347977A (ja) ゲ−トタ−ンオフサイリスタ装置
JPS58121633A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990824

LAPS Cancellation because of no payment of annual fees