JPH04278927A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH04278927A JPH04278927A JP3042074A JP4207491A JPH04278927A JP H04278927 A JPH04278927 A JP H04278927A JP 3042074 A JP3042074 A JP 3042074A JP 4207491 A JP4207491 A JP 4207491A JP H04278927 A JPH04278927 A JP H04278927A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- conductor
- picture element
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 26
- 239000004020 conductor Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004973 liquid crystal related substance Substances 0.000 claims description 25
- 230000007547 defect Effects 0.000 abstract description 47
- 230000002950 deficient Effects 0.000 abstract description 17
- 239000011521 glass Substances 0.000 abstract description 16
- 239000000654 additive Substances 0.000 abstract 4
- 230000000996 additive effect Effects 0.000 abstract 4
- 239000010408 film Substances 0.000 description 37
- 239000010410 layer Substances 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 9
- 230000001678 irradiating effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 206010027146 Melanoderma Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
め要約のデータは記録されません。
Description
ッチング素子を介して駆動信号を印加することにより、
表示を実行する表示装置に関し、特に絵素電極をマトリ
クス状に配列して高密度表示を行うアクティブマトリク
ス駆動方式の表示装置に関する。
、プラズマ表示装置等においては、マトリクス状に配設
された絵素電極を選択駆動することにより、画面上に表
示パターンが形成される。表示絵素の選択方式として、
個々の独立した絵素電極を配設し、この絵素電極のそれ
ぞれにスイッチング素子を接続して表示駆動するアクテ
ィブマトリクス駆動方式が知られている。
としては、TFT(薄膜トランジスタ)素子、MIM(
金属−絶縁層−金属)素子、MOSトランジスタ素子、
ダイオード、バリスタ等が一般的に使用され、絵素電極
とこれに対向する対向電極間に印加される電圧をスイッ
チング素子でスイッチングして、両電極間に介在させた
液晶、EL発光層あるいはプラズマ発光体等の表示媒体
を光学的に変調して、該光学的変調が表示パターンとし
て視認される。このような、アクティブマトリクス駆動
方式は、高コントラストの表示が可能であり、液晶テレ
ビジョン、ワードプロセッサ、コンピュータの端末表示
装置等に実用化されている。
良状態のスイッチング素子をそのまま組み込んだ場合に
は、該スイッチング素子に接続される絵素電極には本来
印加されるべき信号が入力されないため、表示装置上に
おいて点欠陥として認識されることになる。
配設される側の基板の制作段階で発見されれば、レーザ
トリミング等で修正できる。しかるに、何十万という数
の表示絵素の中から点欠陥を発見することは極めて困難
であり、時間およびコストを考慮すると、量産レベルで
はほとんど不可能に近い。 上記アクティブマトリク
ス型液晶表示板は、アクティブマトリクス基板と対向基
板とを貼り合わせて、両基板間に液晶を封入して形成さ
れる。そして、アクティブマトリクス基板は、格子状に
配線されたゲートバス配線およびソースバス配線で囲ま
れた領域内に絵素電極を形成してマトリクス状に複数の
絵素を配列し、上記両バス配線と絵素電極とに電気的に
接続されたスイッチング素子で絵素電極への入力信号を
スイッチングするように構成されている。このようなア
クティブマトリクス型液晶表示板に於て、例えばスイッ
チング素子が不良素子として形成されると、その不良素
子に接続された絵素電極には本来印加されるべき信号が
印加されないため、表示画面上では点状の絵素欠陥、即
ち、点欠陥として現れる。
形成した後、表示装置を組み立てる前に発見できれば、
レーザトリミング等で修正可能なものもある。しかし、
表示装置を組み立てる前の基板の状態で、何十万という
数のスイッチング素子の中から不良素子を検出すること
は極めて困難である。即ち、量産レベルで上記の検出を
行うことは、時間及びコストの面で不可能に近い。
と対向基板とを貼り合わせ、両基板間に液晶を封入して
液晶表示装置を作成した後では、各絵素電極に所定の電
気信号を加えて表示動作を行わせることにより、点欠陥
を目視で容易に検出することができる。しかるに、液晶
表示装置を作成した段階では点欠陥の修復作業が困難で
あるため、結果的に点欠陥のある製品を廃棄せざるを得
ず、歩留りが低下し、コストアップを招く欠点がある。
を容易に検出でき、且つ簡単に修復できる。すなわち、
液晶を封入した表示装置を点灯させて点欠陥を発見し、
点欠陥が発生している不良絵素にガラス基板越しにレー
ザー光を照射し、これにより不良絵素の絵素電極とこれ
に1番近いソースバスラインを短絡させて電気的に導通
させる方法である。この方法によれば、ゲートバスライ
ンからの信号にかかわらず、ソースバスラインからの信
号が不良絵素の絵素電極にそのまま入力されることにな
る。
ートバスラインの選択時間内に供給されたソース信号の
みを充電し、充電した電荷を1周期分、すなわち、次の
選択時間が来るまでの間保持することになる。一方、レ
ーザー光の照射により絵素電極とソースバスラインが短
絡された絵素では、ゲートバスラインの選択、非選択に
かかわらず、常にソース信号が入力され、充電されるこ
とになる。従って、1周期を通して見ると、この間に入
力されたソース電圧の実効値が液晶に印加されることに
なる。このため、不良絵素が該不良絵素に帰属するソー
スバスラインに接続されたすべての絵素の平均的な明る
さに点灯することになる。このことは、不良絵素が完全
な輝点でも、黒点でもなく中間的な輝度で点灯すること
を意味する。それ故、レーザー光の照射で修正された不
良絵素は、正常に作動しているわけではないが、点欠陥
として極めて認識されにくい状態になる。すなわち、点
欠陥が実質的に修復されたといえる状態になる。
た表示装置の一従来例を示しており、レーザー光の照射
によって絵素電極120とソースバスライン110とを
短絡し得る冗長構造を各絵素毎に具備する構成をとる。 この冗長構造は図7において、絵素電極120の左下部
に相当する部分に設けられ、ゲートバスライン100か
ら絵素電極120に向けて突出するゲートバスライン突
出部150、該ゲートバスライン突出部150の先端部
に絶縁膜を介して重畳される導電体片170およびソー
スバスライン110から突出し、ゲートバスライン突出
部150に重畳されるソースバスライン突出部160で
構成される。これらはレーザー光が照射される前の初期
状態では相互に電気的に絶縁されている。なお、図中1
30はTFTを示している。
、上記のようにして点欠陥が発見されると、ガラス基板
越しに、まずレーザー光を図中破線で示す領域171に
照射し、これによりゲートバスライン突出部150の基
端部を切断する。次いで、ゲートバスライン突出部15
0およびソースバスライン突出部160の重畳部におけ
る破線で示す領域172に2回目のレーザー光照射を行
い、これにより両突出部150、160を溶融させて両
者を電気的に接続する。その後、導電体片170の領域
173に3回目のレーザー光照射を行い、これにより導
電体片170とゲートバスライン突出部150とを電気
的に接続する。そうすると、導電体片170が絵素電極
120に電気的に接続されているので、以上3回のレー
ザー光照射によりソースバスライン110と絵素電極1
20とが短絡され、これにより上記した理由によって点
欠陥が修正される。
表示品位を向上させるために付加容量が形成される。図
9は付加容量を備えた表示装置の一従来例を示しており
、絵素電極120の図中下部に相当する部分にゲートバ
スライン100と平行に付加容量を形成するための付加
容量バスライン181を配線し、これにより図中斜線で
示される付加容量180を形成する構成をとる。より具
体的には、下部電極となる付加容量バスライン181上
に絶縁膜を挟んで絵素電極120と同じ材質の導電体膜
(上部電極)を積層して形成され、付加容量バスライン
181と導電体膜との間に付加容量180を持つ。
加容量バスライン181は該ガラス基板の端縁で短絡さ
れ、該ガラス基板と貼り合わせられる対向側基板と同電
位に設定される。それ故、電気回路的には付加容量18
0が、絵素電極120と対向側基板との間に封入される
液晶容量に並列に配列されることになる。
装置の他の従来例を示しており、この従来例では、TF
T130を介して絵素電極120に接続されるゲートバ
スライン100に隣接するゲートバスライン100に図
中斜線で示す付加容量180を形成する構成をとる。
量を形成した図9および図10に示す表示装置において
は、付加容量180を形成したことに伴う特有の絵素欠
陥を生じるおそれがある。すなわち、いずれの場合も付
加容量180にピンホール等の欠陥183が発生し、こ
れに起因して付加容量バスライン181およびゲートバ
スライン100と絵素電極120との間に電流リークを
生じ、絵素欠陥を招来するという欠点がある。因みに、
図9の場合には、絵素電極120と付加容量バスライン
181との間で発生する電流リークにより、該絵素電極
120に対応する液晶に電圧が全く印加されないため、
絵素欠陥を生じる。
上記したレーザー光照射による短絡方法では修復するこ
とができない。すなわち、図9の場合では、ソースバス
ライン110を短絡したとしても、ソースバスライン1
10からの信号が対向基板に流れるだけで、液晶には全
く電圧が印加されないため、絵素欠陥を修復することが
できない。また、図10の場合には、絵素電極120を
介してソースバスライン110とゲートバスライン10
0との間で電流リークを生じるため、線状の絵素欠陥と
して認識されるため、より大きな欠点となる。
するものであり、付加容量形成部に発生するピンホール
等の欠陥に起因する絵素欠陥を制作後に容易に修復でき
、歩留りの向上およびコストダウンが図れるアクティブ
マトリクス表示装置を提供することを目的とする。
リクス表示装置は、一対の絶縁性基板の何れか一方の基
板上にゲートバスラインおよびソースバスラインを格子
状に配線し、両バスラインで囲まれた領域に絵素電極を
それぞれ配設すると共に、該絵素電極と該ゲートバスラ
インおよびソースバスラインにそれぞれスイッチング素
子を接続したアクティブマトリクス液晶表示装置におい
て、該絵素電極に臨設され、付加容量形成のための下部
電極となる導電体バスラインと、該導電体バスラインに
絶縁膜を介して一端部が重畳された第1導電体と、該第
1導電体の他端部下方に絶縁膜を挟んで重畳された第2
導電体と、該ソースバスラインから突出され、該第2導
電体の他端部上方に絶縁膜を挟んで重畳されたソースバ
スライン突出部と、該導電体バスラインの上に絶縁膜を
挟んで重畳され、該第1導電体形成部の上で該絵素電極
に接続された付加容量形成のための上部電極とを備えて
なり、そのことにより、上記目的が達成される。
ートバスラインに隣接するゲートバスラインに絶縁膜を
介して前記第1導電体の一端部および前記上部電極を重
畳する構造であってもよい。
ル等の欠陥に起因する絵素欠陥が発生していることを検
出すると、まず、該当する位置の第1導電体片の導電体
バスライン側端部に光エネルギの一例として、例えばレ
ーザー光を照射し、照射部で第1導電体片を導電体バス
ラインから切断する。この結果第1導電体片と導電体バ
スラインが絶縁状態になるので、付加容量部における電
流リークの影響が絵素電極に及ぶことがない。それ故、
この状態の絵素は、液晶に全く電圧が印加されない不良
を生じていない状態になる。
第2導電体片の重畳部および第1導電体片と第2導電体
との重畳部にレーザー光を照射する。前者へのレーザー
光の照射により、ソースバスライン突出部と第2導電体
片に挟まれた絶縁膜が溶融破壊され、これにより照射部
の端部において両者が短絡されることになる。同様にし
て後者へのレーザー光の照射によって第1導電体片と第
2導電体片が短絡され、第1導電体片と電気的に接続状
態にある絵素電極と第2導電体片とが導通されることに
なる。従って、このような修復作業により、結局、ソー
スバスラインと絵素電極が電気的に接続されることにな
る。
択にかかわらず、不良絵素に常にソース信号が入力され
、結局、ソース電圧の実効値が液晶に印加され、不良絵
素は隣接したソースバスラインに接続されたすべての絵
素の平均的な明るさに点灯することになる。従って、欠
陥に伴う絵素不良が実質的に修復される。
ブマトリクス表示装置を示しており、この表示装置は、
上下一対の透明絶縁性基板間に液晶を封入してなる。下
側のガラス基板1(図2および図3参照)上には、走査
線として機能する複数本のゲートバスライン10、10
…および信号線として機能する複数本のソースバスライ
ン20、20…が格子状に配線され、両バスライン10
、20で囲まれる矩形上の領域それぞれにITO(In
dium Tin Oxide)膜からなる絵素電
極40がマトリクス状に配設される。ゲートバスライン
10にはこれから絵素電極40側に向けて突出するゲー
ト電極11が分岐され、該ゲート電極11の先端寄りの
部分にTFT30が形成される。TFT30はスイッチ
ング素子として機能し、絵素電極40に接続される。ゲ
ート電極11の先端は、ソースバスライン20から絵素
電極40に向けて突出形成されるソース電極31の前方
まで延伸する。
10に隣接するゲートバスライン10と絵素電極40と
の間には付加容量を形成するための付加容量バスライン
(下部電極)70がゲートバスライン10と平行に配線
され、該付加容量バスライン70上には、ゲート絶縁膜
50(図2および図3参照)を挟んで付加容量電極(上
部電極)71が形成される。該付加容量バスライン70
の前記TFT30と対向する部分にはこの方向に長い矩
形状をなす第1導電体片72の一端部が絶縁膜73を挟
んで積層されている。第1導電体片72の他端部下方に
はゲート絶縁膜50を挟んで第2導電体片74が重畳さ
れる。なお、付加容量電極71と絵素電極40はITO
膜をパターニングして同時に形成され、両者は第1導電
体片72の上方で接続された状態にある。これにより図
中斜線で示す付加容量が形成される。
ト絶縁膜50を挟んでソースバスライン突出部21が重
畳される。該ソースバスライン突出部21はソースバス
ライン20の該当する位置から第1導電体片72に向け
て突出形成される。
の断面構造を工程順に説明する。まず、ガラス基板1上
にTa膜をスパッタリング法で積層し、次いで、フォト
リソグラフィの手法によりTa膜をパターニングしてゲ
ートバスライン10およびゲート電極11を形成する。 この時、同時に図3に示される第2導電体片74が形成
される。なお、Ta単層の膜に代えてTi、Al、Cr
等の単層またはTa、Ti、Al、Crの多層構造から
なる導電体で形成することにしてもよい。また、ゲート
バスライン10とガラス基板1との間に、ベースコート
膜としてTa2O5等の絶縁膜12(図3参照)を形成
することにしてもよい。
マCVD法により膜厚300nmのSiNx膜からなる
ゲート絶縁膜50を積層する。なお、ゲートバスライン
10を陽極酸化してその表面にTa酸化膜を形成するこ
とにしてもよい。このようにすれば、2層の絶縁膜が形
成されるので、絶縁性をより向上できる利点がある。
30nmのa−Si(アモルファスシリコン)膜からな
る半導体層52および膜厚200nmのSiNx膜から
なるエッチングストッパー層53を、プラズマCVD法
により順次積層する。そして、エッチングストッパー層
53をパターニングすると、その後、リンを添加したn
+アモルファスシリコン膜(以下a−Siという)をプ
ラズマCVD法により膜厚80nmで積層し、これをパ
ターニングしてコンタクト層60a、60bを形成する
。このコンタクト層60a、60bは、半導体層52と
次に積層されるソース電極31およびドレイン電極32
とのオーミックコンタクトを良好にするために形成され
る。
グすると、その上にソース導電体をスパッタリング法に
より積層する。ソース導電体としては、Ti、Al、M
o、Cr等を選択し得るが、本実施例ではTiを採用し
た。次いで、ソース導電体をパターニングし、これによ
り、ソースバスライン20(およびその突出部21)、
TFT30のソース電極31、ドレイン電極32および
第1導電体片72を形成する。次いで、ガラス基板1上
にITO膜をスパッタリング法により積層し、これをパ
ターニングして絵素電極40および付加容量電極71を
形成する。絵素電極40はTFT30のドレイン電極3
2および第1導電体片72上に積層され、これらと導通
した状態にある。
保護膜層75を積層し、その上に配向膜76(図2参照
)を積層する。この保護膜層75は絵素電極40の中央
部を開口させた窓開き状に形成することもできる。また
、配向膜76はガラス基板1と、該ガラス基板1に貼り
合わせられる対向基板との間に封入される表示媒体とし
ての液晶の液晶分子を配向させるために形成され、両基
板が貼り合わされて本実施例のアクティブマトリクス表
示装置が作成される。
1にピンホール等の欠陥が発生し、この欠陥により絵素
欠陥が発生している場合の修復方法を図4に従い以下に
説明する。なお、このような絵素欠陥は表示装置に表示
動作を行わせ、それを視認して発見される。また、この
時、上記従来技術で説明した絵素欠陥も発見されるが、
この修復方法については従来例同様であるので省略する
。
欠陥を検出すると、まず、該当する位置の第1導電体片
72の図中破線で示す領域90(第導電体片72の基部
)にガラス基板1越しに光エネルギの一例としてレーザ
ー光を照射する。本実施例では、レーザー照射装置とし
て、YAGレーザーを使用した。なお、レーザー光の照
射方向はガラス基板1側からでも、対向基板側からでも
よいが、本実施例では対向基板が遮光性の導電体で覆わ
れ、レーザー光を直接照射できないので、図3の白抜き
矢符で示すようにガラス基板1の裏面側から照射すると
よい。
て、領域90の導電体(第2導電体片72および絵素電
極40と付加容量電極71との連設部)が四散し、照射
部を境にして両側部が切断される。この結果、絵素電極
40と付加容量電極71が絶縁状態になる。従って、こ
の状態では、付加容量部における電流リークの影響が絵
素電極40に及ぶことがない。それ故、この状態の絵素
は、液晶に全く電圧が印加されない不良を生じていない
状態になる。
順次レーザー光を照射する。ここで、領域91はソース
バスライン20からの突出部21と第2導電体片74の
重畳部に相当し、一方、領域92は第1導電体片72と
第2導電体74との重畳部に相当する。従って、領域9
1への照射によってソースバスライン突出部21と第2
導電体片74に挟まれたゲート絶縁膜50が溶融破壊さ
れ、これにより照射部の端部においてソースバスライン
突出部21と第2導電体片74が短絡されることになる
。同様にして領域92への照射によって第1導電体片7
2と第2導電体片74が短絡され、第1導電体片72と
電気的に接続状態にある絵素電極40と第2導電体片7
4が導通されることになる。それ故、領域91および9
2へのレーザー光の照射によって、結局ソースバスライ
ン20と絵素電極40とが電気的に接続されることにな
る。
択にかかわらず、不良絵素に常にソース信号が入力され
、結局、ソース電圧の実効値が液晶に印加され、不良絵
素は隣接したソースバスラインに接続されたすべての絵
素の平均的な明るさに点灯することになる。従って、欠
陥に伴う絵素不良が実質的に修復される。加えて、両導
電体片72、74およびソースバスライン突出部21で
形成される冗長構造部分は、上記のように保護膜層75
で覆われているので、レーザー光の照射によって溶融し
た導電体原子が液晶中に混入するおそれがない。従って
、液晶の表示特性は良好に維持される。
1導電体片72および付加容量電極71と絵素電極40
の連設部を切断し、領域91、92への照射ではソース
バスライン突出部21、両導電体片72、74を溶融す
るが、これはレーザー光の照射条件を適宜設定すること
により可能である。また、領域90〜92への照射順序
は、上記順序に限定されるものではない。
てもよい。この場合には、レーザー光照射前の初期状態
において、ゲート絶縁膜50を挟んだ上下の導電体、す
なわち、第2導電体片74と第1導電体片72およびゲ
ートバスライン突出部21との間で電流リークを生じる
のを防止するために、ゲート絶縁膜50とソースバスラ
イン突出部21および第1導電体片72との間に、半導
体層52、エッチングストッパー層53およびコンタク
ト層61を積層する構造になっている。
この実施例では付加容量電極71をTFT30に接続さ
れたゲートバスライン10に隣接するゲートバスライン
10上に形成すると共に、該ゲートバスライン10のT
FT30と対向する部分に前記第1導電体片72、第2
導電体片74を設け、該第2導電体片74にソースバス
ライン突出部21を重畳する冗長構造をとる。この実施
例によれば、上記実施例同様の修復動作が可能になるこ
とはもちろんのこと、以下に示す利点を有する。
ライン70を設けると、該付加容量バスライン70を設
けた分だけ光の遮断領域が増加するため、表示画面全体
が暗くなるが、この実施例の構造によれば、付加容量バ
スライン70を設けないので、当然のことながら光の遮
断領域を低減でき、表示画面全体を明るくすることがで
きる。
ゲートバスライン10が非選択状態のときに、これに対
向側と同じ信号を入力して、該ゲートバスライン10を
付加容量バスラインとして活用する。
た付加容量形成部におけるピンホール等の欠陥に起因す
る絵素不良をアクティブマトリクス表示層との作成後に
容易に修復することができる。また、スイッチング素子
の不良に起因する絵素不良の検出および修復をも併せて
行うことができる。従って、本発明によれば、アクティ
ブマトリクス表示装置の製造歩留りを向上でき、大幅な
コストダウンが可能になる。
ス表示装置の平面図。
の例を示す図面。
置の従来例を示す平面図。
装置の他の従来例を示す平面図。
Claims (2)
- 【請求項1】一対の絶縁性基板の何れか一方の基板上に
ゲートバスラインおよびソースバスラインを格子状に配
線し、両バスラインで囲まれた領域に絵素電極をそれぞ
れ配設すると共に、該絵素電極と該ゲートバスラインお
よびソースバスラインにそれぞれスイッチング素子を接
続したアクティブマトリクス液晶表示装置において、該
絵素電極に臨設され、付加容量形成のための下部電極と
なる導電体バスラインと、該導電体バスラインに絶縁膜
を介して一端部が重畳された第1導電体と、該第1導電
体の他端部下方に絶縁膜を挟んで重畳された第2導電体
と、該ソースバスラインから突出され、該第2導電体の
他端部上方に絶縁膜を挟んで重畳されたソースバスライ
ン突出部と、該導電体バスラインの上に絶縁膜を挟んで
重畳され、該第1導電体形成部の上で該絵素電極に接続
された付加容量形成のための上部電極とを備えたアクテ
ィブマトリクス表示装置。 - 【請求項2】前記導電体バスラインの代わりに、前記ゲ
ートバスラインに隣接するゲートバスラインに絶縁膜を
介して前記第1導電体の一端部および前記上部電極を重
畳した請求項1記載のアクティブマトリクス表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4207491A JP2625267B2 (ja) | 1991-03-07 | 1991-03-07 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4207491A JP2625267B2 (ja) | 1991-03-07 | 1991-03-07 | アクティブマトリクス表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04278927A true JPH04278927A (ja) | 1992-10-05 |
JP2625267B2 JP2625267B2 (ja) | 1997-07-02 |
Family
ID=12625919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4207491A Expired - Lifetime JP2625267B2 (ja) | 1991-03-07 | 1991-03-07 | アクティブマトリクス表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2625267B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7023502B2 (en) | 1996-09-04 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having light-shielded thin film transistor |
US7436477B2 (en) | 2003-09-19 | 2008-10-14 | Sharp Kabushiki Kaisha | Active substrate, display apparatus and method for producing display apparatus |
-
1991
- 1991-03-07 JP JP4207491A patent/JP2625267B2/ja not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7023502B2 (en) | 1996-09-04 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having light-shielded thin film transistor |
KR100538181B1 (ko) * | 1996-09-04 | 2006-04-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브매트릭스형표시장치,반도체장치및반도체표시장치 |
US7046313B2 (en) | 1996-09-04 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a source line formed on interlayer insulating film having flattened surface |
US7646022B2 (en) | 1996-09-04 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7863618B2 (en) | 1996-09-04 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8536577B2 (en) | 1996-09-04 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8586985B2 (en) | 1996-09-04 | 2013-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7436477B2 (en) | 2003-09-19 | 2008-10-14 | Sharp Kabushiki Kaisha | Active substrate, display apparatus and method for producing display apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2625267B2 (ja) | 1997-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
US5164851A (en) | Active matrix display device having spare switching elements connectable to divisional subpixel electrodes | |
EP0456338B1 (en) | An active matrix display device and a method of manufacturing the same | |
JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
KR930001647B1 (ko) | 액티브 행렬 기판과 액티브 행렬 표시장치 | |
JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
US5508591A (en) | Active matrix display device | |
JP2698239B2 (ja) | アクティブマトリクス表示装置の線欠陥修正方法 | |
JPH11305260A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
JPH02254423A (ja) | アクティブマトリクス表示装置 | |
JP2994905B2 (ja) | アクティブマトリクス表示装置の修正方法 | |
JP2654258B2 (ja) | アクティブマトリクス表示装置 | |
JP2004109512A (ja) | 液晶表示装置及びその製造方法 | |
JP3310600B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
JP2633407B2 (ja) | アクティブマトリクス表示装置 | |
JPH04278927A (ja) | アクティブマトリクス表示装置 | |
JP2716108B2 (ja) | アクティブマトリクス表示装置の線欠陥修正方法 | |
JP2760459B2 (ja) | アクティブマトリクス型基板 | |
JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 | |
JPH0324524A (ja) | アクティブマトリクス表示装置 | |
JP2654259B2 (ja) | アクティブマトリクス表示装置 | |
JP2000221527A (ja) | 液晶表示装置 | |
JPH04278926A (ja) | アクティブマトリクス表示装置 | |
JP2589867B2 (ja) | アクティブマトリクス表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |