JPH04278706A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH04278706A JPH04278706A JP3040442A JP4044291A JPH04278706A JP H04278706 A JPH04278706 A JP H04278706A JP 3040442 A JP3040442 A JP 3040442A JP 4044291 A JP4044291 A JP 4044291A JP H04278706 A JPH04278706 A JP H04278706A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- constant current
- circuit
- transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は差動増幅回路に関し、特
に入力ダイナミックレンジが広くかつ低電圧の電源で動
作させる差動増幅回路に関する。
に入力ダイナミックレンジが広くかつ低電圧の電源で動
作させる差動増幅回路に関する。
【０００２】
【従来の技術】従来のこの種の差動増幅回路は、図３に
示すように、差動回路５と、負荷４と、定電流源ＩＳと
を含んで構成されていた。
示すように、差動回路５と、負荷４と、定電流源ＩＳと
を含んで構成されていた。
【０００３】差動回路５は、トランジスタＱ１，Ｑ２，
Ｑ１１，Ｑ１２で構成される。差動対のトランジスタＱ
１，Ｑ２のベースに、それぞれ、正補の入力端子ＴＩ，
ＴＩＩが接続されている。トランジスタＱ１のコレクタ
は電源ＶＤに、トランジスタＱ２のコレクタは負荷４と
出力端子ＴＯにそれぞれ接続されている。トランジスタ
Ｑ１１，Ｑ１２は、コレクタとベースを接続したダイオ
ード接続され、コレクタ側がそれぞれトランジスタＱ１
，Ｑ２のエミッタに接続され、エミッタは共通接続され
て定電流源ＩＳに接続される。ダイオード接続されたト
ランジスタＱ１１，Ｑ１２は、差動増幅回路の入力ダイ
ナミックレンジを広げるためのものである。
Ｑ１１，Ｑ１２で構成される。差動対のトランジスタＱ
１，Ｑ２のベースに、それぞれ、正補の入力端子ＴＩ，
ＴＩＩが接続されている。トランジスタＱ１のコレクタ
は電源ＶＤに、トランジスタＱ２のコレクタは負荷４と
出力端子ＴＯにそれぞれ接続されている。トランジスタ
Ｑ１１，Ｑ１２は、コレクタとベースを接続したダイオ
ード接続され、コレクタ側がそれぞれトランジスタＱ１
，Ｑ２のエミッタに接続され、エミッタは共通接続され
て定電流源ＩＳに接続される。ダイオード接続されたト
ランジスタＱ１１，Ｑ１２は、差動増幅回路の入力ダイ
ナミックレンジを広げるためのものである。
【０００４】次に、動作について説明する。
【０００５】ここで、入力端子ＴＩに電圧Ｖ１、入力端
子Ｔ２に電圧Ｖ２がそれぞれ入力され、定電流源ＩＳの
電流Ｉ０＝Ｉ１＋Ｉ２、トランジスタＱ１，Ｑ１１の各
ベースエミッタ間電圧をＶＢＥ１、トランジスタＱ１，
Ｑ１１のコレクタ電流（ほぼエミッタ電流）をＩ１、ト
ランジスタＱ２，Ｑ１２の各ベースエミッタ間電圧をＶ
ＢＥ２、トランジスタＱ２，Ｑ１２のコレクタ電流（ほ
ぼエミッタ電流）をＩ２とする。
子Ｔ２に電圧Ｖ２がそれぞれ入力され、定電流源ＩＳの
電流Ｉ０＝Ｉ１＋Ｉ２、トランジスタＱ１，Ｑ１１の各
ベースエミッタ間電圧をＶＢＥ１、トランジスタＱ１，
Ｑ１１のコレクタ電流（ほぼエミッタ電流）をＩ１、ト
ランジスタＱ２，Ｑ１２の各ベースエミッタ間電圧をＶ
ＢＥ２、トランジスタＱ２，Ｑ１２のコレクタ電流（ほ
ぼエミッタ電流）をＩ２とする。
【０００６】入力ダイナミックレンジＶ１−Ｖ２は次式
で示される。
で示される。
【０００７】
【０００８】ここで、トランジスタＱ１，Ｑ２にほとん
どの定電流源ＩＳの電流が流れているものとすると、Ｉ
１／Ｉ２＝０．９９Ｉ０／０．０１Ｉ０であるので、Ｖ
１−Ｖ２は次のようになる。
どの定電流源ＩＳの電流が流れているものとすると、Ｉ
１／Ｉ２＝０．９９Ｉ０／０．０１Ｉ０であるので、Ｖ
１−Ｖ２は次のようになる。
【０００９】
【００１０】また、利得Ｇは、負荷４をＲＬとすると次
式で表される。
式で表される。
【００１１】
【００１２】ここで、電源ＶＤの電圧を３Ｖとすると、
定電流源ＩＳの両端の電圧を１Ｖ配分し、トランジスタ
Ｑ１，Ｑ１１およびＱ２，Ｑ１２の２個直列分のベース
エミッタ間電圧は１．４Ｖであるので、入力端子ＴＩ，
Ｔ２の電位ＶＩは２．４Ｖに設定する。このときの出力
端子ＴＯの電圧ＶＯは次式で表わされる。
定電流源ＩＳの両端の電圧を１Ｖ配分し、トランジスタ
Ｑ１，Ｑ１１およびＱ２，Ｑ１２の２個直列分のベース
エミッタ間電圧は１．４Ｖであるので、入力端子ＴＩ，
Ｔ２の電位ＶＩは２．４Ｖに設定する。このときの出力
端子ＴＯの電圧ＶＯは次式で表わされる。
【００１３】
【００１４】また、最大出力振幅Ｖｏｍは、
【００１５
】
】
【００１６】となる。
【００１７】
【発明が解決しようとする課題】上述した従来の差動増
幅回路は、差動対のトランジスタが飽和しない範囲の電
圧で使用するために出力振幅が大きくとれないという欠
点があった。さらに、入力ダイナミックレンジを拡大す
るため、差動対のトランジスタのエミッタ側のダイオー
ドの直列個数を増加しようとすると差動回路の飽和レベ
ルがますます低下し、増幅回路として成立しなくなると
いう問題点があった。
幅回路は、差動対のトランジスタが飽和しない範囲の電
圧で使用するために出力振幅が大きくとれないという欠
点があった。さらに、入力ダイナミックレンジを拡大す
るため、差動対のトランジスタのエミッタ側のダイオー
ドの直列個数を増加しようとすると差動回路の飽和レベ
ルがますます低下し、増幅回路として成立しなくなると
いう問題点があった。
【００１８】
【課題を解決するための手段】本発明の差動増幅回路は
、差動回路を構成する第一および第二のトランジスタと
、前記第一および第二のトランジスタのエミッタにそれ
ぞれ接続した第一および第二の定電流源と、前記第一お
よび第二のトランジスタのエミッタに前記第一および第
二のトランジスタと逆の導電方向となるようそれぞれ一
方の端子を接続し他方の端子を共通接続して第三の定電
流源に接続した第一および第二のダイオードとを備え、
前記第一，第二および第三の定電流源の電流値をほぼ等
しく設定するものである。
、差動回路を構成する第一および第二のトランジスタと
、前記第一および第二のトランジスタのエミッタにそれ
ぞれ接続した第一および第二の定電流源と、前記第一お
よび第二のトランジスタのエミッタに前記第一および第
二のトランジスタと逆の導電方向となるようそれぞれ一
方の端子を接続し他方の端子を共通接続して第三の定電
流源に接続した第一および第二のダイオードとを備え、
前記第一，第二および第三の定電流源の電流値をほぼ等
しく設定するものである。
【００１９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２０】図１は本発明の差動増幅回路の一実施例を
示す回路図である。
示す回路図である。
【００２１】本実施例の差動増幅回路は、図１に示すよ
うに、差動回路１と、カレントミラー回路２，３と、負
荷４と、定電流源を構成するトランジスタＱ５，Ｑ６と
を含んで構成されている。
うに、差動回路１と、カレントミラー回路２，３と、負
荷４と、定電流源を構成するトランジスタＱ５，Ｑ６と
を含んで構成されている。
【００２２】差動回路１は、トランジスタＱ１〜Ｑ４で
構成される。差動対のトランジスタＱ１，Ｑ２のベース
に、それぞれ、正補の入力端子ＴＩ，ＴＩＩが接続され
ている。トランジスタＱ１のコレクタは電源ＶＤに、ト
ランジスタＱ２のコレクタは負荷４と出力端子ＴＯにそ
れぞれ接続されている。トランジスタＱ３，Ｑ４は、コ
レクタとベースを接続してダイオード接続されている。 それぞれのエミッタ側がトランジスタＱ１，Ｑ２のエミ
ッタに接続され、コレクタ側は共通接続されて定電流源
であるカレントミラー回路２の出力側のトランジスタＱ
７のコレクタに接続されている。
構成される。差動対のトランジスタＱ１，Ｑ２のベース
に、それぞれ、正補の入力端子ＴＩ，ＴＩＩが接続され
ている。トランジスタＱ１のコレクタは電源ＶＤに、ト
ランジスタＱ２のコレクタは負荷４と出力端子ＴＯにそ
れぞれ接続されている。トランジスタＱ３，Ｑ４は、コ
レクタとベースを接続してダイオード接続されている。 それぞれのエミッタ側がトランジスタＱ１，Ｑ２のエミ
ッタに接続され、コレクタ側は共通接続されて定電流源
であるカレントミラー回路２の出力側のトランジスタＱ
７のコレクタに接続されている。
【００２３】カレントミラー回路２は、それぞれ電源Ｖ
Ｄに接続されたエミッタ抵抗Ｒ３，Ｒ４を有するトラン
ジスタＱ７，Ｑ８で構成され、入力側のトランジスタＱ
８のコレクタはカレントミラー回路３の電流出力側のト
ランジスタＱ９のコレクタに接続されている。
Ｄに接続されたエミッタ抵抗Ｒ３，Ｒ４を有するトラン
ジスタＱ７，Ｑ８で構成され、入力側のトランジスタＱ
８のコレクタはカレントミラー回路３の電流出力側のト
ランジスタＱ９のコレクタに接続されている。
【００２４】カレントミラー回路３は、それぞれ接地さ
れたエミッタ抵抗Ｒ５，Ｒ６を有するトランジスタＱ９
，Ｑ１０で構成され、入力側のトランジスタＱ１０のコ
レクタは定電流源ＩＳ１に接続されている。
れたエミッタ抵抗Ｒ５，Ｒ６を有するトランジスタＱ９
，Ｑ１０で構成され、入力側のトランジスタＱ１０のコ
レクタは定電流源ＩＳ１に接続されている。
【００２５】トランジスタＱ１，Ｑ２のエミッタは、そ
れぞれ、接地されたエミッタ抵抗Ｒ１，Ｒ２を有するト
ランジスタＱ５，Ｑ６のコレクタに接続されている。ま
た、トランジスタＱ５，Ｑ６のベースは定電流源ＩＳ１
に接続されている。
れぞれ、接地されたエミッタ抵抗Ｒ１，Ｒ２を有するト
ランジスタＱ５，Ｑ６のコレクタに接続されている。ま
た、トランジスタＱ５，Ｑ６のベースは定電流源ＩＳ１
に接続されている。
【００２６】したがって、定電流源ＩＳ１により、カレ
ントミラー回路２，３およびトランジスタＱ５，Ｑ６の
電流値が設定されることになる。
ントミラー回路２，３およびトランジスタＱ５，Ｑ６の
電流値が設定されることになる。
【００２７】さらに、トランジスタＱ５，Ｑ６およびカ
レントミラー回路２のトランジスタＱ７のコレクタ電流
を同一にするため、これらを同一サイズのトランジスタ
とし、また、これらのエミッタ抵抗Ｒ１〜Ｒ３も同一値
の抵抗とする。
レントミラー回路２のトランジスタＱ７のコレクタ電流
を同一にするため、これらを同一サイズのトランジスタ
とし、また、これらのエミッタ抵抗Ｒ１〜Ｒ３も同一値
の抵抗とする。
【００２８】同様に、トランジスタＱ７，Ｑ８も同一サ
イズとし、また、エミッタ抵抗Ｒ３，Ｒ４も同一抵抗値
とする。
イズとし、また、エミッタ抵抗Ｒ３，Ｒ４も同一抵抗値
とする。
【００２９】次に、本実施例の動作について説明する。
【００３０】前述の従来の例と同様に、入力端子ＴＩに
電圧Ｖ１、入力端子Ｔ２に電圧Ｖ２がそれぞれ入力され
、トランジスタＱ１のベースエミッタ間電圧をＶＢＥ１
、トランジスタＱ１のコレクタ電流（ほぼエミッタ電流
）をＩ１、トランジスタＱ２のベースエミッタ間電圧を
ＶＢＥ２、トランジスタＱ２のコレクタ電流（ほぼエミ
ッタ電流）をＩ２、トランジスタＱ３のベースエミッタ
間電圧をＶＢＥ１２、トランジスタＱ３のコレクタ電流
（ほぼエミッタ電流）をＩ１２、トランジスタＱ４のベ
ースエミッタ間電圧をＶＢＥ２２、トランジスタＱ４の
コレクタ電流（ほぼエミッタ電流）をＩ２２とする。
電圧Ｖ１、入力端子Ｔ２に電圧Ｖ２がそれぞれ入力され
、トランジスタＱ１のベースエミッタ間電圧をＶＢＥ１
、トランジスタＱ１のコレクタ電流（ほぼエミッタ電流
）をＩ１、トランジスタＱ２のベースエミッタ間電圧を
ＶＢＥ２、トランジスタＱ２のコレクタ電流（ほぼエミ
ッタ電流）をＩ２、トランジスタＱ３のベースエミッタ
間電圧をＶＢＥ１２、トランジスタＱ３のコレクタ電流
（ほぼエミッタ電流）をＩ１２、トランジスタＱ４のベ
ースエミッタ間電圧をＶＢＥ２２、トランジスタＱ４の
コレクタ電流（ほぼエミッタ電流）をＩ２２とする。
【００３１】入力ダイナミックレンジＶ１−Ｖ２は次式
で示される。
で示される。
【００３２】
【００３３】ここで、
【００３４】
【００３５】であるから、入力ダイナミックレンジＶ１
−Ｖ２は次式のようになる。
−Ｖ２は次式のようになる。
【００３６】
【００３７】すなわち、（１）式と同一になり、したが
って、入力ダイナミックレンジも従来例と同一である。
って、入力ダイナミックレンジも従来例と同一である。
【００３８】また、利得Ｇは、負荷４をＲＬとすると次
式で表される。
式で表される。
【００３９】
【００４０】すなわち、（２）式と同一になり、したが
って、従来例と同一の利得が得られる。
って、従来例と同一の利得が得られる。
【００４１】次に、従来例と同様の条件、すなわち、電
源ＶＤの電圧を３Ｖとする。定電流源となるトランジス
タＱ５，Ｑ６は飽和しないようにコレクタ電圧として１
Ｖを配分し、トランジスタＱ１，Ｑ２のベースエミッタ
間電圧は約０．７Ｖであるので、入力端子ＴＩ，Ｔ２の
電位ＶＩは１．７Ｖに設定する。このときの出力端子Ｔ
Ｏの電圧ＶＯは次式で表わされる。
源ＶＤの電圧を３Ｖとする。定電流源となるトランジス
タＱ５，Ｑ６は飽和しないようにコレクタ電圧として１
Ｖを配分し、トランジスタＱ１，Ｑ２のベースエミッタ
間電圧は約０．７Ｖであるので、入力端子ＴＩ，Ｔ２の
電位ＶＩは１．７Ｖに設定する。このときの出力端子Ｔ
Ｏの電圧ＶＯは次式で表わされる。
【００４２】
【００４３】また、最大出力振幅Ｖｏｍは、
【００４４
】
】
【００４５】となる。すなわち、従来の回路の２倍の出
力信号振幅が得られ、しかも、入力ダイナミックレンジ
も出力信号振幅に無関係に拡大できることを示す。
力信号振幅が得られ、しかも、入力ダイナミックレンジ
も出力信号振幅に無関係に拡大できることを示す。
【００４６】次に、本発明の第二の実施例について説明
する。
する。
【００４７】図２は本発明の第二の実施例を示す回路図
である。
である。
【００４８】図１に示す第一の実施例に対する本実施例
の相違点は、差動回路１に対応する差動回路６は、差動
対を構成するトランジスタＱ１，Ｑ２のエミッタに直列
にダイオード接続したトランジスタＱ１１，Ｑ１２のコ
レクタを接続し、トランジスタＱ１１，Ｑ１２のエミッ
タに、図１のダイオード接続のトランジスタＱ３，Ｑ４
に代ってトランジスタＱ３１〜Ｑ３３，Ｑ４１〜Ｑ４３
からなるダイオードアレイを接続していること、また、
図１の負荷４の代りにトランジスタＱ１３，Ｑ１４から
なるカレントミラー回路７をアクティブ負荷としている
ことである。
の相違点は、差動回路１に対応する差動回路６は、差動
対を構成するトランジスタＱ１，Ｑ２のエミッタに直列
にダイオード接続したトランジスタＱ１１，Ｑ１２のコ
レクタを接続し、トランジスタＱ１１，Ｑ１２のエミッ
タに、図１のダイオード接続のトランジスタＱ３，Ｑ４
に代ってトランジスタＱ３１〜Ｑ３３，Ｑ４１〜Ｑ４３
からなるダイオードアレイを接続していること、また、
図１の負荷４の代りにトランジスタＱ１３，Ｑ１４から
なるカレントミラー回路７をアクティブ負荷としている
ことである。
【００４９】次に、本実施例の動作について説明する。
【００５０】前述の従来の例および第一の実施例と同様
に、入力端子ＴＩに電圧Ｖ１、入力端子Ｔ２に電圧Ｖ２
がそれぞれ入力され、トランジスタＱ１，Ｑ１１のベー
スエミッタ間電圧をそれぞれＶＢＥ１、トランジスタＱ
１，Ｑ１１のコレクタ電流（ほぼエミッタ電流）をＩ１
、トランジスタＱ２，Ｑ１２のベースエミッタ間電圧を
それぞれＶＢＥ２、トランジスタＱ２，Ｑ１２のコレク
タ電流（ほぼエミッタ電流）をＩ２、トランジスタＱ３
１〜Ｑ３３のそれぞれのベースエミッタ間電圧をＶＢＥ
１２、トランジスタＱ３１〜Ｑ３３のコレクタ電流（ほ
ぼエミッタ電流）をＩ１２、トランジスタＱ４１〜Ｑ４
３のそれぞれのベースエミッタ間電圧をＶＢＥ２２、ト
ランジスタＱ４１〜Ｑ４３のコレクタ電流（ほぼエミッ
タ電流）をＩ２２とする。
に、入力端子ＴＩに電圧Ｖ１、入力端子Ｔ２に電圧Ｖ２
がそれぞれ入力され、トランジスタＱ１，Ｑ１１のベー
スエミッタ間電圧をそれぞれＶＢＥ１、トランジスタＱ
１，Ｑ１１のコレクタ電流（ほぼエミッタ電流）をＩ１
、トランジスタＱ２，Ｑ１２のベースエミッタ間電圧を
それぞれＶＢＥ２、トランジスタＱ２，Ｑ１２のコレク
タ電流（ほぼエミッタ電流）をＩ２、トランジスタＱ３
１〜Ｑ３３のそれぞれのベースエミッタ間電圧をＶＢＥ
１２、トランジスタＱ３１〜Ｑ３３のコレクタ電流（ほ
ぼエミッタ電流）をＩ１２、トランジスタＱ４１〜Ｑ４
３のそれぞれのベースエミッタ間電圧をＶＢＥ２２、ト
ランジスタＱ４１〜Ｑ４３のコレクタ電流（ほぼエミッ
タ電流）をＩ２２とする。
【００５１】入力ダイナミックレンジＶ１−Ｖ２は次式
で示される。
で示される。
【００５２】
【００５３】すうなわち、従来例である（１）式に比較
して入力ダイナミックレンジが２．５倍となる。
して入力ダイナミックレンジが２．５倍となる。
【００５４】また、利得Ｇは、次式で表される。
【００５５】
【００５６】したがって、定電流源ＩＳ１の電流値Ｉ０
を従来例の２．５倍に設定することにより従来例と同一
の利得を得られる。
を従来例の２．５倍に設定することにより従来例と同一
の利得を得られる。
【００５７】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。
明は上記実施例に限られることなく種々の変形が可能で
ある。
【００５８】たとえば、実施例では、ＮＰＮ形のバイポ
ーラトランジスタを用いて構成しているが、ＰＮＰ形の
バイポーラトランジスタを用いても同様の効果が得られ
ることは当然である。また、ＮチャンネルＭＯＳトラン
ジスタ、あるいは、ＰチャンネルＭＯＳトランジスタを
用いることも本発明の主旨を逸脱しない限り適用できる
ことは勿論である。
ーラトランジスタを用いて構成しているが、ＰＮＰ形の
バイポーラトランジスタを用いても同様の効果が得られ
ることは当然である。また、ＮチャンネルＭＯＳトラン
ジスタ、あるいは、ＰチャンネルＭＯＳトランジスタを
用いることも本発明の主旨を逸脱しない限り適用できる
ことは勿論である。
【００５９】
【発明の効果】以上説明したように、本発明の差動増幅
回路は、差動回路を構成する２つのトランジスタのエミ
ッタにそれぞれ接続した第一，第二の２つの定電流源と
、各トランジスタのエミッタにトランジスタと逆の導電
方向にダイオードをそれぞれ接続し、ダイオードの他方
の端子を共通接続して第三の定電流源に接続し、第一，
第二および第三の定電流源の電流値をほぼ等しく設定す
ることにより、低電圧の電源においても差動対のトラン
ジスタに十分な電圧を配分できるので、出力振幅を大き
くとれるという効果がある。さらに、差動対のトランジ
スタのエミッタ側の第三の定電流源に接続されたダイオ
ードの直列個数を増加することにより、差動回路の飽和
レベルを犠牲にすることなく入力ダイナミックレンジを
拡大することができるという効果がある。
回路は、差動回路を構成する２つのトランジスタのエミ
ッタにそれぞれ接続した第一，第二の２つの定電流源と
、各トランジスタのエミッタにトランジスタと逆の導電
方向にダイオードをそれぞれ接続し、ダイオードの他方
の端子を共通接続して第三の定電流源に接続し、第一，
第二および第三の定電流源の電流値をほぼ等しく設定す
ることにより、低電圧の電源においても差動対のトラン
ジスタに十分な電圧を配分できるので、出力振幅を大き
くとれるという効果がある。さらに、差動対のトランジ
スタのエミッタ側の第三の定電流源に接続されたダイオ
ードの直列個数を増加することにより、差動回路の飽和
レベルを犠牲にすることなく入力ダイナミックレンジを
拡大することができるという効果がある。
【図１】本発明の差動増幅回路の一実施例を示す回路図
である。
である。
【図２】本発明の差動増幅回路の第二の実施例を示す回
路図である。
路図である。
【図３】従来の差動増幅回路の一例を示す回路図である
。
。
１，５，６ 差動回路
２，３，７ カレントミラー回路４ 負荷
Ｑ１〜Ｑ１４，Ｑ３１〜Ｑ３３，Ｑ４１〜Ｑ４３
トランジスタ Ｒ１〜Ｒ８ 抵抗
トランジスタ Ｒ１〜Ｒ８ 抵抗
Claims (3)
- 【請求項１】 差動回路を構成する第一および第二の
トランジスタと、前記第一および第二のトランジスタの
エミッタにそれぞれ接続した第一および第二の定電流源
と、前記第一および第二のトランジスタのエミッタに前
記第一および第二のトランジスタと逆の導電方向となる
ようそれぞれ一方の端子を接続し他方の端子を共通接続
して第三の定電流源に接続した第一および第二のダイオ
ードとを備え、前記第一，第二および第三の定電流源の
電流値をほぼ等しく設定することを特徴とする差動増幅
回路。 - 【請求項２】 差動回路を構成する第一および第二の
トランジスタと、前記第一および第二のトランジスタの
ソースにそれぞれ接続した第一および第二の定電流源と
、前記第一および第二のトランジスタのソースに前記第
一および第二のトランジスタと逆の導電方向となるよう
それぞれ一方の端子を接続し他方の端子を共通接続して
第三の定電流源に接続した第一および第二のダイオード
とを備え、前記第一，第二および第三の定電流源の電流
値をほぼ等しく設定することを特徴とする差動増幅回路
。 - 【請求項３】 前記第一および第二のトランジスタは
ＮＰＮ形のバイポーラトランジスタであり、前記第一お
よび第二のダイオードはコレクタとベースとを接続した
ＮＰＮ形のバイポーラトランジスタを１またはそれ以上
の個数を直列接続したものであることを特徴とする請求
項１記載の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040442A JPH04278706A (ja) | 1991-03-07 | 1991-03-07 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040442A JPH04278706A (ja) | 1991-03-07 | 1991-03-07 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04278706A true JPH04278706A (ja) | 1992-10-05 |
Family
ID=12580762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3040442A Pending JPH04278706A (ja) | 1991-03-07 | 1991-03-07 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04278706A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130209621A1 (en) * | 2010-07-08 | 2013-08-15 | Osamu Nakagiri | Beverage extraction filter |
-
1991
- 1991-03-07 JP JP3040442A patent/JPH04278706A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130209621A1 (en) * | 2010-07-08 | 2013-08-15 | Osamu Nakagiri | Beverage extraction filter |
| US9028897B2 (en) * | 2010-07-08 | 2015-05-12 | Ucc Ueshima Coffee Co., Ltd. | Beverage extraction filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH04278706A (ja) | 差動増幅回路 | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4573019A (en) | Current mirror circuit | |
| JPS6051309A (ja) | 利得制御回路 | |
| US4132907A (en) | Full wave rectifier circuit | |
| JP3400354B2 (ja) | 電流源回路 | |
| JPH05324108A (ja) | 定電流出力回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JPH05111260A (ja) | 全波整流回路 | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JP3016152B2 (ja) | クリップ回路 | |
| JPH0151207B2 (ja) | ||
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPS6242605A (ja) | 振幅制限回路 | |
| JPH0918252A (ja) | 高電圧演算増幅器の出力段 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH11355066A (ja) | 誤差増幅回路 | |
| JPS63245105A (ja) | 片側出力差動増幅器 | |
| JPH04266208A (ja) | リミッタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981027 |