JPH04267589A - プリント回路基板 - Google Patents

プリント回路基板

Info

Publication number
JPH04267589A
JPH04267589A JP3028513A JP2851391A JPH04267589A JP H04267589 A JPH04267589 A JP H04267589A JP 3028513 A JP3028513 A JP 3028513A JP 2851391 A JP2851391 A JP 2851391A JP H04267589 A JPH04267589 A JP H04267589A
Authority
JP
Japan
Prior art keywords
printed circuit
layer
circuit board
circuit substrate
footprint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3028513A
Other languages
English (en)
Other versions
JP2539101B2 (ja
Inventor
Hiroyuki Okada
博行 岡田
Junichi Tashiro
順一 田代
Hidehiko Kira
秀彦 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3028513A priority Critical patent/JP2539101B2/ja
Publication of JPH04267589A publication Critical patent/JPH04267589A/ja
Application granted granted Critical
Publication of JP2539101B2 publication Critical patent/JP2539101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、各種電子機器の回路構
成に広く使用されるプリント回路基板に関する。
【0002】最近、特に各種電子機器の軽量小型化に伴
って装着されるプリント板や実装される部品の小型,高
密度化が進んでおり、表面実装技術(SMT)によるプ
リント板が主流となりつつある。このSMTプリント板
に実装される電子部品は二方向リード(SOP),四方
向リード(QFP)等があるが、これらのリードピッチ
は最小のものでも0.5mm程度であり、最近ではさら
にリードピッチを小さく(0.3〜0.1mm)できる
ものとして、TAB(Tape Autmated B
onding)法でリードを形成した部品(以下TAB
部品と略称する)の採用が図られつつある。リードピッ
チが0.5mm程度までは、半田ペーストを印刷で供給
する方法が一般的であり可能であるが、TAB部品のリ
ードピッチでは印刷が非常に困難であるため、微細ピッ
チのTAB部品は一辺若しくは複数辺のリード列を同時
に接合可能なギャングボンディング方式が用いられるこ
とが多い。
【0003】しかるに、多層プリント基板(以下基板と
略称する)であると内層の電源層銅箔へ熱放散されてボ
ンディングツールの温度低下を招き、その結果良好な半
田付けを得るにはツール温度を400°C以上に設定し
なければならず、基板のレジスト膜やガラスエポキシ基
材が損傷したりパターン剥離等が発生し易いので、ボン
ディングツールへの熱放散を無くして基板の信頼性を確
保することができる新しいプリント回路基板が必要とさ
れている。
【0004】
【従来の技術】従来広く使用されているプリント回路基
板は、例えば四層の場合においては図3(a) に示す
ように一方の面にTAB部品1の側面から四方向に突出
して配列されたリード1−1 と接合するフットプリン
ト2−1aと、図示していない配線パターンを例えばガ
ラスエポキシ基材の一方の面に印刷して、図3(b) 
に示す如く前記フットプリント2−1a以外の全面にレ
ジスト膜2−1bが施された表面層2−1 と、ガラス
エポキシ基材の前記TAB部品1が実装される領域全体
に電源供給用の銅箔を両面に張りつけてそれぞれ電源層
2−2aを形成した内層2−2 と、裏面となる側に図
示していない配線パターンを印刷して全面にレジスト膜
2−3aを施した第二の表面層2−3 とを位置合わせ
して積層されている。
【0005】
【発明が解決しようとする課題】以上説明した従来のプ
リント回路基板で問題となるのは、内層2−2 の部品
実装領域全体に銅箔を張りつけてそれぞれの電源層2−
2aを形成しているため、図4に示すように基板のフッ
トプリント2−1aにTAB部品1のリード1−1 を
接合する時には、ボンディングツール3の熱が表面層2
−1 から矢印の如く伝搬して、内層2−2 に形成し
た熱伝導性の優れた銅箔よりなる電源層2−2aを伝わ
って放熱されるからボンディングツール3自体の温度低
下を招くこととなる。
【0006】そのため、良好な半田付けを得るにはボン
ディングツール3の温度を400°C以上に設定しなけ
ればならず、その熱により基板表面のレジスト膜2−1
bやガラスエポキシ基材が損傷したり、図示していない
パターン等の剥離が発生し易いという問題が生じている
【0007】本発明は上記のような問題点に鑑み、TA
B部品のリード接合用ボンディングツールへの熱放散を
無くして基板の損傷を防止することが簡単且つ、安価に
行える新しいプリント回路基板の提供を目的とする。
【0008】
【課題を解決するための手段】本発明は、図1に示すよ
うに表裏となる一対の表面層と複数の内層を積層した多
層プリント基板において、上記内層12−2には該表面
層2−1 に形成されたTAB部品1のリード1−1 
と接合するフットプリント2−1aの形成エリアと対応
する位置の導体を除去した電源層12−2aを設ける。
【0009】
【作用】本発明では、表面層2−1 の下部に積層され
た内層12−2には、当該表面層2−1 に形成された
フットプリント2−1aの形成エリアと対応する位置の
導体が除去された電源層12−2aが設けられているの
で、図4に示すようにフットプリント2−1aにTAB
部品1のリード1−1 を当接させてボンディングツー
ル3により熱接合すると、このボンディングツールの下
部には熱伝導の優れた電源層12−2aが介在しないか
ら熱放散が最小となる。
【0010】したがって、前記リード1−1 とフット
プリント2−1aの接合温度と同一に上記ボンディング
ツールの温度に設定することができるから、良好な接合
が得られるから基板表面のレジスト膜2−1bやパター
ンおよび絶縁基材の損傷を防止することが可能となる。
【0011】
【実施例】以下、図1および図2について本発明の実施
例を詳細に説明する。図1は本実施例によるプリント回
路基板を示す模式図、図2は本実施例の内層の斜視図を
示し、図中において、図3と同一部材には同一記号が付
してあるが、その他の12−2aは電源層である。
【0012】本発明のプリント回路基板は、例えば四層
の場合には図1(a)に示すようにTAB部品1のリー
ド1−1 と接合するフットプリント2−1aと図示し
ていない配線パターンを表面に印刷して、図1(b) 
に示す如くフットプリント2−1a以外の全面にレジス
ト膜2−1bを施した従来と同一の第一の表面層2−1
 と、裏面となる側に図示していない配線パターンを印
刷して全面にレジスト膜2−3aを施した同じく従来と
同一の第二の表面層2−3 との間に、図2に示すよう
にガラスエポキシ基材の両面に銅箔を張りつけて、表面
層2−1 に形成される各フットプリント2−1aの形
成エリアと対応する位置の前記銅箔を除去して電源層1
2−2aを設けた内層12−2を、図1(b) に示す
ようにそれぞれ位置合わせして積層している。
【0013】その結果、フットプリント2−1aとTA
B部品のリードを熱接合するボンディングツールの下部
には電源層12−2aが介在しないから、ボンディング
ツールは良好な接合が得られる温度に設定できるから基
板の信頼性を確保することができる。
【0014】以上、図示実施例に基づき説明したが、本
発明は上記実施例の態様のみに限定されるものでなく、
例えば電源層12−2aの銅箔削除部はTAB部品の投
影大きさにしても良く、フットプリント2−1a形成エ
リアに限定しなくても良い。
【0015】
【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な構成で、TAB部品の熱接合用ボン
ディングツールの設定温度を低く抑えることが可能とな
って、基板の信頼性を確保することができる等の利点が
あり、著しい経済的及び、信頼性向上の効果が期待でき
るプリント回路基板を提供することができる。
【図面の簡単な説明】
【図1】  本発明の一実施例によるプリント回路基板
を示す図である。
【図2】  本実施例の内層を示す斜視図である。
【図3】  従来のプリント回路基板を示す模式図であ
る。
【図4】  問題点を説明する模式的側断面図である。
【符号の説明】
1はTAB部品、 1−1 はリード、 2−1,2−3 は表面層、 2−1aはフットプリント、            
  2−1b,2−3a はレジスト膜、 3はボンディングツール、 12−2は内層、                 
       12−2aは電源層、

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】    表裏となる一対の表面層と複数の
    内層を積層した多層プリント基板において、上記内層(
    12−2)には該表面層(2−1) に形成された電子
    部品接合用のフットプリント(2−1a)形成エリアと
    対応する位置の導体が除去された電源層(12−2a)
     を設けたことを特徴とするプリント回路基板。
JP3028513A 1991-02-22 1991-02-22 プリント回路基板 Expired - Fee Related JP2539101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3028513A JP2539101B2 (ja) 1991-02-22 1991-02-22 プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3028513A JP2539101B2 (ja) 1991-02-22 1991-02-22 プリント回路基板

Publications (2)

Publication Number Publication Date
JPH04267589A true JPH04267589A (ja) 1992-09-24
JP2539101B2 JP2539101B2 (ja) 1996-10-02

Family

ID=12250767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3028513A Expired - Fee Related JP2539101B2 (ja) 1991-02-22 1991-02-22 プリント回路基板

Country Status (1)

Country Link
JP (1) JP2539101B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61109169A (ja) * 1984-10-31 1986-05-27 エヌ・シー・アール・コーポレーション Pos端末装置の顧客情報入力システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61109169A (ja) * 1984-10-31 1986-05-27 エヌ・シー・アール・コーポレーション Pos端末装置の顧客情報入力システム

Also Published As

Publication number Publication date
JP2539101B2 (ja) 1996-10-02

Similar Documents

Publication Publication Date Title
JPH07135376A (ja) 複合プリント回路板とその製造方法
JP3289858B2 (ja) マルチチップモジュールの製造方法およびプリント配線板への実装方法
JPS61148706A (ja) フレキシブル・ケーブルを有するディスプレイ組立体
JP2001077228A (ja) 半導体パッケージ用プリント配線板およびその製造方法
JP4046854B2 (ja) ピン付きプリント配線板の製造方法
JP2539101B2 (ja) プリント回路基板
JP2004193213A (ja) Tab用テープキャリアおよびその製造方法
JPH09232711A (ja) 特に電子制御装置内で使用される装置
US6755229B2 (en) Method for preparing high performance ball grid array board and jig applicable to said method
JP2848346B2 (ja) 電子部品の実装方法
JP4663183B2 (ja) Tabテープキャリアの反り防止方法及びtabテープキャリア
JPH05315481A (ja) フィルムキャリア半導体装置及びその製造方法
JPH0249741Y2 (ja)
JPS6317589A (ja) 二層プリント回路基板
JPH0314292A (ja) 高密度実装モジュールの製造方法
JPS58216493A (ja) プリント回路用積層基板およびこの積層基板を使用したフレキシブル電気回路板の製造方法
JPS62102589A (ja) 両面接続式可撓性回路基板の製造法
JPH0629443A (ja) 混成集積回路の製造方法
JPH03255691A (ja) プリント配線板
JP2002280704A (ja) 表面実装用電子部品の実装構造および実装方法
JPH04314387A (ja) 表面実装用プリント板
JP2003077959A (ja) Tabテープキャリアの反り防止方法及びtabテープキャリア
JPH0744319B2 (ja) 表面実装用プリント配線基板
JPS6224691A (ja) チツプキヤリアの実装方法
JPH06314750A (ja) 半導体素子搭載用基板及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960514

LAPS Cancellation because of no payment of annual fees