JP2002280704A - 表面実装用電子部品の実装構造および実装方法 - Google Patents
表面実装用電子部品の実装構造および実装方法Info
- Publication number
- JP2002280704A JP2002280704A JP2001083294A JP2001083294A JP2002280704A JP 2002280704 A JP2002280704 A JP 2002280704A JP 2001083294 A JP2001083294 A JP 2001083294A JP 2001083294 A JP2001083294 A JP 2001083294A JP 2002280704 A JP2002280704 A JP 2002280704A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- chip
- component
- electronic component
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 表面実装用電子部品を積層した積層部品を形
成し、この積層部品を単体の表面実装用電子部品として
印刷配線板に実装し、実装基板の小型化を図ることによ
り、電子機器の小型化を実現する表面実装用電子部品の
実装構造を提供する。 【解決手段】 両端に電極を有する表面実装用電子部品
（チップ部品）３，４に、表面実装用電子部品（チップ
ＩＣ）２を半田付けで接着して積層部品７を形成し、積
層部品７を１個の表面実装用電子部品として印刷配線板
（プリント基板）６に半田付けして構成する。
成し、この積層部品を単体の表面実装用電子部品として
印刷配線板に実装し、実装基板の小型化を図ることによ
り、電子機器の小型化を実現する表面実装用電子部品の
実装構造を提供する。 【解決手段】 両端に電極を有する表面実装用電子部品
（チップ部品）３，４に、表面実装用電子部品（チップ
ＩＣ）２を半田付けで接着して積層部品７を形成し、積
層部品７を１個の表面実装用電子部品として印刷配線板
（プリント基板）６に半田付けして構成する。
Description
【０００１】
【発明の属する技術分野】この発明は表面実装用電子部
品（チップ部品）を印刷配線板に実装する表面実装用電
子部品の実装構造および実装方法に係り、特に表面実装
用電子部品（チップ部品）を積層して積層部品とし、こ
の積層部品を単体の表面実装部品（チップ部品）として
扱う表面実装用電子部品の実装構造および実装方法に関
する。
品（チップ部品）を印刷配線板に実装する表面実装用電
子部品の実装構造および実装方法に係り、特に表面実装
用電子部品（チップ部品）を積層して積層部品とし、こ
の積層部品を単体の表面実装部品（チップ部品）として
扱う表面実装用電子部品の実装構造および実装方法に関
する。
【０００２】
【従来の技術】従来、チップ抵抗器、チップコンデン
サ、チップＩＣ等の表面実装用電子部品（チップ部品）
を印刷配線板（プリント基板）に実装する場合、個々の
チップ部品の電極を印刷配線板（プリント基板）のラン
ドパターンに位置合わせし、チップ部品をチップマウン
タを用いて印刷配線板（プリント基板）上に配置し、リ
フローによりチップ部品の電極を印刷配線板（プリント
基板）のランドパターンに半田付けする表面実装用電子
部品の実装構造が知られている。
サ、チップＩＣ等の表面実装用電子部品（チップ部品）
を印刷配線板（プリント基板）に実装する場合、個々の
チップ部品の電極を印刷配線板（プリント基板）のラン
ドパターンに位置合わせし、チップ部品をチップマウン
タを用いて印刷配線板（プリント基板）上に配置し、リ
フローによりチップ部品の電極を印刷配線板（プリント
基板）のランドパターンに半田付けする表面実装用電子
部品の実装構造が知られている。
【０００３】図６に従来の表面実装用電子部品の実装構
造の一実装図を示す。（ａ）図に実装構造の上面図、
（ｂ）図に実装構造の側面図を示す。図６において、表
面実装用電子部品の実装構造５０は、印刷配線板（プリ
ント基板）５５の表面に表面実装用電子部品であるチッ
プＩＣ５１、チップ部品５２、チップ部品５３が実装さ
れている。
造の一実装図を示す。（ａ）図に実装構造の上面図、
（ｂ）図に実装構造の側面図を示す。図６において、表
面実装用電子部品の実装構造５０は、印刷配線板（プリ
ント基板）５５の表面に表面実装用電子部品であるチッ
プＩＣ５１、チップ部品５２、チップ部品５３が実装さ
れている。
【０００４】チップＩＣ５１、チップ部品５２およびチ
ップ部品５３は、それぞれ電極（ＩＣ５１は不図示）５
２Ａ，５２Ｂ，５３Ａ，５３Ｂが導電性接着剤（半田ペ
ースト）５４で印刷配線板（プリント基板）５５の表面
に形成したランドパターンに半田付けされる。
ップ部品５３は、それぞれ電極（ＩＣ５１は不図示）５
２Ａ，５２Ｂ，５３Ａ，５３Ｂが導電性接着剤（半田ペ
ースト）５４で印刷配線板（プリント基板）５５の表面
に形成したランドパターンに半田付けされる。
【０００５】
【発明が解決しようとする課題】従来の表面実装用電子
部品の実装構造５０は、チップＩＣ５１、チップ部品５
２またはチップ部品５３の個々の電子部品がそれぞれ独
立して印刷配線板（プリント基板）５５の表面に実装さ
れるため、印刷配線板（プリント基板）５５の実装面積
は、電子部品それぞれの実装面積の合計よりも大きな実
装面積が必要となり、表面実装用電子部品を実装した実
装基板を用いた電子機器の小型化、特に印刷配線板（プ
リント基板）５５の面方向の小型化要望に対応できない
課題がある。
部品の実装構造５０は、チップＩＣ５１、チップ部品５
２またはチップ部品５３の個々の電子部品がそれぞれ独
立して印刷配線板（プリント基板）５５の表面に実装さ
れるため、印刷配線板（プリント基板）５５の実装面積
は、電子部品それぞれの実装面積の合計よりも大きな実
装面積が必要となり、表面実装用電子部品を実装した実
装基板を用いた電子機器の小型化、特に印刷配線板（プ
リント基板）５５の面方向の小型化要望に対応できない
課題がある。
【０００６】この発明はこのような課題を解決するため
になされたもので、その目的は表面実装用電子部品を積
層した積層部品を形成し、この積層部品を単体の表面実
装用電子部品として印刷配線板に実装し、実装基板の小
型化を図ることにより、電子機器の小型化を実現する表
面実装用電子部品の実装構造および実装方法を提供する
ことにある。
になされたもので、その目的は表面実装用電子部品を積
層した積層部品を形成し、この積層部品を単体の表面実
装用電子部品として印刷配線板に実装し、実装基板の小
型化を図ることにより、電子機器の小型化を実現する表
面実装用電子部品の実装構造および実装方法を提供する
ことにある。
【０００７】
【課題を解決するための手段】前記課題を解決するため
この発明に係る表面実装用電子部品の実装構造は、表面
実装用電子部品を印刷配線板の表面または裏面に実装す
る表面実装用電子部品の実装構造であって、両端に電極
を有する表面実装用電子部品に少なくとも１個の表面実
装用電子部品を積層した積層部品を、単体の表面実装用
電子部品として扱うことを特徴とする。
この発明に係る表面実装用電子部品の実装構造は、表面
実装用電子部品を印刷配線板の表面または裏面に実装す
る表面実装用電子部品の実装構造であって、両端に電極
を有する表面実装用電子部品に少なくとも１個の表面実
装用電子部品を積層した積層部品を、単体の表面実装用
電子部品として扱うことを特徴とする。
【０００８】この発明に係る表面実装用電子部品の実装
構造は、２個以上の表面実装用電子部品を半田付けで接
着して積層部品を形成し、この積層部品を１個の表面実
装用電子部品として扱い、印刷配線板に実装するので、
実装基板の小型化を図り、実装基板を搭載する電子機器
の小型化を実現することができる。
構造は、２個以上の表面実装用電子部品を半田付けで接
着して積層部品を形成し、この積層部品を１個の表面実
装用電子部品として扱い、印刷配線板に実装するので、
実装基板の小型化を図り、実装基板を搭載する電子機器
の小型化を実現することができる。
【０００９】また、この発明に係る両端に電極を有する
表面実装用電子部品は、チップ抵抗器やチップコンデン
サ等の受動素子、チップ発光ダイオードやチップフォト
ダイオード等の能動素子、または電極を介して上に積層
される表面実装用電子部品と印刷配線板との導通を取る
だけのダミー素子であることを特徴とする。
表面実装用電子部品は、チップ抵抗器やチップコンデン
サ等の受動素子、チップ発光ダイオードやチップフォト
ダイオード等の能動素子、または電極を介して上に積層
される表面実装用電子部品と印刷配線板との導通を取る
だけのダミー素子であることを特徴とする。
【００１０】この発明に係る両端に電極を有する表面実
装用電子部品は、チップ抵抗器やチップコンデンサ等の
受動素子、チップ発光ダイオードやチップフォトダイオ
ード等の能動素子の他に、電極を介して上に積層される
表面実装用電子部品と印刷配線板との導通を取るだけの
ダミー素子を用いるので、複数の電極を有するチップＩ
Ｃと受動素子や能動素子のチップ部品を積層して積層部
品を構成する場合、受動素子や能動素子のチップ部品が
積層されないチップＩＣの電極にダミー素子のチップ部
品を積層し、チップＩＣの電極と印刷配線板のランドパ
ターンの導通を取ることができ、表面実装用電子部品の
実装構造の展開を図ることができる。
装用電子部品は、チップ抵抗器やチップコンデンサ等の
受動素子、チップ発光ダイオードやチップフォトダイオ
ード等の能動素子の他に、電極を介して上に積層される
表面実装用電子部品と印刷配線板との導通を取るだけの
ダミー素子を用いるので、複数の電極を有するチップＩ
Ｃと受動素子や能動素子のチップ部品を積層して積層部
品を構成する場合、受動素子や能動素子のチップ部品が
積層されないチップＩＣの電極にダミー素子のチップ部
品を積層し、チップＩＣの電極と印刷配線板のランドパ
ターンの導通を取ることができ、表面実装用電子部品の
実装構造の展開を図ることができる。
【００１１】さらに、この発明に係る表面実装用電子部
品の実装方法は、両端に電極を有する表面実装用電子部
品に少なくとも１個の表面実装用電子部品を積層して積
層部品を形成するステップと、積層部品を単体の表面実
装用電子部品として印刷配線板に実装するステップとを
備えたことを特徴とする。
品の実装方法は、両端に電極を有する表面実装用電子部
品に少なくとも１個の表面実装用電子部品を積層して積
層部品を形成するステップと、積層部品を単体の表面実
装用電子部品として印刷配線板に実装するステップとを
備えたことを特徴とする。
【００１２】この発明に係る表面実装用電子部品の実装
方法は、両端に電極を有する表面実装用電子部品に少な
くとも１個の表面実装用電子部品を積層して積層部品を
形成するステップと、積層部品を単体の表面実装用電子
部品として印刷配線板に実装するステップとを備えたの
で、２個以上の表面実装用電子部品（チップ部品）を積
層して１個の積層部品とし、積層部品を単体の表面実装
用電子部品として印刷配線板に実装することができ、実
装基板の小型化を図り、実装基板を搭載する電子機器の
小型化を実現することができる。
方法は、両端に電極を有する表面実装用電子部品に少な
くとも１個の表面実装用電子部品を積層して積層部品を
形成するステップと、積層部品を単体の表面実装用電子
部品として印刷配線板に実装するステップとを備えたの
で、２個以上の表面実装用電子部品（チップ部品）を積
層して１個の積層部品とし、積層部品を単体の表面実装
用電子部品として印刷配線板に実装することができ、実
装基板の小型化を図り、実装基板を搭載する電子機器の
小型化を実現することができる。
【００１３】
【発明の実施の形態】以下、この発明の実施の形態を添
付図面に基づいて説明する。図１はこの発明に係る表面
実装用電子部品の実装構造の一実施の形態構成図であ
る。（ａ）図は上面図、（ｂ）図は側面図である。
付図面に基づいて説明する。図１はこの発明に係る表面
実装用電子部品の実装構造の一実施の形態構成図であ
る。（ａ）図は上面図、（ｂ）図は側面図である。
【００１４】図１において、表面実装用電子部品の実装
構造１は、両端に電極を有する表面実装用電子部品（チ
ップ部品）３，４に、表面実装用電子部品（チップＩ
Ｃ）２を半田付けで接着して積層部品７を形成し、積層
部品７を１個の表面実装用電子部品として印刷配線板
（プリント基板）６に半田付けして構成する。
構造１は、両端に電極を有する表面実装用電子部品（チ
ップ部品）３，４に、表面実装用電子部品（チップＩ
Ｃ）２を半田付けで接着して積層部品７を形成し、積層
部品７を１個の表面実装用電子部品として印刷配線板
（プリント基板）６に半田付けして構成する。
【００１５】積層部品７は、チップ部品３，４の電極３
Ａ，３Ｂ，４Ａ，４ＢまたはチップＩＣ２の対応するそ
れぞれの電極（２Ａ，２Ｂ）に導電性ペースト（半田ペ
ースト）５を付着し、チップマウンタでチップ部品３，
４またはチップＩＣ２（図１では、チップ部品３，４）
を吸着して運び、電極同士の位置合わせをして配置した
後、半田ペースト５を溶融して半田付けし、固定して形
成する。
Ａ，３Ｂ，４Ａ，４ＢまたはチップＩＣ２の対応するそ
れぞれの電極（２Ａ，２Ｂ）に導電性ペースト（半田ペ
ースト）５を付着し、チップマウンタでチップ部品３，
４またはチップＩＣ２（図１では、チップ部品３，４）
を吸着して運び、電極同士の位置合わせをして配置した
後、半田ペースト５を溶融して半田付けし、固定して形
成する。
【００１６】積層部品７を１個の表面実装用電子部品と
して扱い、プリント基板６のランドパターン（不図示）
に半田ペースト５を付着し、チップマウンタで積層部品
７のチップ部品３，４側をプリント基板６のランドパタ
ーン側に対向させて運び、チップ部品３，４の電極３
Ａ，３Ｂ，４Ａ，４Ｂとランドパターンとの位置合わせ
をして配置した後、半田ペースト５を溶融して半田付け
し、固定して実装基板を構成する。
して扱い、プリント基板６のランドパターン（不図示）
に半田ペースト５を付着し、チップマウンタで積層部品
７のチップ部品３，４側をプリント基板６のランドパタ
ーン側に対向させて運び、チップ部品３，４の電極３
Ａ，３Ｂ，４Ａ，４Ｂとランドパターンとの位置合わせ
をして配置した後、半田ペースト５を溶融して半田付け
し、固定して実装基板を構成する。
【００１７】表面実装用電子部品の実装構造１は、チッ
プ部品３，４とチップＩＣ２を積層して積層部品７とし
たので、積層部品７をプリント基板６に実装すると、チ
ップＩＣ２の実装面積で、チップ部品３，４およびチッ
プＩＣ２を実装することができる。
プ部品３，４とチップＩＣ２を積層して積層部品７とし
たので、積層部品７をプリント基板６に実装すると、チ
ップＩＣ２の実装面積で、チップ部品３，４およびチッ
プＩＣ２を実装することができる。
【００１８】このように、この発明に係る表面実装用電
子部品の実装構造１は、２個以上の表面実装用電子部品
２，３，４を半田付けで接着して積層部品７を形成し、
この積層部品７を１個の表面実装用電子部品として扱
い、印刷配線板６に実装するので、実装基板の小型化を
図り、実装基板を搭載する電子機器の小型化を実現する
ことができる。
子部品の実装構造１は、２個以上の表面実装用電子部品
２，３，４を半田付けで接着して積層部品７を形成し、
この積層部品７を１個の表面実装用電子部品として扱
い、印刷配線板６に実装するので、実装基板の小型化を
図り、実装基板を搭載する電子機器の小型化を実現する
ことができる。
【００１９】図２はこの発明が適用される回路の回路図
である。（ａ）図はＩＣが２ピンの回路図、（ｂ）図は
ＩＣが４ピンの回路図を示す。（ａ）図では、チップＩ
Ｃの電源（Ｖ＋とＶ−）ピン間にチップ抵抗器Ｒおよび
チップコンデンサＣが並列接続される状態を想定する。
（ｂ）図では、チップＩＣの２ピン間にチップコンデン
サＣが接続されるとともに、チップＩＣの電源（Ｖ＋と
Ｖ−）ピン間にチップ部品のダミー素子８が接続される
状態を想定する。
である。（ａ）図はＩＣが２ピンの回路図、（ｂ）図は
ＩＣが４ピンの回路図を示す。（ａ）図では、チップＩ
Ｃの電源（Ｖ＋とＶ−）ピン間にチップ抵抗器Ｒおよび
チップコンデンサＣが並列接続される状態を想定する。
（ｂ）図では、チップＩＣの２ピン間にチップコンデン
サＣが接続されるとともに、チップＩＣの電源（Ｖ＋と
Ｖ−）ピン間にチップ部品のダミー素子８が接続される
状態を想定する。
【００２０】ダミー素子８は、両端に電極を有する絶縁
材料で構成したチップ部品であり、電極を介して上に積
層される表面実装用電子部品と印刷配線板との導通を取
るだけのチップ部品である。
材料で構成したチップ部品であり、電極を介して上に積
層される表面実装用電子部品と印刷配線板との導通を取
るだけのチップ部品である。
【００２１】図３は図２の回路図を積層部品として印刷
配線板に実装する説明図である。図３において、図２の
（ａ）図の回路図に適用した場合、チップＩＣ２がチッ
プＩＣ、チップ部品４がチップコンデンサＣに対応し、
チップ抵抗器Ｒは、チップ部品４の奥側に実装されてい
るものとする。チップＩＣ２の電極２Ｂとチップ部品４
の電極４Ｂが半田ペースト５で半田付け（反対側の電極
同士も同じ）されるので、チップＩＣ２とチップ部品４
とは、積層部品の状態で接続されることになる。
配線板に実装する説明図である。図３において、図２の
（ａ）図の回路図に適用した場合、チップＩＣ２がチッ
プＩＣ、チップ部品４がチップコンデンサＣに対応し、
チップ抵抗器Ｒは、チップ部品４の奥側に実装されてい
るものとする。チップＩＣ２の電極２Ｂとチップ部品４
の電極４Ｂが半田ペースト５で半田付け（反対側の電極
同士も同じ）されるので、チップＩＣ２とチップ部品４
とは、積層部品の状態で接続されることになる。
【００２２】また、チップ部品４の電極４Ｂと印刷配線
板６のランドパターン６Ｂが半田ペースト５で半田付け
（反対側の電極同士も同じ）されるので、チップＩＣ２
の電極２Ｂと印刷配線板６のランドパターン６Ｂ間に距
離ｈがあっても、チップ部品４の電極４Ｂを介して半田
ペースト５で導通を取ることができる。
板６のランドパターン６Ｂが半田ペースト５で半田付け
（反対側の電極同士も同じ）されるので、チップＩＣ２
の電極２Ｂと印刷配線板６のランドパターン６Ｂ間に距
離ｈがあっても、チップ部品４の電極４Ｂを介して半田
ペースト５で導通を取ることができる。
【００２３】一方、図２の（ｂ）図の回路図に適用した
場合、チップＩＣ２がチップＩＣ、チップ部品４がダミ
ー素子８に対応し、チップコンデンサＣは、ダミー素子
８の奥側に実装されているものとする。チップＩＣ２の
電極２Ｂとダミー素子８の電極４Ｂが半田ペースト５で
半田付け（反対側の電極同士も同じ）されるので、チッ
プＩＣ２とダミー素子８とは、積層部品の状態で接続さ
れることになる。
場合、チップＩＣ２がチップＩＣ、チップ部品４がダミ
ー素子８に対応し、チップコンデンサＣは、ダミー素子
８の奥側に実装されているものとする。チップＩＣ２の
電極２Ｂとダミー素子８の電極４Ｂが半田ペースト５で
半田付け（反対側の電極同士も同じ）されるので、チッ
プＩＣ２とダミー素子８とは、積層部品の状態で接続さ
れることになる。
【００２４】また、ダミー素子８の電極４Ｂと印刷配線
板６のランドパターン６Ｂが半田ペースト５で半田付け
（反対側の電極同士も同じ）されるので、チップＩＣ２
の電極２Ｂと印刷配線板６のランドパターン６Ｂ間に距
離ｈがあっても、ダミー素子８の電極４Ｂを介して半田
ペースト５で導通を取ることができる。
板６のランドパターン６Ｂが半田ペースト５で半田付け
（反対側の電極同士も同じ）されるので、チップＩＣ２
の電極２Ｂと印刷配線板６のランドパターン６Ｂ間に距
離ｈがあっても、ダミー素子８の電極４Ｂを介して半田
ペースト５で導通を取ることができる。
【００２５】したがって、ダミー素子８（チップ部品
４）を削除すると、チップＩＣ２の電極２Ｂと印刷配線
板６のランドパターン６Ｂの導通が取れず、図２の
（ｂ）図の回路図を実装基板上で動作させることができ
なくなる。
４）を削除すると、チップＩＣ２の電極２Ｂと印刷配線
板６のランドパターン６Ｂの導通が取れず、図２の
（ｂ）図の回路図を実装基板上で動作させることができ
なくなる。
【００２６】つまり、ダミー素子８を導入することによ
り、チップＩＣ２のピン（電極）数を増加しても、積層
部品を構成することができる。
り、チップＩＣ２のピン（電極）数を増加しても、積層
部品を構成することができる。
【００２７】このように、この発明に係る両端に電極を
有する表面実装用電子部品は、チップ抵抗器やチップコ
ンデンサ等の受動素子、チップ発光ダイオードやチップ
フォトダイオード等の能動素子の他に、電極を介して上
に積層される表面実装用電子部品ＩＣ２と印刷配線板６
との導通を取るだけのダミー素子８を用いるので、複数
の電極を有するチップＩＣ２と受動素子や能動素子のチ
ップ部品を積層して積層部品を構成する場合、受動素子
や能動素子のチップ部品が積層されないチップＩＣ２の
電極２Ｂにダミー素子８のチップ部品を積層し、チップ
ＩＣ２の電極２Ｂと印刷配線板６のランドパターン６Ｂ
の導通を取ることができ、表面実装用電子部品の実装構
造１の展開を図ることができる。
有する表面実装用電子部品は、チップ抵抗器やチップコ
ンデンサ等の受動素子、チップ発光ダイオードやチップ
フォトダイオード等の能動素子の他に、電極を介して上
に積層される表面実装用電子部品ＩＣ２と印刷配線板６
との導通を取るだけのダミー素子８を用いるので、複数
の電極を有するチップＩＣ２と受動素子や能動素子のチ
ップ部品を積層して積層部品を構成する場合、受動素子
や能動素子のチップ部品が積層されないチップＩＣ２の
電極２Ｂにダミー素子８のチップ部品を積層し、チップ
ＩＣ２の電極２Ｂと印刷配線板６のランドパターン６Ｂ
の導通を取ることができ、表面実装用電子部品の実装構
造１の展開を図ることができる。
【００２８】次に、表面実装用電子部品の実装方法につ
いて説明する。この発明に係る表面実装用電子部品の実
装方法は、両端に電極を有する表面実装用電子部品に少
なくとも１個の表面実装用電子部品を積層して積層部品
を形成するステップと、積層部品を単体の表面実装用電
子部品として印刷配線板に実装するステップとを備え
る。
いて説明する。この発明に係る表面実装用電子部品の実
装方法は、両端に電極を有する表面実装用電子部品に少
なくとも１個の表面実装用電子部品を積層して積層部品
を形成するステップと、積層部品を単体の表面実装用電
子部品として印刷配線板に実装するステップとを備え
る。
【００２９】図４はこの発明に係る表面実装用電子部品
の実装方法を適用した部品実装説明図である。（ａ）図
は積層部品を形成するステップの実装説明図、（ｂ）は
積層部品を印刷配線板に実装するステップの実装説明図
である。
の実装方法を適用した部品実装説明図である。（ａ）図
は積層部品を形成するステップの実装説明図、（ｂ）は
積層部品を印刷配線板に実装するステップの実装説明図
である。
【００３０】（ａ）図において、チップＩＣ２の電極に
半田ペースト５を付着し、両端に電極を有するチップ部
品４の電極４Ａ，４Ｂを半田ペースト５上に配置した
後、半田ペースト５を溶融してチップＩＣ２とチップ部
品４とを積層した積層部品７を形成する。
半田ペースト５を付着し、両端に電極を有するチップ部
品４の電極４Ａ，４Ｂを半田ペースト５上に配置した
後、半田ペースト５を溶融してチップＩＣ２とチップ部
品４とを積層した積層部品７を形成する。
【００３１】続いて、（ｂ）図において、積層部品７を
単体のチップ部品として扱い、印刷配線板６のランドパ
ターンに半田ペースト５を付着し、積層部品７の両端に
電極を有するチップ部品４の電極４Ａ，４Ｂを半田ペー
スト５上に配置した後、半田ペースト５を溶融して積層
部品７を印刷配線板６に実装する。
単体のチップ部品として扱い、印刷配線板６のランドパ
ターンに半田ペースト５を付着し、積層部品７の両端に
電極を有するチップ部品４の電極４Ａ，４Ｂを半田ペー
スト５上に配置した後、半田ペースト５を溶融して積層
部品７を印刷配線板６に実装する。
【００３２】図５はこの発明に係る表面実装用電子部品
の実装方法を適用した表面実装用電子部品の実装の一実
施の形態工程図である。図５において、工程１では、複
数のチップ部品Ａ（チップＩＣ）を、電極ＡD側を上に
して配置し、スクリーン印刷マスク１１で覆い、スクリ
ーン印刷マスク１１を水平方向にスライドさせながらス
キージ１０で半田ペースト１２を電極ＡDに付着する。
の実装方法を適用した表面実装用電子部品の実装の一実
施の形態工程図である。図５において、工程１では、複
数のチップ部品Ａ（チップＩＣ）を、電極ＡD側を上に
して配置し、スクリーン印刷マスク１１で覆い、スクリ
ーン印刷マスク１１を水平方向にスライドさせながらス
キージ１０で半田ペースト１２を電極ＡDに付着する。
【００３３】工程２では、半田ペースト１２を付着した
電子部品Ａの電極ＡDに、チップマウンタでチップ部品
Ｂを配する。
電子部品Ａの電極ＡDに、チップマウンタでチップ部品
Ｂを配する。
【００３４】工程３では、熱風により半田ペースト１２
を溶融させ、チップ部品Ａの電極とチップ部品Ｂの電極
を半田付けしてチップ部品Ａで繋がった複数の積層部品
１３を形成する。
を溶融させ、チップ部品Ａの電極とチップ部品Ｂの電極
を半田付けしてチップ部品Ａで繋がった複数の積層部品
１３を形成する。
【００３５】工程４では、分割機を用いてチップ部品Ｂ
が積層された複数のチップ部品Ａを分割して個々の積層
部品１３を得る。
が積層された複数のチップ部品Ａを分割して個々の積層
部品１３を得る。
【００３６】工程５では、積層部品１３を１個のチップ
部品として扱い、工程１〜工程３と同様の工程を用いて
積層部品１３を印刷配線板１４のランドパターン上に付
着させた半田ペースト１２に配し、熱風により半田ペー
スト１２を溶融させ、積層部品１３を印刷配線板１４に
実装する。
部品として扱い、工程１〜工程３と同様の工程を用いて
積層部品１３を印刷配線板１４のランドパターン上に付
着させた半田ペースト１２に配し、熱風により半田ペー
スト１２を溶融させ、積層部品１３を印刷配線板１４に
実装する。
【００３７】このように、この発明に係る表面実装用電
子部品の実装方法は、両端に電極を有する表面実装用電
子部品に少なくとも１個の表面実装用電子部品を積層し
て積層部品を形成するステップと、積層部品を単体の表
面実装用電子部品として印刷配線板に実装するステップ
とを備えたので、２個以上の表面実装用電子部品（チッ
プ部品）を積層して１個の積層部品とし、積層部品を単
体の表面実装用電子部品として印刷配線板に実装するこ
とができ、実装基板の小型化を図り、実装基板を搭載す
る電子機器の小型化を実現することができる。
子部品の実装方法は、両端に電極を有する表面実装用電
子部品に少なくとも１個の表面実装用電子部品を積層し
て積層部品を形成するステップと、積層部品を単体の表
面実装用電子部品として印刷配線板に実装するステップ
とを備えたので、２個以上の表面実装用電子部品（チッ
プ部品）を積層して１個の積層部品とし、積層部品を単
体の表面実装用電子部品として印刷配線板に実装するこ
とができ、実装基板の小型化を図り、実装基板を搭載す
る電子機器の小型化を実現することができる。
【００３８】
【発明の効果】以上説明したように、この発明に係る表
面実装用電子部品の実装構造は、２個以上の表面実装用
電子部品を半田付けで接着して積層部品を形成し、この
積層部品を１個の表面実装用電子部品として扱い、印刷
配線板に実装するので、実装基板の小型化を図り、実装
基板を搭載する電子機器の小型化を実現することができ
る。
面実装用電子部品の実装構造は、２個以上の表面実装用
電子部品を半田付けで接着して積層部品を形成し、この
積層部品を１個の表面実装用電子部品として扱い、印刷
配線板に実装するので、実装基板の小型化を図り、実装
基板を搭載する電子機器の小型化を実現することができ
る。
【００３９】また、この発明に係る両端に電極を有する
表面実装用電子部品は、チップ抵抗器やチップコンデン
サ等の受動素子、チップ発光ダイオードやチップフォト
ダイオード等の能動素子の他に、電極を介して上に積層
される表面実装用電子部品と印刷配線板との導通を取る
だけのダミー素子を用いるので、複数の電極を有するチ
ップＩＣと受動素子や能動素子のチップ部品を積層して
積層部品を構成する場合、受動素子や能動素子のチップ
部品が積層されないチップＩＣの電極にダミー素子のチ
ップ部品を積層し、チップＩＣの電極と印刷配線板のラ
ンドパターンの導通を取ることができ、表面実装用電子
部品の実装構造の展開を図ることができる。
表面実装用電子部品は、チップ抵抗器やチップコンデン
サ等の受動素子、チップ発光ダイオードやチップフォト
ダイオード等の能動素子の他に、電極を介して上に積層
される表面実装用電子部品と印刷配線板との導通を取る
だけのダミー素子を用いるので、複数の電極を有するチ
ップＩＣと受動素子や能動素子のチップ部品を積層して
積層部品を構成する場合、受動素子や能動素子のチップ
部品が積層されないチップＩＣの電極にダミー素子のチ
ップ部品を積層し、チップＩＣの電極と印刷配線板のラ
ンドパターンの導通を取ることができ、表面実装用電子
部品の実装構造の展開を図ることができる。
【００４０】さらに、この発明に係る表面実装用電子部
品の実装方法は、両端に電極を有する表面実装用電子部
品に少なくとも１個の表面実装用電子部品を積層して積
層部品を形成するステップと、積層部品を単体の表面実
装用電子部品として印刷配線板に実装するステップとを
備えたので、２個以上の表面実装用電子部品（チップ部
品）を積層して１個の積層部品とし、積層部品を単体の
表面実装用電子部品として印刷配線板に実装することが
でき、実装基板の小型化を図り、実装基板を搭載する電
子機器の小型化を実現することができる。
品の実装方法は、両端に電極を有する表面実装用電子部
品に少なくとも１個の表面実装用電子部品を積層して積
層部品を形成するステップと、積層部品を単体の表面実
装用電子部品として印刷配線板に実装するステップとを
備えたので、２個以上の表面実装用電子部品（チップ部
品）を積層して１個の積層部品とし、積層部品を単体の
表面実装用電子部品として印刷配線板に実装することが
でき、実装基板の小型化を図り、実装基板を搭載する電
子機器の小型化を実現することができる。
【図１】この発明に係る表面実装用電子部品の実装構造
の一実施の形態構成図
の一実施の形態構成図
【図２】この発明が適用される回路の回路図
【図３】図２の回路図を積層部品として印刷配線板に実
装する説明図
装する説明図
【図４】この発明に係る表面実装用電子部品の実装方法
を適用した部品実装説明図
を適用した部品実装説明図
【図５】この発明に係る表面実装用電子部品の実装方法
を適用した表面実装用電子部品の実装の一実施の形態工
程図
を適用した表面実装用電子部品の実装の一実施の形態工
程図
【図６】従来の表面実装用電子部品の実装構造の一実装
図
図
１ 表面実装用電子部品の実装構造 ２ 表面実装用電子部品（チップＩＣ） ２Ａ，２Ｂ 電極（チップＩＣ） ３，４ 表面実装用電子部品（チップ部品） ３Ａ，３Ｂ，４Ａ，４Ｂ 電極 ５，１２ 導電性（半田）ペースト ６，１４ 印刷配線板（プリント基板） ６Ｂ ランドパターン ７，１３ 積層部品 ８ ダミー素子 １０ スキージ １１ スクリーン印刷マスク
Claims (3)
- 【請求項１】 表面実装用電子部品を印刷配線板の表面
または裏面に実装する表面実装用電子部品の実装構造で
あって、 両端に電極を有する表面実装用電子部品に少なくとも１
個の表面実装用電子部品を積層した積層部品を、単体の
表面実装用電子部品として扱うことを特徴とする表面実
装用電子部品の実装構造。 - 【請求項２】 前記両端に電極を有する表面実装用電子
部品は、チップ抵抗器やチップコンデンサ等の受動素
子、チップ発光ダイオードやチップフォトダイオード等
の能動素子、または電極を介して上に積層される表面実
装用電子部品と前記印刷配線板との導通を取るだけのダ
ミー素子であることを特徴とする請求項１記載の表面実
装用電子部品の実装構造。 - 【請求項３】 表面実装用電子部品を印刷配線板に実装
する表面実装用電子部品の実装方法であって、 両端に電極を有する表面実装用電子部品に少なくとも１
個の表面実装用電子部品を積層して積層部品を形成する
ステップと、 前記積層部品を単体の表面実装用電子部品として前記印
刷配線板に実装するステップと、を備えたことを特徴と
する表面実装用電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001083294A JP2002280704A (ja) | 2001-03-22 | 2001-03-22 | 表面実装用電子部品の実装構造および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001083294A JP2002280704A (ja) | 2001-03-22 | 2001-03-22 | 表面実装用電子部品の実装構造および実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002280704A true JP2002280704A (ja) | 2002-09-27 |
Family
ID=18939132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001083294A Pending JP2002280704A (ja) | 2001-03-22 | 2001-03-22 | 表面実装用電子部品の実装構造および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002280704A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287740A (ja) * | 2009-06-11 | 2010-12-24 | Nec Corp | 半導体集積回路、プリント配線基板、プリント配線基板電源回路設計装置及び方法、およびプログラム |
| WO2020250947A1 (ja) * | 2019-06-14 | 2020-12-17 | キヤノン株式会社 | 半導体モジュールの製造方法、電子機器の製造方法、半導体モジュール、及び電子機器 |
-
2001
- 2001-03-22 JP JP2001083294A patent/JP2002280704A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287740A (ja) * | 2009-06-11 | 2010-12-24 | Nec Corp | 半導体集積回路、プリント配線基板、プリント配線基板電源回路設計装置及び方法、およびプログラム |
| WO2020250947A1 (ja) * | 2019-06-14 | 2020-12-17 | キヤノン株式会社 | 半導体モジュールの製造方法、電子機器の製造方法、半導体モジュール、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JPH11238994A (ja) | 表面実装用基板 | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP2002280704A (ja) | 表面実装用電子部品の実装構造および実装方法 | |
| JP2010219180A (ja) | 電子部品実装構造および電子部品実装方法ならびに基板接続用部品 | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| TW200841440A (en) | Semiconductor device incorporating an electronic component and fabrication method thereof | |
| JPH09260794A (ja) | 電子回路用基板 | |
| JP2006041059A (ja) | 電極端子の固定構造およびその固定方法 | |
| JP2004303944A (ja) | モジュール基板及びその製造方法 | |
| JPH0553269U (ja) | 高周波シールド構造を有する多層配線基板 | |
| JPH0231794Y2 (ja) | ||
| JPH0742162U (ja) | ハイブリッドｉｃの構造 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| US20060213058A1 (en) | Circuit board for surface-mount device to be mounted thereon | |
| JPH0751807Y2 (ja) | フレキシブル回路基板 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| EP2134146A1 (en) | Printed circuit board assembly and a method of assembling thereof | |
| JP2004241436A (ja) | 積層セラミック基板 | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JP2010219181A (ja) | 電子部品モジュールおよび電子部品実装方法 | |
| JPH0537111A (ja) | ハイブリツドｉｃの実装構造 | |
| JPS60143618A (ja) | 電子部品 | |
| JPS6281790A (ja) | 配線基板およびその製造方法ならびにその配線基板を組み込んだ電子部品 | |
| JP2005044855A (ja) | 多数個取りプリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080520 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080617 |