JPH04266148A - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPH04266148A JPH04266148A JP2697991A JP2697991A JPH04266148A JP H04266148 A JPH04266148 A JP H04266148A JP 2697991 A JP2697991 A JP 2697991A JP 2697991 A JP2697991 A JP 2697991A JP H04266148 A JPH04266148 A JP H04266148A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- processor
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は入出力制御方式に関し、
特に情報処理装置を構成する各種周辺装置への入出力制
御方式に関する。
特に情報処理装置を構成する各種周辺装置への入出力制
御方式に関する。
【０００２】
【従来の技術】従来、この種の入出力制御方式は、プロ
セッサから出力されるステータス信号で表される入出力
命令を入出力制御信号生成部でデコード生成し、入出力
制御信号としてシステムバスへ出力していた。従って入
出力制御信号がシステムバスへ出力される間隔はプロセ
ッサから入出力命令が出される間隔に依存して出力され
ていた。
セッサから出力されるステータス信号で表される入出力
命令を入出力制御信号生成部でデコード生成し、入出力
制御信号としてシステムバスへ出力していた。従って入
出力制御信号がシステムバスへ出力される間隔はプロセ
ッサから入出力命令が出される間隔に依存して出力され
ていた。
【０００３】
【発明が解決しようとする課題】上述した従来の入出力
制御方式では、プロセッサから入出力命令が出される間
隔で入出力制御信号が出力される。しかし入出力制御信
号を受ける周辺装置によっては、入出力制御信号を受け
るタイミングに制限があるものがある。従って、各周辺
装置に入出力信号を出力する際に、ソフトウェア的にウ
ェイトを入れるなど命令を出す間隔を考慮してプログラ
ムを作る必要があるという問題がある。
制御方式では、プロセッサから入出力命令が出される間
隔で入出力制御信号が出力される。しかし入出力制御信
号を受ける周辺装置によっては、入出力制御信号を受け
るタイミングに制限があるものがある。従って、各周辺
装置に入出力信号を出力する際に、ソフトウェア的にウ
ェイトを入れるなど命令を出す間隔を考慮してプログラ
ムを作る必要があるという問題がある。
【０００４】
【課題を解決するための手段】本発明の入出力制御方式
は、プロセッサからのステータス信号から入出力制御信
号を生成する入出力制御信号生成部と、前記プロセッサ
の入出力アクセスサイクルを監視するアクセス監視タイ
マ部と、このアクセス監視タイマ部にタイマカウント値
を設定するタイマレジスタと、前記プロセッサにサイク
ルの終わりを知らせるレディー生成部とを備えている。
は、プロセッサからのステータス信号から入出力制御信
号を生成する入出力制御信号生成部と、前記プロセッサ
の入出力アクセスサイクルを監視するアクセス監視タイ
マ部と、このアクセス監視タイマ部にタイマカウント値
を設定するタイマレジスタと、前記プロセッサにサイク
ルの終わりを知らせるレディー生成部とを備えている。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の入出力制御方式の一実施例を示す中
央処理装置のブロック図、図２は図１における入出力制
御信号の出力タイミングを示すタイミングチャートであ
る。
る。図１は本発明の入出力制御方式の一実施例を示す中
央処理装置のブロック図、図２は図１における入出力制
御信号の出力タイミングを示すタイミングチャートであ
る。
【０００６】図１に示すように、本実施例の中央処理装
置はプロセッサ１と、プロセッサ１からのステータス信
号７から入出力制御信号８を生成する入出力制御信号生
成部２と、プロセッサ１の入出力アクセスサイクルを監
視するアクセス監視タイマ部４と、アクセス監視タイマ
部４にタイマカウント値を設定するタイマレジスタ３と
、プロセッサ１にサイクルの終わりを知らせるレディー
生成部５とを備えており、入出力制御信号（以下Ｉ／Ｏ
信号）８はシステムバス６を介して図示していない周辺
装置と接続されている。
置はプロセッサ１と、プロセッサ１からのステータス信
号７から入出力制御信号８を生成する入出力制御信号生
成部２と、プロセッサ１の入出力アクセスサイクルを監
視するアクセス監視タイマ部４と、アクセス監視タイマ
部４にタイマカウント値を設定するタイマレジスタ３と
、プロセッサ１にサイクルの終わりを知らせるレディー
生成部５とを備えており、入出力制御信号（以下Ｉ／Ｏ
信号）８はシステムバス６を介して図示していない周辺
装置と接続されている。
【０００７】続いて本実施例の動作について説明する。
図１において、まずプロセッサ１からタイマレジスタ３
へＩ／Ｏ信号８の出力タイミング間隔を決めるためのタ
イマ値を設定する。但し、設定を行う前のタイマの初期
値は０とし、Ｉ／Ｏ信号８の出力間隔に制限はないもの
とする。
へＩ／Ｏ信号８の出力タイミング間隔を決めるためのタ
イマ値を設定する。但し、設定を行う前のタイマの初期
値は０とし、Ｉ／Ｏ信号８の出力間隔に制限はないもの
とする。
【０００８】次にタイマレジスタ３を設定後、プロセッ
サ１から各周辺装置に対してＩ／Ｏ信号８を出力させる
ためのステータス信号７が出力される。入出力制御信号
生成部２はステータス信号７の命令内容に従いＩ／Ｏ信
号８を生成する。Ｉ／Ｏ信号８はアクセス監視タイマ部
４からの出力許可信号９が有効であるとき出力される。 出力許可信号９の初期値は出力許可状態とし、Ｉ／Ｏ信
号８が出力されると一定時間出力不可状態となる。出力
不可状態の時間は以前に設定したタイマレジスタ３への
設定値により決まる。アクセス監視タイマ部４のタイマ
はＩ／Ｏ信号８が有効から無効へ変化すると同時にスタ
ートし、出力許可信号９が出力不可状態となる。そして
、タイマのカウントが終了するまで次のＩ／Ｏ信号８は
出力されなくなる。また、プロセッサ１の処理を終了さ
せるレディー信号１０はＩ／Ｏ信号８が有効から無効へ
変化すると同時に出力され、一連の入出力制御動作が終
了する。
サ１から各周辺装置に対してＩ／Ｏ信号８を出力させる
ためのステータス信号７が出力される。入出力制御信号
生成部２はステータス信号７の命令内容に従いＩ／Ｏ信
号８を生成する。Ｉ／Ｏ信号８はアクセス監視タイマ部
４からの出力許可信号９が有効であるとき出力される。 出力許可信号９の初期値は出力許可状態とし、Ｉ／Ｏ信
号８が出力されると一定時間出力不可状態となる。出力
不可状態の時間は以前に設定したタイマレジスタ３への
設定値により決まる。アクセス監視タイマ部４のタイマ
はＩ／Ｏ信号８が有効から無効へ変化すると同時にスタ
ートし、出力許可信号９が出力不可状態となる。そして
、タイマのカウントが終了するまで次のＩ／Ｏ信号８は
出力されなくなる。また、プロセッサ１の処理を終了さ
せるレディー信号１０はＩ／Ｏ信号８が有効から無効へ
変化すると同時に出力され、一連の入出力制御動作が終
了する。
【０００９】次にＩ／Ｏ信号８が連続した場合の動作に
ついて説明する。図２において、ａはプロセッサ１から
出力される入出力命令（以下Ｉ／Ｏ命令）の有効期間を
示す。ｂは入出力制御信号生成部２の内部でＩ／Ｏ信号
８が有効（ローレベル）となっている期間を示す。ｃは
レディー信号１０の出力状態を示す。ｄは実際に周辺装
置が接続されるシステムバス６へ出力されるＩ／Ｏ信号
８の有効（ローレベル）期間を示す。ｅはアクセス監視
タイマ部４のタイマ動作期間を示す。
ついて説明する。図２において、ａはプロセッサ１から
出力される入出力命令（以下Ｉ／Ｏ命令）の有効期間を
示す。ｂは入出力制御信号生成部２の内部でＩ／Ｏ信号
８が有効（ローレベル）となっている期間を示す。ｃは
レディー信号１０の出力状態を示す。ｄは実際に周辺装
置が接続されるシステムバス６へ出力されるＩ／Ｏ信号
８の有効（ローレベル）期間を示す。ｅはアクセス監視
タイマ部４のタイマ動作期間を示す。
【００１０】ａに示すようにＩ／Ｏ命令が有効となると
、ｂに示すようにＩ／Ｏ信号８が生成される。ｅに示す
信号が有効期間中（タイマ動作中）ｂに示すＩ／Ｏ信号
８が接続される各周辺装置へ出力される。そしてｂに示
すＩ／Ｏ信号８が有効（ローレベル）から無効（ハイレ
ベル）になると同時にアクセス監視タイマ部４が動き出
してｅに示す信号が無効（ハイレベル）となる。
、ｂに示すようにＩ／Ｏ信号８が生成される。ｅに示す
信号が有効期間中（タイマ動作中）ｂに示すＩ／Ｏ信号
８が接続される各周辺装置へ出力される。そしてｂに示
すＩ／Ｏ信号８が有効（ローレベル）から無効（ハイレ
ベル）になると同時にアクセス監視タイマ部４が動き出
してｅに示す信号が無効（ハイレベル）となる。
【００１１】このＩ／Ｏ命令が連続した場合には、ｂに
示すＩ／Ｏ信号８が有効になってもｅに示す信号が有効
になるまでは、ｄに示すＩ／Ｏ信号８が出力されない状
態（ハイレベルの状態）となる。そしてｅに示す信号の
タイマ動作が終了した時点でｄに示すＩ／Ｏ信号８が出
力される。
示すＩ／Ｏ信号８が有効になってもｅに示す信号が有効
になるまでは、ｄに示すＩ／Ｏ信号８が出力されない状
態（ハイレベルの状態）となる。そしてｅに示す信号の
タイマ動作が終了した時点でｄに示すＩ／Ｏ信号８が出
力される。
【００１２】このように本実施例によれば、プロセッサ
１からのＩ／Ｏ命令が連続した場合でも、プログラム上
で命令の出力間隔を意識することなくＩ／Ｏ信号８は一
定間隔以上で出力することができる。
１からのＩ／Ｏ命令が連続した場合でも、プログラム上
で命令の出力間隔を意識することなくＩ／Ｏ信号８は一
定間隔以上で出力することができる。
【００１３】
【発明の効果】以上説明したように本発明は、入出力制
御信号生成部，アクセス監視タイマ設定用のタイマレジ
スタ，アクセス監視タイマ部およびレディー生成部を備
えて入出力制御信号の出力制御を行うことにより、プロ
セッサからの入出力命令が連続した場合でも、プログラ
ム上で命令の出力間隔を意識することなくＩ／Ｏ信号が
各周辺装置に合ったタイミング条件で出力することがで
きるという効果を有する。
御信号生成部，アクセス監視タイマ設定用のタイマレジ
スタ，アクセス監視タイマ部およびレディー生成部を備
えて入出力制御信号の出力制御を行うことにより、プロ
セッサからの入出力命令が連続した場合でも、プログラ
ム上で命令の出力間隔を意識することなくＩ／Ｏ信号が
各周辺装置に合ったタイミング条件で出力することがで
きるという効果を有する。
【図１】本発明の入出力制御方式の一実施例を示す中央
処理装置のブロック図である。
処理装置のブロック図である。
【図２】図１における入出力制御信号の出力タイミング
を示すタイミングチャートである。
を示すタイミングチャートである。
１ プロセッサ
２ 入出力制御信号生成部
３ タイマレジスタ
４ アクセス監視タイマ部
５ レディー生成部
６ システムバス
７ ステータス信号
８ 入出力制御信号
９ 出力許可信号
１０ レディー信号
Claims (1)
- 【請求項１】 プロセッサからのステータス信号から
入出力制御信号を生成する入出力制御信号生成部と、前
記プロセッサの入出力アクセスサイクルを監視するアク
セス監視タイマ部と、このアクセス監視タイマ部にタイ
マカウント値を設定するタイマレジスタと、前記プロセ
ッサにサイクルの終わりを知らせるレディー生成部とを
備えることを特徴とする入出力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2697991A JPH04266148A (ja) | 1991-02-21 | 1991-02-21 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2697991A JPH04266148A (ja) | 1991-02-21 | 1991-02-21 | 入出力制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04266148A true JPH04266148A (ja) | 1992-09-22 |
Family
ID=12208280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2697991A Pending JPH04266148A (ja) | 1991-02-21 | 1991-02-21 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04266148A (ja) |
-
1991
- 1991-02-21 JP JP2697991A patent/JPH04266148A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0268632A (ja) | 割込み制御装置 | |
| JPH04266148A (ja) | 入出力制御方式 | |
| EP0102697B1 (en) | A timing control system in a data processor | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP2944543B2 (ja) | 割込み制御装置 | |
| JPS629418A (ja) | タイマ制御方式 | |
| JPS6299832A (ja) | 計算機制御方式 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPS5922145A (ja) | 割込制御方式 | |
| KR20000009469A (ko) | 타이머 회로 | |
| JPH04149758A (ja) | 画像データ処理装置 | |
| JPH04151706A (ja) | Ｃｐｕリセット回路 | |
| JPH03156647A (ja) | ウォッチドッグタイマ | |
| JPS6350903B2 (ja) | ||
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH04101239A (ja) | 情報処理装置のデバッグ方式 | |
| JPS629441A (ja) | タイマ割り込み制御方式 | |
| JPS61183745A (ja) | 割込制御装置 | |
| JPS61220035A (ja) | 割り込み発生回路 | |
| JPH05108384A (ja) | マイクロプロセツサ | |
| JPH0659910A (ja) | タイマ装置 | |
| JPS62113246A (ja) | シグナルプロセサの動作監視装置 | |
| JPH1196019A (ja) | 割り込み制御方法 | |
| JPH0355651A (ja) | Ｉ／ｏ制御方式 | |
| JPS63214865A (ja) | 付加プロセサ制御回路 |