JPH0426324A - 多接続電源盤の縮退運転方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概　要〕 デージ・チェイン接続される電源盤の途中の電Ｓ盤に外
部から供給される電源（以下、「外部電源Ｊという。）
の切断が発生したときに、投入・切断指示電源盤が、そ
の電源盤を停止させた状態で他の電＃盤の電源投入およ
び切断を制御する多接続電源盤の縮退運転方式に関し、 外部電源の切断が発生した電源盤から次段の電源盤へ電
源投入・切断信号を送出することを目的とし、 電源投入・切断信号を出力する投入・切断指示電源盤と
、投入・切断指示電源盤からインタフェース信号線を介
してデージ・チェイン接続され、電源投入・切断信号に
応じて、外部から供給される電源の投入・切断を行う複
数の電源盤とを備えた多接続電源盤において、各電源盤
には、外部電源の切断に応じて、入力側のインタフェー
ス信号線と出力側のインタフェース信号線とを短絡する
短絡手段を備えて構成される。

〔産業上の利用分野］ 本発明は、デージ・チェイン接続される電源盤の途中の
電源盤に外部電源の切断が発生したときに、投入・切断
指示電源盤が、その電源盤を停止させた状態で他の電源
盤の電源投入および切断を制御する多接続電源盤の縮退
運転方式Ｓこ関する。

〔従来の技術〕

第６図は、従来の多接続型ａ盤の構成フロック図である
。また、第７図は、従来の電源投入・切断制御のタイミ
ング図である。以下、電源投入動作について説明する。

第６図において、スイッチ１９で示す電源投入・切断信
号を出力する投入・切断指示電源盤には、インタフェー
ス信号線１３を介して複数の電源盤１１がデージ・チェ
イン接続される。

投入・切断指示電源盤より送出される電源投入信号（第
７図（ａ））は、電源盤ＩＩ、の入力側のインタフェー
ス信号線１３ｏ、受信部２１を介して電源出力部２３と
遅延回路２５に入力される。電源出力部２３は、外部電
源が供給され、電源投入信号に応して電源が投入される
（第７図（ｂ））。また、遅延回路２５に入力された電
源投入信号は、所定の時間遅延（遅延ＩＴ、）が与えら
れ、送出部２７を介して出力側のインタフェース信号線
１３、に送出される（第７図（Ｃ））。

次段の電源盤１１□では、同様にして、受信された電源
投入信号に応して電源が投入される（第７図（ｄ））。

すなわち、電源盤１１□は、電源盤１１、の電源投入か
ら時間ＴＤ経過後に電源が投入される。

このようにしで、投入・切断指示電源盤より送出される
電源投入・切断信号は、複数の電源盤１１に順次送出さ
れる。

ここで、各電源盤１１では、電源投入・切断信号の受信
に応じて動作するために、受信部２１、遅延回１ｌＩ２
５、送出部２７からなるインタフェース回路を常時待機
状態にする必要がある。このために、電源回路１８は、
インタフェース回路に外部電源を駆動電力として常時供
給している。

［発明が解決しようとする課題］ ところで、上述した多接続電源盤では、デージ・チェイ
ン接続される電源盤の途中の電源盤において、停電ある
いは過電流保護等のために外部電源が切断されるときに
は、電源出力が停止するとともに、受信部、遅延回路、
送出部からなるインタフェース回路への駆動電力が断と
なり、インタフェース回路が動作しなくなる。このため
に、電源盤１１は、電源投入・切断信号を次段に送出す
ることができなくなる。すなわち、電源投入・切断信号
が途中で途切れ、外部電源の切断が発生した電源盤以降
に接続される動作可能な電源盤を制御することができな
くなる。

本発明は、このような点を解決するものであり、外部電
源の切断が発生した電源盤から次段の電源盤へ電源投入
・切断信号を送出することかできる多接続電源盤の縮退
運転方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は、請求項１記載の発明の原理プロンク図である
。

図において、多接続電源盤では、電源投入・切断信号を
出力する投入・切断指示電源盤１０と、投入・切断指示
電源盤１０からインタフェース信号線１３を介してデー
ジ・チェイン接続され、電源投入・切断信号δこ応じて
、外部から供給される電源の投入・切断を行う複数の電
源盤１１とを備えた。

本発明では、各電源盤１１には、外部電源の切断に応じ
て、入力側のインタフェース信号線１３と出力側のイン
タフェース信号線１３とを短絡する短絡手段１５を備え
た。

第２図は、請求項２記載の発明の原理ブロフク図である
。

図において、多接続電源盤では、電源投入・切断信号を
出力する投入・切断指示電源盤１０と、投入・切断指示
電源盤１０よりインタフェース信号線１３を介してデー
ジ・チェイン接続され、前段の電源盤からの電源投入・
切断信号を自電源盤に取り込むとともに、次段の電源盤
へ送出する処理を行うインタフェース回路１６、および
インタフェース回路１６へその駆動電力を供給する電源
回路１８を有する複数の電源盤１１とを備えた。

本発明では、各電源盤１１の電源回路１８を並列接続し
、各インタフェース回路１６が各電源回路１８を共有す
る構成とじた。

〔作　用］ 請求項１記載の発明では、各電ａ盤１１において、外部
電源の切断に応じて、短絡手段１５か入力側のインタフ
ェース信号線１３と出力側の、インタフェース信号線１
３とを短絡する。すなわち、外部電源の切断が発生した
電源盤１１では、電源投入・切断信号をスルーバスさせ
て次段の電ａ盤に送出することができるので、電源投入
・切断信号を順次各電源盤１１に送出することか可能と
なる。

請求項２記載の発明では、各電源盤１１のインタフェー
ス回路１６は、他の電源盤工１の電源回路１８を共有す
る。すなわち、自電源盤に外部電源の切断が発生しても
、他の電源盤１１の電源回路１８から駆動電力の供給を
受けて継続して動作する二とか可能となる。

：実施例； 以下、図面を参照して実施例の詳細な動作について説明
する。

第３１は、請求項Ｉ記載の発明の実施例構成を示すブロ
ア・り図である。

図において、スイッチ１９で示す電源投入・切断信号を
出力する投入・切断指示電源盤には、複数の電ａ盤１１
１．１１２．・・・がインタフェース信号線１３を介し
てデージ・チェイン接続される。

各電源盤１１．．１１゜、・・・では、入力側のインタ
フェース信号線１３ｏから入力される電源投入・切断信
号が、受信部２１を介して電源出力部２３に入力される
。電源出力部２３は、外部電源が供給され、電源投入・
切断信号に応じて電源出力を行う。受信部２１に入力さ
れた電源投入・切断信号は、遅延回路２５および送出部
２７を介して出力側のインタフェース信号線１３．に送
出される。

また、受信部２１．遅延回路２５モンよび送出部２７か
らなるインタフェース回路二こ並列二こ、短絡手段とし
て通電ブレーク型リレー３１が接続される。

受信部２１、遅延回路２５、送出部２７および通電ブレ
ーク型リレー３１には、外部電源か供給される電源回路
１８かる駆動電力か常時供給される。

なお、通電ブレーク型リレー３１は、駆動電力が供給さ
れる状態でブレーク、駆動電力断ユニ応ごてメイクされ
、入力側のインタフェース信号線１３ｏと出力側のイン
タフェース信号線１３．を短絡する構成である。

以下、第４図を参照して、実施例の電源投入動作につい
て説明する。

投入・切断指示電源盤より、電源投入信号（第４図（ａ
））が送出され、電源盤１１．に入力される。

電源盤１１．では、通電ブレーク型リレー３１がブレー
クされており、電源投入信号に応じて、電源出力部２３
の電源が投入される（第４図（ｂ））。

また、所定の時間遅延（遅延量Ｔ、）が与えられた電源
投入信号が、インタフェース信号線１３に送出される（
第４図（Ｃ））。

次段の電源盤工１□は、電源盤ＩＬ　と同様にして、電
源投入信号に応じて電源投入を行うとともに（第４図（
ｃｌ））、電源投入信号に時間遅延を与えて出力する（
第４図（ｅ））。

さらに次段の電源盤１１．も同様にして電源が投入され
る（第４図げ））。

ここで、電源盤１１□の外部電源が切断されるとき、電
源回路１８から出力される駆動電力が切断される。この
駆動電力の断に応じて通電ブレーク型リレー３１は、メ
イクされ、入力側のインタフェース信号線１３．と出力
側のインタフェース信号線１３．を短絡する。

したがって、電源盤１１□では、電源投入信号（第４図
（Ｃ））が通電ブレーク型リレー３１を介して出力側の
インタフェース信号線１３．にそのまま送出され（第４
図（（６））、次段の電源盤１１．では、この電源投入
信号に応じて同様に電源が投入される（第４図（ｈ））
。

このように、電源盤への外部電源が切断されるときには
、電源投入信号はその電源盤をスルーバスして次段の電
源盤へ送出される。したがって、デージ・チェイン接続
される電源盤の途中の電源盤への外部電源が何らかの原
因で供給されないときでも、その電源盤が無い場合と同
様に運転することができるので、他の電源盤に影響が及
ぶことはない。

第５図は、請求項２記載の発明の実施例構成を示すブロ
ック図である。

図において、各電源盤１１は、請求項１記載の発明の実
施例構成と同様に電源出力部２３、受信部２１、遅延回
路２５および送出部２７を備える。

また、全ての電源回路１８の出力は、重畳されて、各電
源盤１１の受信部２１、遅延回路２５および送出部２７
に入力される。なお、各電源回路１８には、他の電源回
路１８からの電源流入を防止するダイオード３３が接続
される。

すなわち、各電源盤ＩＩの受信部２１、遅延回路２５お
よび送出部２７からなるインタフェース回路は、他の電
源盤１１の電源回路１８を共有する構成となり、外部電
源の切断が発生したときには、他の外部電源の切断が発
生していない電＃盤１１の電源回路１８から駆動電力の
供給を受け、次段に電源投入・切断信号を送出すること
ができる。

したがって、デージ・チェイン接続される電源盤の途中
の電源盤１１に外部電源の切断が発生しても所定の時間
差で各電源盤１１に電源投入・切断信号が受信されるの
で、電源投入・切断シーケンスに影響を与えることばな
い。

〔発明の効果〕

上述したように、請求項１記載の発明によれば、デージ
・チェイン接続される電−／Ｓ盤の途中の電源盤への外
部電源の切断となるときには、その電源盤の入力側のイ
ンタフェース信号線と出力側のインタフェース信号線と
を短絡することにより、電源投入・切断信号をスルーパ
スさせることができる。

また、請求項２記載の発明によれば、各電源盤のインタ
フェース回路は、他の電源盤の電源回路を共有すること
により、外部電源断となるときに、他の電源盤の電源回
路から駆動電力の供給を受けて電源投入・切断信号を次
段に送出することができる。

したがって、デージ・チェイン接続される電源盤の途中
の電源盤に何らかの原因で外部電源の切断が発生したと
きでも、多接続電源盤を続けて運用することができ、運
用の効率が向上する。

【図面の簡単な説明】

第１図は請求項１記載の発明の原理ブロック図、第２図
は請求項２記載の発明の原理ブロック図、第３図は請求
項１記載の発明の実施例構成を示すブロック図、 第４図は請求項１記載の発明の実施例のタイミング図、 第５図は請求項２記載の発明の実施例構成を示すブロッ
ク図、 第６図は従来の構成ブロック図、 第７図は従来のタイミング図である。 図において、 １１は電源盤、 １３はインタフェース信号線、 １５は短絡手段、 １６はインタフェース回路、 １８は電源回路、 ２１は受信部、 ２３は電源出力部、 ２５は遅延回路、 ２７は送出部、 ３１は通電ブレーク型リレー ３３はダイオードである。 請求項１記載の発明の原理ブロンク図 第 図 請求項２記載の発明の原理ブ（コ、り同第　２ 請求項１記載の発明の実施例構成を示ず）［Ｊ７り同第 図 請求項１記載の発明の実施例のタイミング同第 図 従来のタイミング図

Claims (2)

【特許請求の範囲】
1. （１）電源投入・切断信号を出力する投入・切断指示電
   源盤（１０）と、 前記投入・切断指示電源盤（１０）からインタフェース
   信号線（１３）を介してデージ・チェイン接続され、前
   記電源投入・切断信号に応じて、外部から供給される電
   源の投入・切断を行う複数の電源盤（１１）と を備えた多接続電源盤において、 前記各電源盤（１１）には、 前記外部電源の切断に応じて、入力側のインタフェース
   信号線（１３）と出力側のインタフェース信号線（１３
   ）とを短絡する短絡手段（１５）を備えた ことを特徴とする多接続電源盤の縮退運転方式。
2. （２）電源投入・切断信号を出力する投入・切断指示電
   源盤（１０）と、 前記投入・切断指示電源盤（１０）よりインタフェース
   信号線（１３）を介してデージ・チェイン接続され、前
   段の電源盤からの電源投入・切断信号を自電源盤に取り
   込むとともに、次段の電源盤へ送出する処理を行うイン
   タフェース回路（１６）、および前記インタフェース回
   路（１６）へその駆動電力を供給する電源回路（１８）
   を有する複数の電源盤（１１）と を備えた多接続電源盤において、 前各電源盤（１１）の電源回路（１８）を並列接続し、
   各インタフェース回路（１６）が各電源回路（１８）を
   共有する構成とした ことを特徴とする多接続電源盤の縮退運転方式。