JPH0426324A - 多接続電源盤の縮退運転方式 - Google Patents
多接続電源盤の縮退運転方式Info
- Publication number
- JPH0426324A JPH0426324A JP2128909A JP12890990A JPH0426324A JP H0426324 A JPH0426324 A JP H0426324A JP 2128909 A JP2128909 A JP 2128909A JP 12890990 A JP12890990 A JP 12890990A JP H0426324 A JPH0426324 A JP H0426324A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- panel
- signal line
- supply panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概 要〕
デージ・チェイン接続される電源盤の途中の電S盤に外
部から供給される電源(以下、「外部電源Jという。)
の切断が発生したときに、投入・切断指示電源盤が、そ
の電源盤を停止させた状態で他の電#盤の電源投入およ
び切断を制御する多接続電源盤の縮退運転方式に関し、 外部電源の切断が発生した電源盤から次段の電源盤へ電
源投入・切断信号を送出することを目的とし、 電源投入・切断信号を出力する投入・切断指示電源盤と
、投入・切断指示電源盤からインタフェース信号線を介
してデージ・チェイン接続され、電源投入・切断信号に
応じて、外部から供給される電源の投入・切断を行う複
数の電源盤とを備えた多接続電源盤において、各電源盤
には、外部電源の切断に応じて、入力側のインタフェー
ス信号線と出力側のインタフェース信号線とを短絡する
短絡手段を備えて構成される。
部から供給される電源(以下、「外部電源Jという。)
の切断が発生したときに、投入・切断指示電源盤が、そ
の電源盤を停止させた状態で他の電#盤の電源投入およ
び切断を制御する多接続電源盤の縮退運転方式に関し、 外部電源の切断が発生した電源盤から次段の電源盤へ電
源投入・切断信号を送出することを目的とし、 電源投入・切断信号を出力する投入・切断指示電源盤と
、投入・切断指示電源盤からインタフェース信号線を介
してデージ・チェイン接続され、電源投入・切断信号に
応じて、外部から供給される電源の投入・切断を行う複
数の電源盤とを備えた多接続電源盤において、各電源盤
には、外部電源の切断に応じて、入力側のインタフェー
ス信号線と出力側のインタフェース信号線とを短絡する
短絡手段を備えて構成される。
〔産業上の利用分野]
本発明は、デージ・チェイン接続される電源盤の途中の
電源盤に外部電源の切断が発生したときに、投入・切断
指示電源盤が、その電源盤を停止させた状態で他の電源
盤の電源投入および切断を制御する多接続電源盤の縮退
運転方式Sこ関する。
電源盤に外部電源の切断が発生したときに、投入・切断
指示電源盤が、その電源盤を停止させた状態で他の電源
盤の電源投入および切断を制御する多接続電源盤の縮退
運転方式Sこ関する。
第6図は、従来の多接続型a盤の構成フロック図である
。また、第7図は、従来の電源投入・切断制御のタイミ
ング図である。以下、電源投入動作について説明する。
。また、第7図は、従来の電源投入・切断制御のタイミ
ング図である。以下、電源投入動作について説明する。
第6図において、スイッチ19で示す電源投入・切断信
号を出力する投入・切断指示電源盤には、インタフェー
ス信号線13を介して複数の電源盤11がデージ・チェ
イン接続される。
号を出力する投入・切断指示電源盤には、インタフェー
ス信号線13を介して複数の電源盤11がデージ・チェ
イン接続される。
投入・切断指示電源盤より送出される電源投入信号(第
7図(a))は、電源盤II、の入力側のインタフェー
ス信号線13o、受信部21を介して電源出力部23と
遅延回路25に入力される。電源出力部23は、外部電
源が供給され、電源投入信号に応して電源が投入される
(第7図(b))。また、遅延回路25に入力された電
源投入信号は、所定の時間遅延(遅延IT、)が与えら
れ、送出部27を介して出力側のインタフェース信号線
13、に送出される(第7図(C))。
7図(a))は、電源盤II、の入力側のインタフェー
ス信号線13o、受信部21を介して電源出力部23と
遅延回路25に入力される。電源出力部23は、外部電
源が供給され、電源投入信号に応して電源が投入される
(第7図(b))。また、遅延回路25に入力された電
源投入信号は、所定の時間遅延(遅延IT、)が与えら
れ、送出部27を介して出力側のインタフェース信号線
13、に送出される(第7図(C))。
次段の電源盤11□では、同様にして、受信された電源
投入信号に応して電源が投入される(第7図(d))。
投入信号に応して電源が投入される(第7図(d))。
すなわち、電源盤11□は、電源盤11、の電源投入か
ら時間TD経過後に電源が投入される。
ら時間TD経過後に電源が投入される。
このようにしで、投入・切断指示電源盤より送出される
電源投入・切断信号は、複数の電源盤11に順次送出さ
れる。
電源投入・切断信号は、複数の電源盤11に順次送出さ
れる。
ここで、各電源盤11では、電源投入・切断信号の受信
に応じて動作するために、受信部21、遅延回1lI2
5、送出部27からなるインタフェース回路を常時待機
状態にする必要がある。このために、電源回路18は、
インタフェース回路に外部電源を駆動電力として常時供
給している。
に応じて動作するために、受信部21、遅延回1lI2
5、送出部27からなるインタフェース回路を常時待機
状態にする必要がある。このために、電源回路18は、
インタフェース回路に外部電源を駆動電力として常時供
給している。
[発明が解決しようとする課題]
ところで、上述した多接続電源盤では、デージ・チェイ
ン接続される電源盤の途中の電源盤において、停電ある
いは過電流保護等のために外部電源が切断されるときに
は、電源出力が停止するとともに、受信部、遅延回路、
送出部からなるインタフェース回路への駆動電力が断と
なり、インタフェース回路が動作しなくなる。このため
に、電源盤11は、電源投入・切断信号を次段に送出す
ることができなくなる。すなわち、電源投入・切断信号
が途中で途切れ、外部電源の切断が発生した電源盤以降
に接続される動作可能な電源盤を制御することができな
くなる。
ン接続される電源盤の途中の電源盤において、停電ある
いは過電流保護等のために外部電源が切断されるときに
は、電源出力が停止するとともに、受信部、遅延回路、
送出部からなるインタフェース回路への駆動電力が断と
なり、インタフェース回路が動作しなくなる。このため
に、電源盤11は、電源投入・切断信号を次段に送出す
ることができなくなる。すなわち、電源投入・切断信号
が途中で途切れ、外部電源の切断が発生した電源盤以降
に接続される動作可能な電源盤を制御することができな
くなる。
本発明は、このような点を解決するものであり、外部電
源の切断が発生した電源盤から次段の電源盤へ電源投入
・切断信号を送出することかできる多接続電源盤の縮退
運転方式を提供することを目的とする。
源の切断が発生した電源盤から次段の電源盤へ電源投入
・切断信号を送出することかできる多接続電源盤の縮退
運転方式を提供することを目的とする。
第1図は、請求項1記載の発明の原理プロンク図である
。
。
図において、多接続電源盤では、電源投入・切断信号を
出力する投入・切断指示電源盤10と、投入・切断指示
電源盤10からインタフェース信号線13を介してデー
ジ・チェイン接続され、電源投入・切断信号δこ応じて
、外部から供給される電源の投入・切断を行う複数の電
源盤11とを備えた。
出力する投入・切断指示電源盤10と、投入・切断指示
電源盤10からインタフェース信号線13を介してデー
ジ・チェイン接続され、電源投入・切断信号δこ応じて
、外部から供給される電源の投入・切断を行う複数の電
源盤11とを備えた。
本発明では、各電源盤11には、外部電源の切断に応じ
て、入力側のインタフェース信号線13と出力側のイン
タフェース信号線13とを短絡する短絡手段15を備え
た。
て、入力側のインタフェース信号線13と出力側のイン
タフェース信号線13とを短絡する短絡手段15を備え
た。
第2図は、請求項2記載の発明の原理ブロフク図である
。
。
図において、多接続電源盤では、電源投入・切断信号を
出力する投入・切断指示電源盤10と、投入・切断指示
電源盤10よりインタフェース信号線13を介してデー
ジ・チェイン接続され、前段の電源盤からの電源投入・
切断信号を自電源盤に取り込むとともに、次段の電源盤
へ送出する処理を行うインタフェース回路16、および
インタフェース回路16へその駆動電力を供給する電源
回路18を有する複数の電源盤11とを備えた。
出力する投入・切断指示電源盤10と、投入・切断指示
電源盤10よりインタフェース信号線13を介してデー
ジ・チェイン接続され、前段の電源盤からの電源投入・
切断信号を自電源盤に取り込むとともに、次段の電源盤
へ送出する処理を行うインタフェース回路16、および
インタフェース回路16へその駆動電力を供給する電源
回路18を有する複数の電源盤11とを備えた。
本発明では、各電源盤11の電源回路18を並列接続し
、各インタフェース回路16が各電源回路18を共有す
る構成とじた。
、各インタフェース回路16が各電源回路18を共有す
る構成とじた。
〔作 用]
請求項1記載の発明では、各電a盤11において、外部
電源の切断に応じて、短絡手段15か入力側のインタフ
ェース信号線13と出力側の、インタフェース信号線1
3とを短絡する。すなわち、外部電源の切断が発生した
電源盤11では、電源投入・切断信号をスルーバスさせ
て次段の電a盤に送出することができるので、電源投入
・切断信号を順次各電源盤11に送出することか可能と
なる。
電源の切断に応じて、短絡手段15か入力側のインタフ
ェース信号線13と出力側の、インタフェース信号線1
3とを短絡する。すなわち、外部電源の切断が発生した
電源盤11では、電源投入・切断信号をスルーバスさせ
て次段の電a盤に送出することができるので、電源投入
・切断信号を順次各電源盤11に送出することか可能と
なる。
請求項2記載の発明では、各電源盤11のインタフェー
ス回路16は、他の電源盤工1の電源回路18を共有す
る。すなわち、自電源盤に外部電源の切断が発生しても
、他の電源盤11の電源回路18から駆動電力の供給を
受けて継続して動作する二とか可能となる。
ス回路16は、他の電源盤工1の電源回路18を共有す
る。すなわち、自電源盤に外部電源の切断が発生しても
、他の電源盤11の電源回路18から駆動電力の供給を
受けて継続して動作する二とか可能となる。
:実施例;
以下、図面を参照して実施例の詳細な動作について説明
する。
する。
第31は、請求項I記載の発明の実施例構成を示すブロ
ア・り図である。
ア・り図である。
図において、スイッチ19で示す電源投入・切断信号を
出力する投入・切断指示電源盤には、複数の電a盤11
1.112.・・・がインタフェース信号線13を介し
てデージ・チェイン接続される。
出力する投入・切断指示電源盤には、複数の電a盤11
1.112.・・・がインタフェース信号線13を介し
てデージ・チェイン接続される。
各電源盤11..11゜、・・・では、入力側のインタ
フェース信号線13oから入力される電源投入・切断信
号が、受信部21を介して電源出力部23に入力される
。電源出力部23は、外部電源が供給され、電源投入・
切断信号に応じて電源出力を行う。受信部21に入力さ
れた電源投入・切断信号は、遅延回路25および送出部
27を介して出力側のインタフェース信号線13.に送
出される。
フェース信号線13oから入力される電源投入・切断信
号が、受信部21を介して電源出力部23に入力される
。電源出力部23は、外部電源が供給され、電源投入・
切断信号に応じて電源出力を行う。受信部21に入力さ
れた電源投入・切断信号は、遅延回路25および送出部
27を介して出力側のインタフェース信号線13.に送
出される。
また、受信部21.遅延回路25モンよび送出部27か
らなるインタフェース回路二こ並列二こ、短絡手段とし
て通電ブレーク型リレー31が接続される。
らなるインタフェース回路二こ並列二こ、短絡手段とし
て通電ブレーク型リレー31が接続される。
受信部21、遅延回路25、送出部27および通電ブレ
ーク型リレー31には、外部電源か供給される電源回路
18かる駆動電力か常時供給される。
ーク型リレー31には、外部電源か供給される電源回路
18かる駆動電力か常時供給される。
なお、通電ブレーク型リレー31は、駆動電力が供給さ
れる状態でブレーク、駆動電力断ユニ応ごてメイクされ
、入力側のインタフェース信号線13oと出力側のイン
タフェース信号線13.を短絡する構成である。
れる状態でブレーク、駆動電力断ユニ応ごてメイクされ
、入力側のインタフェース信号線13oと出力側のイン
タフェース信号線13.を短絡する構成である。
以下、第4図を参照して、実施例の電源投入動作につい
て説明する。
て説明する。
投入・切断指示電源盤より、電源投入信号(第4図(a
))が送出され、電源盤11.に入力される。
))が送出され、電源盤11.に入力される。
電源盤11.では、通電ブレーク型リレー31がブレー
クされており、電源投入信号に応じて、電源出力部23
の電源が投入される(第4図(b))。
クされており、電源投入信号に応じて、電源出力部23
の電源が投入される(第4図(b))。
また、所定の時間遅延(遅延量T、)が与えられた電源
投入信号が、インタフェース信号線13に送出される(
第4図(C))。
投入信号が、インタフェース信号線13に送出される(
第4図(C))。
次段の電源盤工1□は、電源盤IL と同様にして、電
源投入信号に応じて電源投入を行うとともに(第4図(
cl))、電源投入信号に時間遅延を与えて出力する(
第4図(e))。
源投入信号に応じて電源投入を行うとともに(第4図(
cl))、電源投入信号に時間遅延を与えて出力する(
第4図(e))。
さらに次段の電源盤11.も同様にして電源が投入され
る(第4図げ))。
る(第4図げ))。
ここで、電源盤11□の外部電源が切断されるとき、電
源回路18から出力される駆動電力が切断される。この
駆動電力の断に応じて通電ブレーク型リレー31は、メ
イクされ、入力側のインタフェース信号線13.と出力
側のインタフェース信号線13.を短絡する。
源回路18から出力される駆動電力が切断される。この
駆動電力の断に応じて通電ブレーク型リレー31は、メ
イクされ、入力側のインタフェース信号線13.と出力
側のインタフェース信号線13.を短絡する。
したがって、電源盤11□では、電源投入信号(第4図
(C))が通電ブレーク型リレー31を介して出力側の
インタフェース信号線13.にそのまま送出され(第4
図((6))、次段の電源盤11.では、この電源投入
信号に応じて同様に電源が投入される(第4図(h))
。
(C))が通電ブレーク型リレー31を介して出力側の
インタフェース信号線13.にそのまま送出され(第4
図((6))、次段の電源盤11.では、この電源投入
信号に応じて同様に電源が投入される(第4図(h))
。
このように、電源盤への外部電源が切断されるときには
、電源投入信号はその電源盤をスルーバスして次段の電
源盤へ送出される。したがって、デージ・チェイン接続
される電源盤の途中の電源盤への外部電源が何らかの原
因で供給されないときでも、その電源盤が無い場合と同
様に運転することができるので、他の電源盤に影響が及
ぶことはない。
、電源投入信号はその電源盤をスルーバスして次段の電
源盤へ送出される。したがって、デージ・チェイン接続
される電源盤の途中の電源盤への外部電源が何らかの原
因で供給されないときでも、その電源盤が無い場合と同
様に運転することができるので、他の電源盤に影響が及
ぶことはない。
第5図は、請求項2記載の発明の実施例構成を示すブロ
ック図である。
ック図である。
図において、各電源盤11は、請求項1記載の発明の実
施例構成と同様に電源出力部23、受信部21、遅延回
路25および送出部27を備える。
施例構成と同様に電源出力部23、受信部21、遅延回
路25および送出部27を備える。
また、全ての電源回路18の出力は、重畳されて、各電
源盤11の受信部21、遅延回路25および送出部27
に入力される。なお、各電源回路18には、他の電源回
路18からの電源流入を防止するダイオード33が接続
される。
源盤11の受信部21、遅延回路25および送出部27
に入力される。なお、各電源回路18には、他の電源回
路18からの電源流入を防止するダイオード33が接続
される。
すなわち、各電源盤IIの受信部21、遅延回路25お
よび送出部27からなるインタフェース回路は、他の電
源盤11の電源回路18を共有する構成となり、外部電
源の切断が発生したときには、他の外部電源の切断が発
生していない電#盤11の電源回路18から駆動電力の
供給を受け、次段に電源投入・切断信号を送出すること
ができる。
よび送出部27からなるインタフェース回路は、他の電
源盤11の電源回路18を共有する構成となり、外部電
源の切断が発生したときには、他の外部電源の切断が発
生していない電#盤11の電源回路18から駆動電力の
供給を受け、次段に電源投入・切断信号を送出すること
ができる。
したがって、デージ・チェイン接続される電源盤の途中
の電源盤11に外部電源の切断が発生しても所定の時間
差で各電源盤11に電源投入・切断信号が受信されるの
で、電源投入・切断シーケンスに影響を与えることばな
い。
の電源盤11に外部電源の切断が発生しても所定の時間
差で各電源盤11に電源投入・切断信号が受信されるの
で、電源投入・切断シーケンスに影響を与えることばな
い。
上述したように、請求項1記載の発明によれば、デージ
・チェイン接続される電−/S盤の途中の電源盤への外
部電源の切断となるときには、その電源盤の入力側のイ
ンタフェース信号線と出力側のインタフェース信号線と
を短絡することにより、電源投入・切断信号をスルーパ
スさせることができる。
・チェイン接続される電−/S盤の途中の電源盤への外
部電源の切断となるときには、その電源盤の入力側のイ
ンタフェース信号線と出力側のインタフェース信号線と
を短絡することにより、電源投入・切断信号をスルーパ
スさせることができる。
また、請求項2記載の発明によれば、各電源盤のインタ
フェース回路は、他の電源盤の電源回路を共有すること
により、外部電源断となるときに、他の電源盤の電源回
路から駆動電力の供給を受けて電源投入・切断信号を次
段に送出することができる。
フェース回路は、他の電源盤の電源回路を共有すること
により、外部電源断となるときに、他の電源盤の電源回
路から駆動電力の供給を受けて電源投入・切断信号を次
段に送出することができる。
したがって、デージ・チェイン接続される電源盤の途中
の電源盤に何らかの原因で外部電源の切断が発生したと
きでも、多接続電源盤を続けて運用することができ、運
用の効率が向上する。
の電源盤に何らかの原因で外部電源の切断が発生したと
きでも、多接続電源盤を続けて運用することができ、運
用の効率が向上する。
第1図は請求項1記載の発明の原理ブロック図、第2図
は請求項2記載の発明の原理ブロック図、第3図は請求
項1記載の発明の実施例構成を示すブロック図、 第4図は請求項1記載の発明の実施例のタイミング図、 第5図は請求項2記載の発明の実施例構成を示すブロッ
ク図、 第6図は従来の構成ブロック図、 第7図は従来のタイミング図である。 図において、 11は電源盤、 13はインタフェース信号線、 15は短絡手段、 16はインタフェース回路、 18は電源回路、 21は受信部、 23は電源出力部、 25は遅延回路、 27は送出部、 31は通電ブレーク型リレー 33はダイオードである。 請求項1記載の発明の原理ブロンク図 第 図 請求項2記載の発明の原理ブ(コ、り同第 2 請求項1記載の発明の実施例構成を示ず)[J7り同第 図 請求項1記載の発明の実施例のタイミング同第 図 従来のタイミング図
は請求項2記載の発明の原理ブロック図、第3図は請求
項1記載の発明の実施例構成を示すブロック図、 第4図は請求項1記載の発明の実施例のタイミング図、 第5図は請求項2記載の発明の実施例構成を示すブロッ
ク図、 第6図は従来の構成ブロック図、 第7図は従来のタイミング図である。 図において、 11は電源盤、 13はインタフェース信号線、 15は短絡手段、 16はインタフェース回路、 18は電源回路、 21は受信部、 23は電源出力部、 25は遅延回路、 27は送出部、 31は通電ブレーク型リレー 33はダイオードである。 請求項1記載の発明の原理ブロンク図 第 図 請求項2記載の発明の原理ブ(コ、り同第 2 請求項1記載の発明の実施例構成を示ず)[J7り同第 図 請求項1記載の発明の実施例のタイミング同第 図 従来のタイミング図
Claims (2)
- (1)電源投入・切断信号を出力する投入・切断指示電
源盤(10)と、 前記投入・切断指示電源盤(10)からインタフェース
信号線(13)を介してデージ・チェイン接続され、前
記電源投入・切断信号に応じて、外部から供給される電
源の投入・切断を行う複数の電源盤(11)と を備えた多接続電源盤において、 前記各電源盤(11)には、 前記外部電源の切断に応じて、入力側のインタフェース
信号線(13)と出力側のインタフェース信号線(13
)とを短絡する短絡手段(15)を備えた ことを特徴とする多接続電源盤の縮退運転方式。 - (2)電源投入・切断信号を出力する投入・切断指示電
源盤(10)と、 前記投入・切断指示電源盤(10)よりインタフェース
信号線(13)を介してデージ・チェイン接続され、前
段の電源盤からの電源投入・切断信号を自電源盤に取り
込むとともに、次段の電源盤へ送出する処理を行うイン
タフェース回路(16)、および前記インタフェース回
路(16)へその駆動電力を供給する電源回路(18)
を有する複数の電源盤(11)と を備えた多接続電源盤において、 前各電源盤(11)の電源回路(18)を並列接続し、
各インタフェース回路(16)が各電源回路(18)を
共有する構成とした ことを特徴とする多接続電源盤の縮退運転方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2128909A JPH0426324A (ja) | 1990-05-18 | 1990-05-18 | 多接続電源盤の縮退運転方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2128909A JPH0426324A (ja) | 1990-05-18 | 1990-05-18 | 多接続電源盤の縮退運転方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0426324A true JPH0426324A (ja) | 1992-01-29 |
Family
ID=14996364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2128909A Pending JPH0426324A (ja) | 1990-05-18 | 1990-05-18 | 多接続電源盤の縮退運転方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0426324A (ja) |
-
1990
- 1990-05-18 JP JP2128909A patent/JPH0426324A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0762598A2 (en) | Transfer switch system with subnetwork | |
JP2770446B2 (ja) | 電源装置の二重化起動方式 | |
JPH0426324A (ja) | 多接続電源盤の縮退運転方式 | |
JP3690158B2 (ja) | 無停電電源システム及びその給電方法 | |
JP2000102194A (ja) | 入力二重化高性能電源システム | |
JP3045748B2 (ja) | 電源切り換え方法 | |
KR100216354B1 (ko) | 통신시스템의 셀프 이중화 구현방법 및 시스템 | |
JPS58154026A (ja) | 情報処理装置のエラ−処理方式 | |
JPH09244772A (ja) | ディジーチェーン接続装置及びその方法 | |
JPH04322138A (ja) | 交流電力供給システム | |
JP4246856B2 (ja) | 制御装置の二重化切替方法 | |
JPH0241260B2 (ja) | ||
JPH0746764A (ja) | インバータの並列運転装置 | |
JP2604548Y2 (ja) | 給電重畳伝送路の衝突防止回路 | |
JPH0295135A (ja) | 負荷制御装置 | |
JPS585819A (ja) | 電源制御装置 | |
JPH0239311A (ja) | 電源制御方式 | |
JPH08317695A (ja) | マルチドライブシステム装置の同期指令装置 | |
JP2001045617A (ja) | 電気鉄道車両の運転制御装置 | |
JPH05344139A (ja) | ループ式信号伝送方式 | |
JPS62193326A (ja) | 通信回線の現用・予備切換装置 | |
JPH03251903A (ja) | プログラマブルコントローラのインタフェースモデュール | |
JPH0535516A (ja) | パネル間動作切替回路 | |
JPH0734552B2 (ja) | 電力線搬送制御装置 | |
JPH0716276B2 (ja) | 非常停止方式 |