JPH04260154A - データ転送システム - Google Patents
データ転送システムInfo
- Publication number
- JPH04260154A JPH04260154A JP4269291A JP4269291A JPH04260154A JP H04260154 A JPH04260154 A JP H04260154A JP 4269291 A JP4269291 A JP 4269291A JP 4269291 A JP4269291 A JP 4269291A JP H04260154 A JPH04260154 A JP H04260154A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- input
- block
- functional blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明はデータ転送システムに関し、特に
複数の機能ブロック相互間でシリアルデータの転送をな
すデータ転送方式に関する。
複数の機能ブロック相互間でシリアルデータの転送をな
すデータ転送方式に関する。
【０００２】
【従来技術】情報処理装置等のコンピュータシステムは
、各々が固有の機能を有する複数の機能ブロック（パッ
ケージ）から構成されている。この様なシステムにおけ
る機能ブロック相互間のデータの授受は図４に示す如き
方式により行われている。
、各々が固有の機能を有する複数の機能ブロック（パッ
ケージ）から構成されている。この様なシステムにおけ
る機能ブロック相互間のデータの授受は図４に示す如き
方式により行われている。
【０００３】例えば、機能ブロック１〜４が存在すると
き、機能ブロック１と他の３つの機能ブロック２〜４と
の間でデータの授受を行うようなシステムでは、ブロッ
ク１と２，１と３，１と４との間に夫々個々に入出力デ
ータ用シリアルデータバスを設けておく必要がある。
き、機能ブロック１と他の３つの機能ブロック２〜４と
の間でデータの授受を行うようなシステムでは、ブロッ
ク１と２，１と３，１と４との間に夫々個々に入出力デ
ータ用シリアルデータバスを設けておく必要がある。
【０００４】図５はこの場合における各機能ブロック１
〜４内の入出力ゲート回路のブロック図である。出力ゲ
ート２１，入力ゲート２２及びこれ等両ゲートの開閉制
御を行うタイミング制御部２０が設けられる。
〜４内の入出力ゲート回路のブロック図である。出力ゲ
ート２１，入力ゲート２２及びこれ等両ゲートの開閉制
御を行うタイミング制御部２０が設けられる。
【０００５】この様に、従来のデータ転送方式では、シ
リアルデータの伝送を行いたい機能ブロックの組合せ及
びそのシリアルデータの転送方向に応じて、夫々にシリ
アルデータバス及び入出力ゲート、更にはタイミング制
御回路等の周辺回路が必要となっている。
リアルデータの伝送を行いたい機能ブロックの組合せ及
びそのシリアルデータの転送方向に応じて、夫々にシリ
アルデータバス及び入出力ゲート、更にはタイミング制
御回路等の周辺回路が必要となっている。
【０００６】そのために、入出力インタフェースが多く
集中する機能ブロック（図４ではブロック１）にあって
は、シリアルデータ転送に関する回路が非常に大きくな
り、システムの小型化及び低コスト化の妨げになるとい
う欠点がある。
集中する機能ブロック（図４ではブロック１）にあって
は、シリアルデータ転送に関する回路が非常に大きくな
り、システムの小型化及び低コスト化の妨げになるとい
う欠点がある。
【０００７】
【発明の目的】そこで、本発明はこの様な従来のものの
欠点を解決すべくなされたものであって、その目的とす
るところは、シリアルデータの転送のためのバス及びそ
の周辺回路を極めて簡単化して、ハードウェアの減少を
図ったデータ転送システムを提供することにある。
欠点を解決すべくなされたものであって、その目的とす
るところは、シリアルデータの転送のためのバス及びそ
の周辺回路を極めて簡単化して、ハードウェアの減少を
図ったデータ転送システムを提供することにある。
【０００８】
【発明の構成】本発明によるデータ転送システムは、各
々が固有の機能を有する複数の機能ブロックと、これ等
機能ブロックに共通に設けられた単一のシリアルデータ
バスと、前記機能ブロックの各々に設けられ、前記シリ
アルデータバスに対してデータの入力，出力及びハイイ
ンピーダンスのいずれかの状態とするデータ入出力ゲー
トと、前記機能ブロックの各々に設けられ、予め設定さ
れたタイミングにより自ブロック内のデータ入出力ゲー
トの状態を制御するタイミング制御回路とを含むことを
特徴とする。
々が固有の機能を有する複数の機能ブロックと、これ等
機能ブロックに共通に設けられた単一のシリアルデータ
バスと、前記機能ブロックの各々に設けられ、前記シリ
アルデータバスに対してデータの入力，出力及びハイイ
ンピーダンスのいずれかの状態とするデータ入出力ゲー
トと、前記機能ブロックの各々に設けられ、予め設定さ
れたタイミングにより自ブロック内のデータ入出力ゲー
トの状態を制御するタイミング制御回路とを含むことを
特徴とする。
【０００９】
【実施例】以下、図面を参照しつつ本発明の実施例につ
いて詳細に説明する。
いて詳細に説明する。
【００１０】図１は本発明の実施例のシステムブロック
図である。各機能ブロック１〜ｎは共通の単一シリアル
データバス１０を介して相互にデータ転送を行うもので
あり、データの衝突を防止すべく各機能ブロックに対し
て予め割当てられているタイムスロットを用いて、タイ
ムシェアリングにてデータ転送が行われるようになって
いる。
図である。各機能ブロック１〜ｎは共通の単一シリアル
データバス１０を介して相互にデータ転送を行うもので
あり、データの衝突を防止すべく各機能ブロックに対し
て予め割当てられているタイムスロットを用いて、タイ
ムシェアリングにてデータ転送が行われるようになって
いる。
【００１１】各機能ブロック１〜ｎは、全て同一構成の
データ入出力用の双方向ゲート１２とこの入出力ゲート
の状態を、割当てられたタイミングに応じて制御するタ
イミング制御部１１とを含んでいる。
データ入出力用の双方向ゲート１２とこの入出力ゲート
の状態を、割当てられたタイミングに応じて制御するタ
イミング制御部１１とを含んでいる。
【００１２】データ入出力ゲート１２はトライステート
バッファ回路構成であり、出力ゲート１２と入力ゲート
２２とを有し、共にオン（開）状態とハイインピーダン
ス（閉）状態とを取り得るものである。
バッファ回路構成であり、出力ゲート１２と入力ゲート
２２とを有し、共にオン（開）状態とハイインピーダン
ス（閉）状態とを取り得るものである。
【００１３】図２はタイムシェアリング方式によりブロ
ック間のデータ転送を行う際のタイムスロットの考え方
を示すタイムチャートである。転送データの基本単位を
クロック８ビットのタイムスロット（ＴＳ）とし、３２
ＴＳにて１フレームを形成するフレーム構成を用いてい
る。
ック間のデータ転送を行う際のタイムスロットの考え方
を示すタイムチャートである。転送データの基本単位を
クロック８ビットのタイムスロット（ＴＳ）とし、３２
ＴＳにて１フレームを形成するフレーム構成を用いてい
る。
【００１４】この様な構成で、例えば図３に示す如く、
データを入出力する組合せ及びデータ転送方向により、
各タイムスロット（ＴＳ）を割当てておくのである。図
の例では、ＴＳｎ〜ＴＳｎ＋３の４タイムスロットの期
間はブロック１からブロック２へのデータ転送期間に割
当て、またＴＳｎ＋４〜ＴＳｎ＋５の２タイムスロット
の期間はブロック２からブロック４へのデータ転送期間
に割当てておく。
データを入出力する組合せ及びデータ転送方向により、
各タイムスロット（ＴＳ）を割当てておくのである。図
の例では、ＴＳｎ〜ＴＳｎ＋３の４タイムスロットの期
間はブロック１からブロック２へのデータ転送期間に割
当て、またＴＳｎ＋４〜ＴＳｎ＋５の２タイムスロット
の期間はブロック２からブロック４へのデータ転送期間
に割当てておく。
【００１５】以下、同様にして１フレームの全タイムス
ロットが予め割当てられており同様に全フレームについ
ても割当てられる。このタイムスロットの割当ての態様
やデータ入出力方向に応じて各ブロック内のタイミング
制御部１１がデータ入出力用ゲートのハイインピーダン
ス、データ入力、出力の各状態を制御するようになって
いる。
ロットが予め割当てられており同様に全フレームについ
ても割当てられる。このタイムスロットの割当ての態様
やデータ入出力方向に応じて各ブロック内のタイミング
制御部１１がデータ入出力用ゲートのハイインピーダン
ス、データ入力、出力の各状態を制御するようになって
いる。
【００１６】尚、図１におけるデータ入出力用の双方向
ゲート１２の具体例は種々の変形が可能であることは明
らかである。
ゲート１２の具体例は種々の変形が可能であることは明
らかである。
【００１７】
【発明の効果】本発明によれば、機能ブロック間のデー
タ転送を、予め各ブロックに割当てられたタイムスロッ
トに乗せて行うようにしたタイムシェアリング方式とし
たので、全ブロックに対して共通の単一シリアルデータ
バスを設けるだけでよく、またそのシリアルデータバス
に対するインタフェース回路が簡素化されることになり
、システムの小型化及び部品点数の削減が可能となると
いう効果がある。
タ転送を、予め各ブロックに割当てられたタイムスロッ
トに乗せて行うようにしたタイムシェアリング方式とし
たので、全ブロックに対して共通の単一シリアルデータ
バスを設けるだけでよく、またそのシリアルデータバス
に対するインタフェース回路が簡素化されることになり
、システムの小型化及び部品点数の削減が可能となると
いう効果がある。
【図１】本発明の実施例のシステムブロック図である。
【図２】本発明の実施例に適用されるデータ転送方式の
タイムスロット及びフレーム構成例を示す図である。
タイムスロット及びフレーム構成例を示す図である。
【図３】本発明の実施例におけるシリアルデータの入出
力タイミングの例を示すタイムチャートである。
力タイミングの例を示すタイムチャートである。
【図４】従来のデータ転送方式を示すシステムブロック
図である。
図である。
【図５】従来のデータ転送方式の場合のデータバスに対
するインタフェース回路の例を示す図である。
するインタフェース回路の例を示す図である。
１〜ｎ 機能ブロック
１１ タイミング制御部
１２ データ入出力用双方向ゲート
Claims (1)
- 【請求項１】 各々が固有の機能を有する複数の機能
ブロックと、これ等機能ブロックに共通に設けられた単
一のシリアルデータバスと、前記機能ブロックの各々に
設けられ、前記シリアルデータバスに対してデータの入
力，出力及びハイインピーダンスのいずれかの状態とす
るデータ入出力ゲートと、前記機能ブロックの各々に設
けられ、予め設定されたタイミングにより自ブロック内
のデータ入出力ゲートの状態を制御するタイミング制御
回路とを含むことを特徴とするデータ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4269291A JPH04260154A (ja) | 1991-02-14 | 1991-02-14 | データ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4269291A JPH04260154A (ja) | 1991-02-14 | 1991-02-14 | データ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260154A true JPH04260154A (ja) | 1992-09-16 |
Family
ID=12643099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4269291A Pending JPH04260154A (ja) | 1991-02-14 | 1991-02-14 | データ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04260154A (ja) |
-
1991
- 1991-02-14 JP JP4269291A patent/JPH04260154A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61141065A (ja) | 画像表示信号発生装置 | |
| JPH01220053A (ja) | バス転送制御方式 | |
| JPH11143821A (ja) | コンピュータ・バス | |
| JPH04260154A (ja) | データ転送システム | |
| JPH0636054A (ja) | ワンチップマイクロコンピュータ | |
| US5737544A (en) | Link system controller interface linking a PCI bus to multiple other buses | |
| KR20010089176A (ko) | 집적 멀티 마스터 버스 시스템에 대한 프리 중재 요청제한기 | |
| KR0151240B1 (ko) | 전전자 교환기 신호장치내 로컬 메모리 억세스 회로 | |
| US4773000A (en) | DMA for digital computer system | |
| JP3268347B2 (ja) | バス接続制御システム | |
| KR100252084B1 (ko) | 멀티 프로세스 시스템에서 데이터 라이트/리드 방법 및 데이터엑세스 장치 | |
| KR100231721B1 (ko) | 피억세스장치 공유용 버스애비터(Bus Abitor) | |
| KR0126417B1 (ko) | 다중채널 입출력 제어장치 | |
| JPH0683756A (ja) | データ処理装置 | |
| JPS60222951A (ja) | デ−タ転送方式 | |
| JPS6165351A (ja) | 制御システム | |
| KR950009426A (ko) | 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPS6063654A (ja) | 共通並列バス方式 | |
| JPS63196968A (ja) | 入出力制御装置 | |
| JPS61267852A (ja) | デ−タ・バス変換方式 | |
| JPS62245356A (ja) | デ−タ転送方式 | |
| JPH01243640A (ja) | 通信制御装置 | |
| JPH04180112A (ja) | マイクロプロセッサ | |
| JPH07200467A (ja) | バス伝送方式 |