JPH04253409A - 周波数逓倍・ミキサ回路 - Google Patents
周波数逓倍・ミキサ回路Info
- Publication number
- JPH04253409A JPH04253409A JP3028060A JP2806091A JPH04253409A JP H04253409 A JPH04253409 A JP H04253409A JP 3028060 A JP3028060 A JP 3028060A JP 2806091 A JP2806091 A JP 2806091A JP H04253409 A JPH04253409 A JP H04253409A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- input terminal
- emitter
- bases
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplitude Modulation (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、周波数逓倍動作とミキ
シング動作とを１つの回路で同時に行う周波数逓倍・ミ
キサ回路に関する。
シング動作とを１つの回路で同時に行う周波数逓倍・ミ
キサ回路に関する。
【０００２】
【従来の技術】周知のように、従来では、周波数逓倍動
作とミキシング動作とはそれぞれ独立した周波数逓倍回
路とミキサ回路で行うようにしている。
作とミキシング動作とはそれぞれ独立した周波数逓倍回
路とミキサ回路で行うようにしている。
【０００３】
【発明が解決しようとする課題】そのため、周波数逓倍
動作とミキシング動作とを同時に必要とする回路を構成
する場合、従来では、回路規模ないしは回路素子数が増
大し、消費電流の低減が困難であるという問題がある。
動作とミキシング動作とを同時に必要とする回路を構成
する場合、従来では、回路規模ないしは回路素子数が増
大し、消費電流の低減が困難であるという問題がある。
【０００４】本発明の目的は、周波数逓倍動作とミキシ
ング動作とを１つの回路で同時に行える周波数逓倍・ミ
キサ回路を提供することにある。
ング動作とを１つの回路で同時に行える周波数逓倍・ミ
キサ回路を提供することにある。
【０００５】
【課題を解決するための手段】前期目的を達成するため
に、本発明の周波数逓倍・ミキサ回路は次の如き構成を
有する。即ち、第１発明の周波数逓倍・ミキサ回路は、
被逓倍信号が印加される第１の入力端子対と；ミキシン
グ信号が印加される第２の入力端子と；一方のみエミッ
タ抵抗を有する差動対トランジスタの２組の相互間にお
いて、エミッタ抵抗を有するトランジスタ同士及びエミ
ッタ抵抗を有しないトランジスタ同士のコレクタがそれ
ぞれ共通接続され、エミッタ抵抗を有するトランジスタ
とエミッタ抵抗を有しないトランジスタとのベ−ス同士
の一方のベ−ス同士が前記第１の入力端子対の一方の入
力端子に共通接続され、その他方のベ−ス同士が前記第
１の入力端子対の他方の入力端子に共通接続される２組
の差動対トランジスタと；コレクタが前記２組の差動対
トランジスタにおけるエミッタ抵抗を有しないトランジ
スタのエミッタにそれぞれ接続され、ベ−スが共通に前
記第２の入力端子に接続される２個のトランジスタと；
を備えたことを特徴とするものである。
に、本発明の周波数逓倍・ミキサ回路は次の如き構成を
有する。即ち、第１発明の周波数逓倍・ミキサ回路は、
被逓倍信号が印加される第１の入力端子対と；ミキシン
グ信号が印加される第２の入力端子と；一方のみエミッ
タ抵抗を有する差動対トランジスタの２組の相互間にお
いて、エミッタ抵抗を有するトランジスタ同士及びエミ
ッタ抵抗を有しないトランジスタ同士のコレクタがそれ
ぞれ共通接続され、エミッタ抵抗を有するトランジスタ
とエミッタ抵抗を有しないトランジスタとのベ−ス同士
の一方のベ−ス同士が前記第１の入力端子対の一方の入
力端子に共通接続され、その他方のベ−ス同士が前記第
１の入力端子対の他方の入力端子に共通接続される２組
の差動対トランジスタと；コレクタが前記２組の差動対
トランジスタにおけるエミッタ抵抗を有しないトランジ
スタのエミッタにそれぞれ接続され、ベ−スが共通に前
記第２の入力端子に接続される２個のトランジスタと；
を備えたことを特徴とするものである。
【０００６】また、第２発明の周波数逓倍・ミキサ回路
は、被逓倍信号が印加される第１の入力端子対と；ミキ
シング信号が印加される第２の入力端子と；共通接続さ
れるエミッタ同士のエミッタサイズ比がｋ：１（ｋ＞１
）である差動対トランジスタの２組の相互間において、
エミッタサイズが等しいトランジスタのコレクタ同士が
共通接続され、エミッタサイズが等しくないトランジス
タのベ−ス同士の一方のベ−ス同士が前記第１の入力端
子対の一方の入力端子に共通接続され、その他方のベ−
ス同士が前記第１の入力端子対の他方の入力端子に共通
接続される２組の差動対トランジスタと；コレクタが前
記２組の差動対トランジスタにおけるエミッタにそれぞ
れ接続され、ベ−スが共通に前記第２の入力端子に接続
される２個のトランジスタと；を備えたことを特徴とす
るものである。
は、被逓倍信号が印加される第１の入力端子対と；ミキ
シング信号が印加される第２の入力端子と；共通接続さ
れるエミッタ同士のエミッタサイズ比がｋ：１（ｋ＞１
）である差動対トランジスタの２組の相互間において、
エミッタサイズが等しいトランジスタのコレクタ同士が
共通接続され、エミッタサイズが等しくないトランジス
タのベ−ス同士の一方のベ−ス同士が前記第１の入力端
子対の一方の入力端子に共通接続され、その他方のベ−
ス同士が前記第１の入力端子対の他方の入力端子に共通
接続される２組の差動対トランジスタと；コレクタが前
記２組の差動対トランジスタにおけるエミッタにそれぞ
れ接続され、ベ−スが共通に前記第２の入力端子に接続
される２個のトランジスタと；を備えたことを特徴とす
るものである。
【０００７】
【作用】次に、前記の如く構成される本発明の周波数逓
倍・ミキサ回路の作用を説明する。本発明の周波数逓倍
・ミキサ回路は、周波数逓倍動作とミキシング動作とを
１つの回路で同時に行うもので、基本的には、共通接続
されるエミッタ同士の１方のみエミッタ抵抗を有する、
または、エミッタサイズ比が異なる差動対トランジスタ
の２組と２個トランジスタとで構成される。
倍・ミキサ回路の作用を説明する。本発明の周波数逓倍
・ミキサ回路は、周波数逓倍動作とミキシング動作とを
１つの回路で同時に行うもので、基本的には、共通接続
されるエミッタ同士の１方のみエミッタ抵抗を有する、
または、エミッタサイズ比が異なる差動対トランジスタ
の２組と２個トランジスタとで構成される。
【０００８】従って、少ない素子数で実現できるので、
回路規模の縮小化と消費電流の低減化を図ることができ
る。
回路規模の縮小化と消費電流の低減化を図ることができ
る。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係る周波数逓倍・ミ
キサ回路を示す。図１において、１と２は被逓倍信号た
る入力信号ＶＬＯが印加される（第１の）入力端子対で
ある。３は（第２の）入力端子であり、この入力端子３
とア−ス間にはミキシング信号たる入力信号ＶＩＮが印
加される。また、Ｑ１とＱ２及びＱ３とＱ４はそれぞれ
エミッタ同士が共通接続される差動対トランジスタであ
り、一方のトランジスタ（Ｑ２とＱ３）のみがエミッタ
抵抗ＲＥ を有する。
する。図１は、本発明の一実施例に係る周波数逓倍・ミ
キサ回路を示す。図１において、１と２は被逓倍信号た
る入力信号ＶＬＯが印加される（第１の）入力端子対で
ある。３は（第２の）入力端子であり、この入力端子３
とア−ス間にはミキシング信号たる入力信号ＶＩＮが印
加される。また、Ｑ１とＱ２及びＱ３とＱ４はそれぞれ
エミッタ同士が共通接続される差動対トランジスタであ
り、一方のトランジスタ（Ｑ２とＱ３）のみがエミッタ
抵抗ＲＥ を有する。
【００１０】そして、この２つの差動対トランジスタの
相互間において、エミッタ抵抗を有するトランジスタ同
士（Ｑ２，Ｑ３）及びエミッタ抵抗を有しないトランジ
スタ同士（Ｑ１，Ｑ４）のコレクタがそれぞれ共通接続
され、エミッタ抵抗を有するトランジスタＱ１とエミッ
タ抵抗を有しないトランジスタＱ３のベ−ス同士が入力
端子対（１，２）の一方の入力端子１に共通接続され、
エミッタ抵抗を有するトランジスタＱ２とエミッタ抵抗
を有しないトランジスタＱ４のベ−ス同士が入力端子対
（１，２）の他方の入力端子２に共通接続される。なお
、トランジスタＱ１と同Ｑ３のコレクタは電源ＶＣＣに
直接接続され、トランジスタＱ２と同Ｑ４のコレクタは
出力端子４に接続されるとともに、抵抗ＲＬ を介して
電源ＶＣＣに接続されている。
相互間において、エミッタ抵抗を有するトランジスタ同
士（Ｑ２，Ｑ３）及びエミッタ抵抗を有しないトランジ
スタ同士（Ｑ１，Ｑ４）のコレクタがそれぞれ共通接続
され、エミッタ抵抗を有するトランジスタＱ１とエミッ
タ抵抗を有しないトランジスタＱ３のベ−ス同士が入力
端子対（１，２）の一方の入力端子１に共通接続され、
エミッタ抵抗を有するトランジスタＱ２とエミッタ抵抗
を有しないトランジスタＱ４のベ−ス同士が入力端子対
（１，２）の他方の入力端子２に共通接続される。なお
、トランジスタＱ１と同Ｑ３のコレクタは電源ＶＣＣに
直接接続され、トランジスタＱ２と同Ｑ４のコレクタは
出力端子４に接続されるとともに、抵抗ＲＬ を介して
電源ＶＣＣに接続されている。
【００１１】また、２個のトランジスタ（Ｑ５，Ｑ６）
では、コレクタが前記２組の差動対トランジスタにおけ
るエミッタ抵抗を有しないトランジスタ（Ｑ１，Ｑ４）
のエミッタにそれぞれ接続され、ベ−スが共通に入力端
子３に接続されている。これは、周知の定電流源を構成
するものである。
では、コレクタが前記２組の差動対トランジスタにおけ
るエミッタ抵抗を有しないトランジスタ（Ｑ１，Ｑ４）
のエミッタにそれぞれ接続され、ベ−スが共通に入力端
子３に接続されている。これは、周知の定電流源を構成
するものである。
【００１２】以上の構成において、差動対トランジスタ
（Ｑ１，Ｑ２）のベ−ス電圧をＶＢＥ１，ＶＢＥ２ 、
電流増幅率をαとすると、次の数式１が成り立つ。
（Ｑ１，Ｑ２）のベ−ス電圧をＶＢＥ１，ＶＢＥ２ 、
電流増幅率をαとすると、次の数式１が成り立つ。
【００１３】
【数１】
【００１４】ここで、ｋをボルツマン定数、Ｔを絶対温
度、ｑを単位電子電荷とし、ｋＴ／ｑをＶＴ とすると
、ＶＢＥ１ 》ＶＴ 、ＶＢＥ２ 》ＶＴ であり、更
にＶＢＥ１ ， ＶＢＥ２ とＶＴ とは次の数式２、
同３に示す関係がある。
度、ｑを単位電子電荷とし、ｋＴ／ｑをＶＴ とすると
、ＶＢＥ１ 》ＶＴ 、ＶＢＥ２ 》ＶＴ であり、更
にＶＢＥ１ ， ＶＢＥ２ とＶＴ とは次の数式２、
同３に示す関係がある。
【００１５】
【数２】
【００１６】
【数３】
【００１７】なお、数式２、同３において、ＩＣ１，Ｉ
Ｃ２はそれぞれコレクタ電流、ＩＳ１， ＩＳ２はそれ
ぞれ飽和電流である。そして、ＩＳ１＝ＩＳ２と仮定す
ると、数式１は次の数式４のように表せる。
Ｃ２はそれぞれコレクタ電流、ＩＳ１， ＩＳ２はそれ
ぞれ飽和電流である。そして、ＩＳ１＝ＩＳ２と仮定す
ると、数式１は次の数式４のように表せる。
【００１８】
【数４】
【００１９】また、トランジスタＱ５のコレクタ電流Ｉ
Ｃ５とトランジスタＱ１及び同Ｑ２のコレクタ電流ＩＣ
１、同ＩＣ１とは次の数式５で示す関係にある。
Ｃ５とトランジスタＱ１及び同Ｑ２のコレクタ電流ＩＣ
１、同ＩＣ１とは次の数式５で示す関係にある。
【００２０】
【数５】
【００２１】従って、数式４は次の数式６となる。
【００２２】
【数６】
【００２３】そこで、被逓倍信号たる入力電圧ＶＬＯに
対するトランジスタＱ２のコレクタ電流ＩＣ２の傾きを
求める。即ち、微分すると、次の数式７となる。
対するトランジスタＱ２のコレクタ電流ＩＣ２の傾きを
求める。即ち、微分すると、次の数式７となる。
【００２４】
【数７】
【００２５】ここで、微分値（絶対値）が最大となる点
は、次の数式８の場合である。
は、次の数式８の場合である。
【００２６】
【数８】
【００２７】従って、最大値は、次の数式９で示される
。
。
【００２８】
【数９】
【００２９】このとき、入力電圧ＶＬＯは、次の数式１
０となる。
０となる。
【００３０】
【数１０】
【００３１】また、トランジスタＱ３，同Ｑ４の差動対
トランジスタについても同様にして求めることができる
。これは、入力電圧ＶＬＯの極性を逆にすれば良いので
、その導出を省略する。
トランジスタについても同様にして求めることができる
。これは、入力電圧ＶＬＯの極性を逆にすれば良いので
、その導出を省略する。
【００３２】一方、ＩＳ を飽和電流とすると、コレク
タ電流ＩＣ５と同ＩＣ６は、次の数式１１となる。
タ電流ＩＣ５と同ＩＣ６は、次の数式１１となる。
【００３３】
【数１１】
【００３４】そこで、ＶＦ を固定電圧値、ＶＲＦを交
流信号とし、ミキシング信号たる入力電圧ＶＩＮを、次
の数式１２のように表す。
流信号とし、ミキシング信号たる入力電圧ＶＩＮを、次
の数式１２のように表す。
【００３５】
【数１２】
【００３６】すると、数式１１は、次の数式１３となる
。
。
【００３７】
【数１３】
【００３８】但し、数式１３において、ＩＯ は、次の
数式１４で示される。
数式１４で示される。
【００３９】
【数１４】
【００４０】従って、コレクタ電流ＩＣ５， 同ＩＣ６
の直流値は、次の数式１５で示される。
の直流値は、次の数式１５で示される。
【００４１】
【数１５】
【００４２】さて、ＶＲＦ＝０のときの各トランジスタ
のコレクタ電流（ＩＣ１， ＩＣ２， ＩＣ３， ＩＣ
４）と入力電圧ＶＬＯとの関係を示せば図２の通りとな
る。なお、ＲＥ ・ＩＣ５＝１６ＶＴ としてある。図
２において、Ｉ１ は、次の数式１６で示される。
のコレクタ電流（ＩＣ１， ＩＣ２， ＩＣ３， ＩＣ
４）と入力電圧ＶＬＯとの関係を示せば図２の通りとな
る。なお、ＲＥ ・ＩＣ５＝１６ＶＴ としてある。図
２において、Ｉ１ は、次の数式１６で示される。
【００４３】
【数１６】
【００４４】また、Ｉ２ は、次の数式１７で示される
。
。
【００４５】
【数１７】
【００４６】即ち、Ｉ１ とＩ２ は差動電流となって
いるのであり、入力電圧ＶＬＯに対して両波整流特性を
持つことが分かる。そこで、エミッタ抵抗を適当に選ぶ
と、Ｉ１ とＩ２ は入力電圧ＶＬＯの２乗特性にかな
り近い特性が得られる。要するに、入力周波数ｆＬＯに
対して２逓倍周波数２ｆＬＯが合成され、周波数成分と
しては２ｆＬＯ成分が支配的となるのである。そして、
Ｉ１とＩ２ が入力電圧ＶＬＯに対して正確に２乗特性
を持つ場合には、周波数成分は全てが２ｆＬＯ成分のみ
となるのである。なお、図２から、Ｉ１，Ｉ２ は、共
にＩＣ５に比例していることがわかる。
いるのであり、入力電圧ＶＬＯに対して両波整流特性を
持つことが分かる。そこで、エミッタ抵抗を適当に選ぶ
と、Ｉ１ とＩ２ は入力電圧ＶＬＯの２乗特性にかな
り近い特性が得られる。要するに、入力周波数ｆＬＯに
対して２逓倍周波数２ｆＬＯが合成され、周波数成分と
しては２ｆＬＯ成分が支配的となるのである。そして、
Ｉ１とＩ２ が入力電圧ＶＬＯに対して正確に２乗特性
を持つ場合には、周波数成分は全てが２ｆＬＯ成分のみ
となるのである。なお、図２から、Ｉ１，Ｉ２ は、共
にＩＣ５に比例していることがわかる。
【００４７】次に、ミキシング動作を説明する。今、ａ
，ｂ，ｃを定数としてＩ１ とＩ２ の差ΔＩを、次の
数式１８のように近似する。
，ｂ，ｃを定数としてＩ１ とＩ２ の差ΔＩを、次の
数式１８のように近似する。
【００４８】
【数１８】
【００４９】すると、数式１３から次の数式１９が得ら
れる。
れる。
【００５０】
【数１９】
【００５１】そして、数式１９の対数関数を級数展開す
ると、次の数式２０となる。
ると、次の数式２０となる。
【００５２】
【数２０】
【００５３】つまり、（ＶＬＯ）２ とＶＲＦとの積（
ＶＬＯ）２ ・ＶＲＦが得られるのである。従って、Δ
Ｉに含まれる周波数成分としては、（ＶＬＯ）・ＶＲＦ
の積ということから、２ｆＬＯ＋ｆＲＦ及び２ｆＬＯ−
ｆＲＦ又はｆＲＦ−２ｆＬＯが含まれる。そして、ΔＩ
はＩ１，Ｉ２ の差動出力電流であるので、Ｉ１，Ｉ２
についても同様の周波数成分が含まれている。
ＶＬＯ）２ ・ＶＲＦが得られるのである。従って、Δ
Ｉに含まれる周波数成分としては、（ＶＬＯ）・ＶＲＦ
の積ということから、２ｆＬＯ＋ｆＲＦ及び２ｆＬＯ−
ｆＲＦ又はｆＲＦ−２ｆＬＯが含まれる。そして、ΔＩ
はＩ１，Ｉ２ の差動出力電流であるので、Ｉ１，Ｉ２
についても同様の周波数成分が含まれている。
【００５４】以上要するに、図１に示す回路は、ＶＬＯ
の２逓倍波とＶＲＦの信号がミキシングされて出力され
る周波数逓倍・ミキサ回路となっているのである。
の２逓倍波とＶＲＦの信号がミキシングされて出力され
る周波数逓倍・ミキサ回路となっているのである。
【００５５】次いで、図３は、本発明の他の実施例を示
す。図３において、トランジスタ（Ｑ７、Ｑ８）、同ト
ランジスタ（Ｑ９、Ｑ１０）はそれぞれエミッタ同士が
共通接続される差動対トランジスタであり、トランジス
タＱ８と同Ｑ９のエミッタサイズを１とすると、対応す
るトランジスタＱ７、同Ｑ１０のエミッタサイズはｋ（
ｋ＞１）倍となっている。
す。図３において、トランジスタ（Ｑ７、Ｑ８）、同ト
ランジスタ（Ｑ９、Ｑ１０）はそれぞれエミッタ同士が
共通接続される差動対トランジスタであり、トランジス
タＱ８と同Ｑ９のエミッタサイズを１とすると、対応す
るトランジスタＱ７、同Ｑ１０のエミッタサイズはｋ（
ｋ＞１）倍となっている。
【００５６】この２つの差動対トランジスタの相互間に
おいて、エミッタサイズが等しいトランジスタ（Ｑ７と
Ｑ１０、Ｑ８とＱ９）のコレクタ同士が共通接続され、
エミッタサイズが等しくないトランジスタ（Ｑ７とＱ９
）のベ−ス同士入力端子対（１、２）の一方の入力端子
１に共通接続され、エミッタサイズが等しくないトラン
ジスタ（Ｑ８とＱ１０）のベ−ス同士入力端子対（１、
２）の他方の入力端子２に共通接続される。なお、トラ
ンジスタＱ９と同Ｑ８のコレクタは電源ＶＣＣに直接接
続され、トランジスタＱ７と同Ｑ１０のコレクタは出力
端子４に接続されるともに、抵抗ＲＬ を介して電源Ｖ
ＣＣに接続されている。
おいて、エミッタサイズが等しいトランジスタ（Ｑ７と
Ｑ１０、Ｑ８とＱ９）のコレクタ同士が共通接続され、
エミッタサイズが等しくないトランジスタ（Ｑ７とＱ９
）のベ−ス同士入力端子対（１、２）の一方の入力端子
１に共通接続され、エミッタサイズが等しくないトラン
ジスタ（Ｑ８とＱ１０）のベ−ス同士入力端子対（１、
２）の他方の入力端子２に共通接続される。なお、トラ
ンジスタＱ９と同Ｑ８のコレクタは電源ＶＣＣに直接接
続され、トランジスタＱ７と同Ｑ１０のコレクタは出力
端子４に接続されるともに、抵抗ＲＬ を介して電源Ｖ
ＣＣに接続されている。
【００５７】また、２個のトランジスタ（Ｑ５，Ｑ６）
では、コレクタが前記２組の差動対トランジスタにおい
て共通接続されるエミッタにそれぞれ接続され、ベ−ス
が共通に入力端子３に接続されている。これは、前記第
１実施例と同様に、周知の定電電流源を構成するもので
ある。
では、コレクタが前記２組の差動対トランジスタにおい
て共通接続されるエミッタにそれぞれ接続され、ベ−ス
が共通に入力端子３に接続されている。これは、前記第
１実施例と同様に、周知の定電電流源を構成するもので
ある。
【００５８】以上の構成において、各トランジスタのコ
レクタ電流（ＩＣ７， ＩＣ８， ＩＣ９， ＩＣ１０
，ＩＣ５， ＩＣ６）は、数式２１〜同２５のようにな
る。
レクタ電流（ＩＣ７， ＩＣ８， ＩＣ９， ＩＣ１０
，ＩＣ５， ＩＣ６）は、数式２１〜同２５のようにな
る。
【００５９】
【数２１】
【００６０】
【数２２】
【００６１】
【数２３】
【００６２】
【数２４】
【００６３】
【数２５】
【００６４】但し、数式２１〜同２５では、ｅｘｐ（Ｖ
ＬＯ／ＶＴ ）》１、ｅｘｐ（ＶＩＮ／ＶＴ ）》１と
して、次の数式２６、同２７に示す近似をしている。
ＬＯ／ＶＴ ）》１、ｅｘｐ（ＶＩＮ／ＶＴ ）》１と
して、次の数式２６、同２７に示す近似をしている。
【００６５】
【数２６】
【００６６】
【数２７】
【００６７】従って、ＩＣ７とＩＣ１０ の和をＩｐ，
ＩＣ８とＩＣ９の和をＩｑ とすると、これらは次の数
式２８、同２９のように表せる。
ＩＣ８とＩＣ９の和をＩｑ とすると、これらは次の数
式２８、同２９のように表せる。
【００６８】
【数２８】
【００６９】
【数２９】
【００７０】そして、Ｉｐ とＩｑ の差ΔＩは、次の
数式３０のようになる。
数式３０のようになる。
【００７１】
【数３０】
【００７２】ここで、数式３０において、ｋは定数であ
るから、ΔＩはＶＬＯに対して偶関数となっている。ま
た、ｅｘｐ（±ｘ）は、次の数式３１で表される。
るから、ΔＩはＶＬＯに対して偶関数となっている。ま
た、ｅｘｐ（±ｘ）は、次の数式３１で表される。
【００７３】
【数３１】
【００７４】従って、差ΔＩは、次の数式３２のように
なる。
なる。
【００７５】
【数３２】
【００７６】今、ｋ〉１であるから、ＶＬＯ《ＶＴ で
あれば、次の数式３３が成り立つ。
あれば、次の数式３３が成り立つ。
【００７７】
【数３３】
【００７８】そこで、差ΔＩは、次の数式３４のように
近似できる。
近似できる。
【００７９】
【数３４】
【００８０】即ち、差ΔＩは入力信号ＶＬＯの２乗のみ
の式で近似できる。従って、入力信号周波数ｆＬＯに対
して差ΔＩに含まれる周波数成分は、ＤＣ成分を除くと
、２ｆＬＯの周波数成分が殆どであることが分かる。第
１実施例と同様に周波数逓倍動作を行っているのである
。
の式で近似できる。従って、入力信号周波数ｆＬＯに対
して差ΔＩに含まれる周波数成分は、ＤＣ成分を除くと
、２ｆＬＯの周波数成分が殆どであることが分かる。第
１実施例と同様に周波数逓倍動作を行っているのである
。
【００８１】次に、入力信号ＶＩＮを第１実施例と同様
にすると（数式１２）、数式３４は、次の数式３５のよ
うになる。なお、数式３５において、ＩＯ は数式１４
と同様である。
にすると（数式１２）、数式３４は、次の数式３５のよ
うになる。なお、数式３５において、ＩＯ は数式１４
と同様である。
【００８２】
【数３５】
【００８３】そして│ＶＲＦ│《ＶＴ として、数式３
５に数式３１を適用して近似すると、次の数式３６が得
られる。
５に数式３１を適用して近似すると、次の数式３６が得
られる。
【００８４】
【数３６】
【００８５】つまり、第１実施例と同様に、（ＶＬＯ）
２ とＶＲＦの積（ＶＬＯ）２ ・ＶＲＦが得られ、本
第２実施例回路（図３）も、入力信号ＶＬＯの２逓倍波
と入力信号ＶＲＦとをミキシングして出力する周波数逓
倍・ミキサ回路となっているのである。
２ とＶＲＦの積（ＶＬＯ）２ ・ＶＲＦが得られ、本
第２実施例回路（図３）も、入力信号ＶＬＯの２逓倍波
と入力信号ＶＲＦとをミキシングして出力する周波数逓
倍・ミキサ回路となっているのである。
【００８６】なお、図４に示すように、トランジスタ（
Ｑ７，Ｑ１０）側のエミッタに値（ ＲＥ ／ｋ）のエ
ミッタ抵抗を挿入し、トランジスタ（Ｑ８，Ｑ９）側の
エミッタに値ＲＥ のエミッタ抵抗を挿入すれば、入力
信号ＶＬＯの振幅レベルを上げることができるので、エ
ミッタ抵抗を適宜選定することで、入力信号ＶＬＯの任
意の振幅レベルで使用できる。
Ｑ７，Ｑ１０）側のエミッタに値（ ＲＥ ／ｋ）のエ
ミッタ抵抗を挿入し、トランジスタ（Ｑ８，Ｑ９）側の
エミッタに値ＲＥ のエミッタ抵抗を挿入すれば、入力
信号ＶＬＯの振幅レベルを上げることができるので、エ
ミッタ抵抗を適宜選定することで、入力信号ＶＬＯの任
意の振幅レベルで使用できる。
【００８７】
【発明の効果】以上説明したように、本発明の周波数逓
倍・ミキサ回路によれば、一方のみエミッタ抵抗を有す
る、または、エミッタサイズ比が異なる差動対トランジ
スタの２組とこの２組の差動対トランジスタそれぞれの
定電流源となる２個のトランジスタとで以て周波数逓倍
動作とミキシング動作とを同時になし得るようにしたの
で、少ない素子数で実現でき、回路規模の縮小化と消費
電流の低減が可能になるという効果がある。
倍・ミキサ回路によれば、一方のみエミッタ抵抗を有す
る、または、エミッタサイズ比が異なる差動対トランジ
スタの２組とこの２組の差動対トランジスタそれぞれの
定電流源となる２個のトランジスタとで以て周波数逓倍
動作とミキシング動作とを同時になし得るようにしたの
で、少ない素子数で実現でき、回路規模の縮小化と消費
電流の低減が可能になるという効果がある。
【図１】本発明の第１実施例に係る周波数逓倍・ミキサ
回路の回路図である。
回路の回路図である。
【図２】コレクタ電流と入力信号（電圧）ＶＬＯとの関
係図である。
係図である。
【図３】本発明の第２実施例に係る周波数逓倍・ミキサ
回路の回路図である。
回路の回路図である。
【図４】本発明の第３実施例に係る周波数逓倍・ミキサ
回路の回路図である。
回路の回路図である。
１ 入力端子
２ 入力端子
３ 入力端子
４ 出力端子
Ｑ１ トランジスタ
Ｑ２ トランジスタ
Ｑ３ トランジスタ
Ｑ４ トランジスタ
Ｑ５ トランジスタ
Ｑ６ トランジスタ
Ｑ７ トランジスタ
Ｑ８ トランジスタ
Ｑ９ トランジスタ
Ｑ１０ トランジスタ
ＶＬＯ 入力信号（被逓倍信号）
Claims (2)
- 【請求項１】 被逓倍信号が印加される第１の入力端
子対と；ミキシング信号が印加される第２の入力端子と
；一方のみエミッタ抵抗を有する差動対トランジスタの
２組の相互間において、エミッタ抵抗を有するトランジ
スタ同士及びエミッタ抵抗を有しないトランジスタ同士
のコレクタがそれぞれ共通接続され、エミッタ抵抗を有
するトランジスタとエミッタ抵抗を有しないトランジス
タとのベ−ス同士の一方のベ−ス同士が前記第１の入力
端子対の一方の入力端子に共通接続され、その他方のベ
−ス同士が前記第１の入力端子対の他方の入力端子に共
通接続される２組の差動対トランジスタと；コレクタが
前記２組の差動対トランジスタにおけるエミッタ抵抗を
有しないトランジスタのエミッタにそれぞれ接続され、
ベ−スが共通に前記第２の入力端子に接続される２個の
トランジスタと；を備えたことを特徴とする周波数逓倍
・ミキサ回路。 - 【請求項２】 被逓倍信号が印加される第１の入力端
子対と；ミキシング信号が印加される第２の入力端子と
；共通接続されるエミッタ同士のエミッタサイズ比がｋ
：１（ｋ＞１）である差動対トランジスタの２組の相互
間において、エミッタサイズが等しいトランジスタのコ
レクタ同士が共通接続され、エミッタサイズが等しくな
いトランジスタのベ−ス同士の一方のベ−ス同士が前記
第１の入力端子対の一方の入力端子に共通接続され、そ
の他方のベ−ス同士が前記第１の入力端子対の他方の入
力端子に共通接続される２組の差動対トランジスタと；
コレクタが前記２組の差動対トランジスタにおけるエミ
ッタにそれぞれ接続され、ベ−スが共通に前記第２の入
力端子に接続される２個のトランジスタと；を備えたこ
とを特徴とする周波数逓倍・ミキサ回路。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028060A JP2887919B2 (ja) | 1991-01-29 | 1991-01-29 | 周波数逓倍・ミキサ回路 |
| US07/824,216 US5319267A (en) | 1991-01-24 | 1992-01-22 | Frequency doubling and mixing circuit |
| AU10426/92A AU643867B2 (en) | 1991-01-24 | 1992-01-23 | Frequency doubling and mixing circuit |
| CA002059887A CA2059887C (en) | 1991-01-24 | 1992-01-23 | Frequency doubling and mixing circuit |
| ES92101083T ES2113895T3 (es) | 1991-01-24 | 1992-01-23 | Circuito duplicador y mezclador de frecuencia. |
| DE69225012T DE69225012T2 (de) | 1991-01-24 | 1992-01-23 | Schaltung zur Frequenzverdopplung und zur Mischung |
| EP92101083A EP0498221B1 (en) | 1991-01-24 | 1992-01-23 | Frequency doubling and mixing circuit |
| SG1996005529A SG46517A1 (en) | 1991-01-24 | 1992-01-23 | Frequency doubling and mixing circuit |
| KR1019920000999A KR960014530B1 (ko) | 1991-01-24 | 1992-01-24 | 주파수 2배 및 믹싱 회로 |
| HK98109752A HK1009069A1 (en) | 1991-01-24 | 1998-08-06 | Frequency doubling and mixing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028060A JP2887919B2 (ja) | 1991-01-29 | 1991-01-29 | 周波数逓倍・ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04253409A true JPH04253409A (ja) | 1992-09-09 |
| JP2887919B2 JP2887919B2 (ja) | 1999-05-10 |
Family
ID=12238220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028060A Expired - Fee Related JP2887919B2 (ja) | 1991-01-24 | 1991-01-29 | 周波数逓倍・ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2887919B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07122939A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | 周波数逓倍・ミキサ回路 |
| US5552734A (en) * | 1993-10-27 | 1996-09-03 | Nec Corporation | Local oscillator frequency multiplier and mixing circuit comprising a squaring circuit |
| US5809410A (en) * | 1993-07-12 | 1998-09-15 | Harris Corporation | Low voltage RF amplifier and mixed with single bias block and method |
| US6230118B1 (en) | 1997-06-30 | 2001-05-08 | Cirrus Logic, Inc. | DOS based application supports for a controllerless modem |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160155A (en) * | 1978-06-09 | 1979-12-18 | Toshiba Corp | Multiplying circuit |
| JPS5585111A (en) * | 1978-12-22 | 1980-06-26 | Toshiba Corp | Oscillation circuit |
| JPS62264705A (ja) * | 1986-05-12 | 1987-11-17 | Mitsubishi Electric Corp | 周波数変換回路 |
| JPS62289770A (ja) * | 1986-06-10 | 1987-12-16 | Nec Corp | 両波整流器回路 |
| JPH02265306A (ja) * | 1989-04-05 | 1990-10-30 | Nec Corp | 両波整流器 |
-
1991
- 1991-01-29 JP JP3028060A patent/JP2887919B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160155A (en) * | 1978-06-09 | 1979-12-18 | Toshiba Corp | Multiplying circuit |
| JPS5585111A (en) * | 1978-12-22 | 1980-06-26 | Toshiba Corp | Oscillation circuit |
| JPS62264705A (ja) * | 1986-05-12 | 1987-11-17 | Mitsubishi Electric Corp | 周波数変換回路 |
| JPS62289770A (ja) * | 1986-06-10 | 1987-12-16 | Nec Corp | 両波整流器回路 |
| JPH02265306A (ja) * | 1989-04-05 | 1990-10-30 | Nec Corp | 両波整流器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5809410A (en) * | 1993-07-12 | 1998-09-15 | Harris Corporation | Low voltage RF amplifier and mixed with single bias block and method |
| US6018270A (en) * | 1993-07-12 | 2000-01-25 | Intersil Corporation | Low voltage RF amplifier and mixed with single bias block and method |
| JPH07122939A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | 周波数逓倍・ミキサ回路 |
| US5552734A (en) * | 1993-10-27 | 1996-09-03 | Nec Corporation | Local oscillator frequency multiplier and mixing circuit comprising a squaring circuit |
| US6230118B1 (en) | 1997-06-30 | 2001-05-08 | Cirrus Logic, Inc. | DOS based application supports for a controllerless modem |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2887919B2 (ja) | 1999-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4019118A (en) | Third harmonic signal generator | |
| JP2841978B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JPH04273708A (ja) | 対数増幅回路 | |
| US5252866A (en) | Frequency mixing circuit | |
| JPH04253409A (ja) | 周波数逓倍・ミキサ回路 | |
| JPH05167353A (ja) | 周波数ミキサ回路 | |
| JP2885250B2 (ja) | 周波数逓倍ミキサ回路 | |
| JP3022388B2 (ja) | トランスリニアマルチプライヤ | |
| JPH0738557B2 (ja) | アクテイブフイルタ−回路 | |
| JPH05114823A (ja) | 周波数ミキサ回路 | |
| JPS60104265A (ja) | Ｒｍｓコンバ−タ | |
| JP3000698B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JPH04354407A (ja) | 周波数ディスクリミネータ | |
| JPS6125242B2 (ja) | ||
| JPH0453047Y2 (ja) | ||
| JP3161440B2 (ja) | ハーモニックミキサ回路 | |
| JPH0239881B2 (ja) | ||
| JPH0974317A (ja) | ミキサ回路 | |
| JPH032985Y2 (ja) | ||
| US20030094989A1 (en) | Multiplier | |
| JPH0212735Y2 (ja) | ||
| JPH04273704A (ja) | 周波数逓倍・ミキサ回路 | |
| JP2621573B2 (ja) | 信号抑圧回路 | |
| JPS62289770A (ja) | 両波整流器回路 | |
| JPS6131642B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |