JPS60104265A - Ｒｍｓコンバ−タ - Google Patents
Ｒｍｓコンバ−タInfo
- Publication number
- JPS60104265A JPS60104265A JP59151144A JP15114484A JPS60104265A JP S60104265 A JPS60104265 A JP S60104265A JP 59151144 A JP59151144 A JP 59151144A JP 15114484 A JP15114484 A JP 15114484A JP S60104265 A JPS60104265 A JP S60104265A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- amplifier
- rms
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＲＭＳコンバータ、即ち、直流もしくは変化
する量例えば正弦波形のＲＭＳ値（実効値）を表わして
いる直流信号を発生する回路に係る。
する量例えば正弦波形のＲＭＳ値（実効値）を表わして
いる直流信号を発生する回路に係る。
従来の技術
成る既知の形式のＲＭＳコンバータは、順方向にバイア
スされたｐ−ｎ半導体接合部の対数小信号電圧／電流特
性を利用している。ＲＭＳ値を測定すべき入力波形は、
整流されて、２つの直列なｐ−ｎ接合部にまたがって与
えられ、入力波形゛電圧の対数値の２倍に比例する電圧
Ｖｉが発生される。この電圧Ｖｉ と、単一のｐ−ｎ接
合部を用いて同様に発生された、コンバータ出力電圧の
対数イ１ｔＸに比例する電圧Ｖｏとを使用して、第４の
ｐ−ｎ接合部が制御され、電圧ＶｉとｖＯとの差の真数
に比例する信号が形成される。次いで、この信号を平均
化し、入力波形のＲＭＳ値を表わすコンバータ出力電圧
が発生される。
スされたｐ−ｎ半導体接合部の対数小信号電圧／電流特
性を利用している。ＲＭＳ値を測定すべき入力波形は、
整流されて、２つの直列なｐ−ｎ接合部にまたがって与
えられ、入力波形゛電圧の対数値の２倍に比例する電圧
Ｖｉが発生される。この電圧Ｖｉ と、単一のｐ−ｎ接
合部を用いて同様に発生された、コンバータ出力電圧の
対数イ１ｔＸに比例する電圧Ｖｏとを使用して、第４の
ｐ−ｎ接合部が制御され、電圧ＶｉとｖＯとの差の真数
に比例する信号が形成される。次いで、この信号を平均
化し、入力波形のＲＭＳ値を表わすコンバータ出力電圧
が発生される。
この回路は、集積回路技術を用いて製造されたＩ・ラン
ジスタの整合対を使用して形成される。
ジスタの整合対を使用して形成される。
然し乍ら、このようにした場合でも、対にされたトラン
ジスタはその特性が各々若干異なるために利１！Ｉエラ
ーが生じ、ひいては、不正確なものになることが分かっ
ている。
ジスタはその特性が各々若干異なるために利１！Ｉエラ
ーが生じ、ひいては、不正確なものになることが分かっ
ている。
発明の構成
本発明の１つの特徴によれば、変化する波形をその反転
入力に受け取るように構成された第１の差動増１１Ｊ手
段と、コレクターエミツタ路が直列にされた第１及び第
２のトランジスタで構成されるフィードバック回路であ
って、上記第１トランジスタがに記載１増１１３手段の
出力に接続され、そして」；記載２トランジスタが上記
第１増巾手段の反転入力に接続されたようなフィードバ
ック回路と、平均化手段と、上記第１増１１」手段の出
力と上記平均化手段の入力との間にコレクターエミツタ
路が接続された第３トランジスタ手段と、上記平均化手
段の出力信号をその反転入力に受け取るように構成され
ると共に、上記第３トランジスタ手段のベースに出力が
接続されているような第２差動増１１」手段と、該第２
増ｒｌ］手段の反転入力と出力との間にコレクターエミ
ツタ路が接続された第４トランジスタ手段とを備えてい
て、に記平均化手段の出力信号が−１−配食化する波形
のＲＭＳ値を表わし、上記第１及び第３トランジスタ手
段各々と、上記第２及び第４トランジスタ手段各々との
選択された接続部を繰り返し交換させるように切り換え
手段が配置されていて、上記トランジスタ手段の作動特
性の相違により生じるエラーが減少されることを特徴と
するＲＭＳコンバータが提供される。
入力に受け取るように構成された第１の差動増１１Ｊ手
段と、コレクターエミツタ路が直列にされた第１及び第
２のトランジスタで構成されるフィードバック回路であ
って、上記第１トランジスタがに記載１増１１３手段の
出力に接続され、そして」；記載２トランジスタが上記
第１増巾手段の反転入力に接続されたようなフィードバ
ック回路と、平均化手段と、上記第１増１１」手段の出
力と上記平均化手段の入力との間にコレクターエミツタ
路が接続された第３トランジスタ手段と、上記平均化手
段の出力信号をその反転入力に受け取るように構成され
ると共に、上記第３トランジスタ手段のベースに出力が
接続されているような第２差動増１１」手段と、該第２
増ｒｌ］手段の反転入力と出力との間にコレクターエミ
ツタ路が接続された第４トランジスタ手段とを備えてい
て、に記平均化手段の出力信号が−１−配食化する波形
のＲＭＳ値を表わし、上記第１及び第３トランジスタ手
段各々と、上記第２及び第４トランジスタ手段各々との
選択された接続部を繰り返し交換させるように切り換え
手段が配置されていて、上記トランジスタ手段の作動特
性の相違により生じるエラーが減少されることを特徴と
するＲＭＳコンバータが提供される。
以下、環４１図面を参照し、本発明によるＲＭＳコンバ
ータの一例を説明する。
ータの一例を説明する。
実施例
第１図を説明すれば、ＲＭＳコンバータは、ＲＭＳ値を
測定すべき整流波形を受け取る入力端子１０を有してい
る。この入力端子ｌＯは、抵抗器１２によって演算増Ｉ
Ｉ器１４の反転（−）入力に接続され、その非反転入力
（＋）は、アースされている。増ｌＪ器１４の出力は、
第１トランジスタ１６のエミッタに接続され、そのベー
ス及びコレクタは一緒に接続されて第２トランジスタ１
８のエミッタに接続されている。このトランジスタ１８
のベースはアースされ、そのコレクタは、増ＩＩ器１４
の非反転入力に接続されている。
測定すべき整流波形を受け取る入力端子１０を有してい
る。この入力端子ｌＯは、抵抗器１２によって演算増Ｉ
Ｉ器１４の反転（−）入力に接続され、その非反転入力
（＋）は、アースされている。増ｌＪ器１４の出力は、
第１トランジスタ１６のエミッタに接続され、そのベー
ス及びコレクタは一緒に接続されて第２トランジスタ１
８のエミッタに接続されている。このトランジスタ１８
のベースはアースされ、そのコレクタは、増ＩＩ器１４
の非反転入力に接続されている。
増１１」器１４の出力は、第３トランジスタ２０のエミ
ッタにも接続され、そのコレクタは、演算項［１］器２
２の反転入力に接続され、該増巾器は、低域フィルタを
形成するようにフィードバックキャパシタ２４及び抵抗
器２５を有している。増＋ｂ器２２の出力は、ＲＭＳコ
ンバータの出力信号を出力端子２６に供給すると共に、
抵抗器２８を経て演算項ＩＩＩ器３０の反転入力にフィ
ードバックされる。この増巾器３０の出力は、第３トラ
ンジスタ２０のベースに接続されると共に、第４トラン
ジスタ３２のエミッタにも接続され、該トランジスタの
ベースはアースされ、そしてそのコレクタは増＋１］器
３０の反転入力１と接続される。
ッタにも接続され、そのコレクタは、演算項［１］器２
２の反転入力に接続され、該増巾器は、低域フィルタを
形成するようにフィードバックキャパシタ２４及び抵抗
器２５を有している。増＋ｂ器２２の出力は、ＲＭＳコ
ンバータの出力信号を出力端子２６に供給すると共に、
抵抗器２８を経て演算項ＩＩＩ器３０の反転入力にフィ
ードバックされる。この増巾器３０の出力は、第３トラ
ンジスタ２０のベースに接続されると共に、第４トラン
ジスタ３２のエミッタにも接続され、該トランジスタの
ベースはアースされ、そしてそのコレクタは増＋１］器
３０の反転入力１と接続される。
作動に際し、整流された入力波形が抵抗器１２を経て増
ＩＩ］器１４へ送られ、増ＴＩ器１４からトランジスタ
１６及び１８のベースーエミッタ接合部を経て出力電流
工を通流させる。この電流の大きさは、ｐ−ｎ接合部の
小信弓順方向バイアス特性に対する次の方程式からめら
れる。
ＩＩ］器１４へ送られ、増ＴＩ器１４からトランジスタ
１６及び１８のベースーエミッタ接合部を経て出力電流
工を通流させる。この電流の大きさは、ｐ−ｎ接合部の
小信弓順方向バイアス特性に対する次の方程式からめら
れる。
Ｉ＝Ｉｓ （ｅｑｖ／ｋＴ −１） （１）但し、
Ｉ Ｓは、逆飽和電流であり、
ｑは、電子の電荷であり、
■は、接合部にまたがる電圧であり、
ｋは、ポルツマン定数であり、そして
Ｔは、絶対温度である。
上記式（１）の各側の対数をとり（係数１は無視する）
、各ｐ−ｎ接合部に対しＶについて上記式を解くと１次
のようになる。
、各ｐ−ｎ接合部に対しＶについて上記式を解くと１次
のようになる。
Ｖ＝ｋＴ／ｑ ｌｏｇ（Ｉ／Ｉｓ）’ （２）電流■は
、増１ｊｌ器の利得により増＋ｌＪ器１４への入力電流
に直接関係伺けされ、この電流は、次いで、入力インピ
ータンスによって入力端子ｖｉに直接関係伺けされる。
、増１ｊｌ器の利得により増＋ｌＪ器１４への入力電流
に直接関係伺けされ、この電流は、次いで、入力インピ
ータンスによって入力端子ｖｉに直接関係伺けされる。
又、ｋ、ｔ、ｑ及びＩｓは、各ｐ−ｎ接合部に対し定数
と考えることができる。
と考えることができる。
Ｖｘ Ｉｏｇｖｉ （３）
従って、２つのベース−エミッタ接合部の各々にまたが
る電圧Ｖは、入力電圧ｖ１の対数に比例し、増Ｉｌｌ器
出力の電圧Ｖｉは、それらの和に等しくなる。従って、 Ｖｉ ＝２ １ｏｚｖｉ （４） 低域フィルタ増ｌ】器２２によって端子２６に形成され
る回路の直流出力電圧ｖＯにより、これに対応する電流
が、増ＩＪ器３０の人力の実質子のアースに向って抵抗
器２８に通流される。この電流により、増１１】器３０
の出力から第４トランジスタ３２のベースーエミッタ接
合部を経て電流が通流される。」−記の分析と同様に、
増ｒｌＪ器出力に現われる電圧■０は、上記出力電圧ｖ
Ｏの対数値に比例する。
る電圧Ｖは、入力電圧ｖ１の対数に比例し、増Ｉｌｌ器
出力の電圧Ｖｉは、それらの和に等しくなる。従って、 Ｖｉ ＝２ １ｏｚｖｉ （４） 低域フィルタ増ｌ】器２２によって端子２６に形成され
る回路の直流出力電圧ｖＯにより、これに対応する電流
が、増ＩＪ器３０の人力の実質子のアースに向って抵抗
器２８に通流される。この電流により、増１１】器３０
の出力から第４トランジスタ３２のベースーエミッタ接
合部を経て電流が通流される。」−記の分析と同様に、
増ｒｌＪ器出力に現われる電圧■０は、上記出力電圧ｖ
Ｏの対数値に比例する。
Ｖｏ ・ｘ Ｉｏｇｖｏ （５）
従って、ｆ５３）ランジスタ２０は、そのベース−エミ
ッタ間に次のような電圧が現われる。
ッタ間に次のような電圧が現われる。
（Ｖｉ −Ｖｏ ） ｃ＜２ １ｏｇｖｉ −１ｏｇｖ
。
。
、２
＝ｌｏｇ ｖ＋ ／ｖｏ （６）
再ひ、式（１）を参照すれば、第３トランジスタ２０に
よって導通される電流は、接合部にまたかる電圧の指数
関数に関係伺けされる。即ち、２．２ ｅｚｐ（ｌｏｇ ｖ＋ ／ｖｏ ） ＝ｖ＋ ／ｖｏ
（７）となる。この電流は、増ＩＩ器２２、フィードバ
ックキャパシタ２４及び抵抗器２５により低域ろ波され
（即ち、平均化され）、直流出力電圧ｖＯが。
よって導通される電流は、接合部にまたかる電圧の指数
関数に関係伺けされる。即ち、２．２ ｅｚｐ（ｌｏｇ ｖ＋ ／ｖｏ ） ＝ｖ＋ ／ｖｏ
（７）となる。この電流は、増ＩＩ器２２、フィードバ
ックキャパシタ２４及び抵抗器２５により低域ろ波され
（即ち、平均化され）、直流出力電圧ｖＯが。
形成される。従って、
となり、故に、
２ −］
ｖｏ ：＜ｖｌ
そして
ｖｏα Ｊ″ｖ】
となる。即ち、出力電圧ｖＯは、入力電圧ｖｉのＲＭＳ
に比例する。
に比例する。
上記の分析は、トランジスタ１６．１８．２０及び３２
の作動特性が同じであると仮定したものである。集線に
は、これは、集積回路技術によって一緒に製造されて同
じハウジング内に取りイｆ１けられた整合トランジスタ
対を使用することによって近似することができる。然し
乍ら、各トランジスタの小信号特性には若干の相違が残
されていて１回路全体として利得エラーを招く。
の作動特性が同じであると仮定したものである。集線に
は、これは、集積回路技術によって一緒に製造されて同
じハウジング内に取りイｆ１けられた整合トランジスタ
対を使用することによって近似することができる。然し
乍ら、各トランジスタの小信号特性には若干の相違が残
されていて１回路全体として利得エラーを招く。
この問題を軽減する回路が第２図に示されており、第１
図に対応する部品は、対応する参照番ぢで示されている
。
図に対応する部品は、対応する参照番ぢで示されている
。
第２図を説明すれば、第１及び第３トラノジスタ１６及
び２０は、トランジスタ４０ａ及び４０ｂの整合対で構
成され、そして第２及び第４トランジスタ１８及び３２
は、整合対４２ａ及び４２ｂで構成される。
び２０は、トランジスタ４０ａ及び４０ｂの整合対で構
成され、そして第２及び第４トランジスタ１８及び３２
は、整合対４２ａ及び４２ｂで構成される。
整合対４０ａ及び４０ｂのエミッタは、増ｒｌ器１４の
出力に直接接続される。それらのコレクタは、各々の電
界効果トランジスタ（ＦＥＴ）５０及び５２を経て低域
フィルタ増ｌＪ器２２の入力に接続される一方、各々の
ＦＥＴ５４及び５６を経てそれら自身のベースに接続さ
れる。これらのベースは、次いで、整合対のトランジス
タ４２ａ及び４２ｂのエミッタに各々直接接続されると
共に、各ＦＥＴ５８及び６０を経て増巾器３０の出力に
接続される。
出力に直接接続される。それらのコレクタは、各々の電
界効果トランジスタ（ＦＥＴ）５０及び５２を経て低域
フィルタ増ｌＪ器２２の入力に接続される一方、各々の
ＦＥＴ５４及び５６を経てそれら自身のベースに接続さ
れる。これらのベースは、次いで、整合対のトランジス
タ４２ａ及び４２ｂのエミッタに各々直接接続されると
共に、各ＦＥＴ５８及び６０を経て増巾器３０の出力に
接続される。
整合対のトランジスタ４２ａ及び４２ ｂノコレクタは
、各ＦＥＴ６２及び６４を経て増１１］器１４の入力に
接続されると共に、各ＦＥＴ６６及び６８を経て増ＩＩ
Ｊ器３０の入力に接続される。トランジスタ４２ｂのベ
ースはアースされ、一方、トランジスタ４２ａのベース
は、２つの抵抗器７０及び７２より成る電圧分割器に接
続される。これらの抵抗器は、アースと、可変抵抗器７
４のスライダとの間に接続され、可変抵抗器７４は、正
電圧＋Ｖと負電圧−■との間に接続され、これらの電圧
は増１１」器１４．２２及び３０にも供給される。
、各ＦＥＴ６２及び６４を経て増１１］器１４の入力に
接続されると共に、各ＦＥＴ６６及び６８を経て増ＩＩ
Ｊ器３０の入力に接続される。トランジスタ４２ｂのベ
ースはアースされ、一方、トランジスタ４２ａのベース
は、２つの抵抗器７０及び７２より成る電圧分割器に接
続される。これらの抵抗器は、アースと、可変抵抗器７
４のスライダとの間に接続され、可変抵抗器７４は、正
電圧＋Ｖと負電圧−■との間に接続され、これらの電圧
は増１１」器１４．２２及び３０にも供給される。
ＦＥＴ５２．５４．６０．６２及び６８のゲ−１・は、
各々の直列抵抗器を経て１発振器（図示せず）からの１
０Ｈ２方形波Ｑを受け取るように接続される。同様に、
ＦＥＴ５０．５６．５８．６４及び６６のゲートは、各
々の直列抵抗器を経て、］二二倍信号と逆位相の１０Ｈ
ｚ方形波Ｑ木を受け取るように接続される。
各々の直列抵抗器を経て１発振器（図示せず）からの１
０Ｈ２方形波Ｑを受け取るように接続される。同様に、
ＦＥＴ５０．５６．５８．６４及び６６のゲートは、各
々の直列抵抗器を経て、］二二倍信号と逆位相の１０Ｈ
ｚ方形波Ｑ木を受け取るように接続される。
この回路の作動は、第３図及び第４図を参照して首尾よ
く説明できる。第３図及び第４図は、Ｑ及びＱ本信号が
各々高い電圧レベルにあり、従ってその関連ＦＥＴを低
抵抗状態に切り換えるように作動する時の回路の実際の
相互接続を示している。これに対し、このように作動さ
れずに非常に高い抵抗状態にあるＦＥＴの接続が破線で
示されている。
く説明できる。第３図及び第４図は、Ｑ及びＱ本信号が
各々高い電圧レベルにあり、従ってその関連ＦＥＴを低
抵抗状態に切り換えるように作動する時の回路の実際の
相互接続を示している。これに対し、このように作動さ
れずに非常に高い抵抗状態にあるＦＥＴの接続が破線で
示されている。
従って、第３図に示されたように、Ｑ信号が高い電圧で
ある時は、ＦＥＴ５２．５４．６０．６２及び６８が作
動されて、トランジスタ４０ｂのコレクタを増巾器２２
に接続し、トランジスタ４０ａのコレクタをそのベース
に接続し、トランジスタ４０ｂのベースを増巾器３０の
出力に接続し、トランジスタ４２ａのコレクタを増Ｉｌ
ｌ器１４に接続し、そしてトランジスタ４２ｂのコレク
タを増巾器３０の入力に接続する。これらの状態におい
ては、回路の相互接続状態が第１図の状態に正に匹敵し
、トランジスタ４０ａ、４２ａ、４０ｂ、及び４２ｂは
、ｆｔ５１図のトランジスタ１６．１８．２０及び３２
の機能を各々遂行する。
ある時は、ＦＥＴ５２．５４．６０．６２及び６８が作
動されて、トランジスタ４０ｂのコレクタを増巾器２２
に接続し、トランジスタ４０ａのコレクタをそのベース
に接続し、トランジスタ４０ｂのベースを増巾器３０の
出力に接続し、トランジスタ４２ａのコレクタを増Ｉｌ
ｌ器１４に接続し、そしてトランジスタ４２ｂのコレク
タを増巾器３０の入力に接続する。これらの状態におい
ては、回路の相互接続状態が第１図の状態に正に匹敵し
、トランジスタ４０ａ、４２ａ、４０ｂ、及び４２ｂは
、ｆｔ５１図のトランジスタ１６．１８．２０及び３２
の機能を各々遂行する。
これに対し、第４図に示されたように、Ｑ＊低信号高い
電圧である時は、ＦＥＴ５０．５６．５８．６４及び６
６が作動され、トランジスタ４０ａのコレクタを増巾器
２２に接続し、トランジスタ４０ｂのコレクタをそのベ
ースへ接続し、トランジスタ４０ａのベースを増１１１
器３０の出力へ接続し、トランジスタ４２ｂのコレクタ
を増ｌ〕器１４へ接続し、そしてトランジスタ４２ａの
コレクタを増１１Ｊ器３０の入力へ接続する。従って、
トランジスタ４０ａ及び４２ａが実際上トランジスタ４
０ｂ及び４２ｂと交換され、第１図のトランジスタ１６
．１８．２０及び３２の機能はトランジスタ４０ｂ、４
２ｂ、４０ａ及び４２ａによって実行される。
電圧である時は、ＦＥＴ５０．５６．５８．６４及び６
６が作動され、トランジスタ４０ａのコレクタを増巾器
２２に接続し、トランジスタ４０ｂのコレクタをそのベ
ースへ接続し、トランジスタ４０ａのベースを増１１１
器３０の出力へ接続し、トランジスタ４２ｂのコレクタ
を増ｌ〕器１４へ接続し、そしてトランジスタ４２ａの
コレクタを増１１Ｊ器３０の入力へ接続する。従って、
トランジスタ４０ａ及び４２ａが実際上トランジスタ４
０ｂ及び４２ｂと交換され、第１図のトランジスタ１６
．１８．２０及び３２の機能はトランジスタ４０ｂ、４
２ｂ、４０ａ及び４２ａによって実行される。
各対のトランジスタ４０ａ、４０ｂ及び４２ａ、４２ｂ
の機能がこのように繰り返し交換される結果１作動特性
のばらつきの影響力（低減されることが分かった。従っ
て、回路の長期間にわたる精度が改善される。トランジ
スタの機能をこのように交換できる理由は、各対のトラ
ンジスタが幾つかの厳密に共通の接続部を有していて、
その切り換えが不要であると共に、実際」−回路の作動
性能を下げることがないからである。
の機能がこのように繰り返し交換される結果１作動特性
のばらつきの影響力（低減されることが分かった。従っ
て、回路の長期間にわたる精度が改善される。トランジ
スタの機能をこのように交換できる理由は、各対のトラ
ンジスタが幾つかの厳密に共通の接続部を有していて、
その切り換えが不要であると共に、実際」−回路の作動
性能を下げることがないからである。
切り換え速度としては、１ＯＨｚ程度の低い速度が好ま
しい、アナログ−デジタルコンバータを用いた場合には
、切り換え信号Ｑ及び９本をコンバータの′測定サイク
ルに同期させて、ノイズ及び変調エラーを減少するのが
好ましい。
しい、アナログ−デジタルコンバータを用いた場合には
、切り換え信号Ｑ及び９本をコンバータの′測定サイク
ルに同期させて、ノイズ及び変調エラーを減少するのが
好ましい。
可変抵抗器７４は１回路の作動を初期的にバランスして
、復調、ビート及びノイズの影響を減少するように調整
される。
、復調、ビート及びノイズの影響を減少するように調整
される。
第１図は、公知のＲＭＳコンバータを示す回路図、
第２図は１本発明によるＲＭＳコンバータの回路図、そ
して 第３図及び第４図は、本発明コンバータの作動を説明す
るために第２図を変形した図である。 １０・・・入力端子 １２・・・抵抗器１４・・・演算
項１１」器 １６・・・第１トランジスタ １８・・・ｔ！Ｓ２トランジスタ ２０＠―・第３トランジスタ ２２・・・演算項１］１器 ２４・・・フィードバックキャパシタ ２５・φ・抵抗器 ２６・Φ・出力端子３０・・・演算
項ｒｉ器 ３２・ゆ・ｆｆ５４トランジスタ ４０ａ、４０ｂ・・・整合トランジスタ対４２ａ、４２
ｂ・・−整合トランジスタ対５０．５２．５４．５６．
５８．６０．６２゜６４．６６．６８、・・・ＦＥＴ 手続ｔｔｌｉ正ν１・（方式） １．事件の表示 昭和５９年特詐願第１５１１４４号２
、発明の名称 ＲＭＳコンバーク ３、 ？ｄｔ正をするイを 事件との関係 出 願 人 ４、代理人 ５、 ？ｉｌｉ正命令の日付 昭和５９年１０月３０日
６、補正の対象 願書 代理権を糺明する書面企図向
して 第３図及び第４図は、本発明コンバータの作動を説明す
るために第２図を変形した図である。 １０・・・入力端子 １２・・・抵抗器１４・・・演算
項１１」器 １６・・・第１トランジスタ １８・・・ｔ！Ｓ２トランジスタ ２０＠―・第３トランジスタ ２２・・・演算項１］１器 ２４・・・フィードバックキャパシタ ２５・φ・抵抗器 ２６・Φ・出力端子３０・・・演算
項ｒｉ器 ３２・ゆ・ｆｆ５４トランジスタ ４０ａ、４０ｂ・・・整合トランジスタ対４２ａ、４２
ｂ・・−整合トランジスタ対５０．５２．５４．５６．
５８．６０．６２゜６４．６６．６８、・・・ＦＥＴ 手続ｔｔｌｉ正ν１・（方式） １．事件の表示 昭和５９年特詐願第１５１１４４号２
、発明の名称 ＲＭＳコンバーク ３、 ？ｄｔ正をするイを 事件との関係 出 願 人 ４、代理人 ５、 ？ｉｌｉ正命令の日付 昭和５９年１０月３０日
６、補正の対象 願書 代理権を糺明する書面企図向
Claims (6)
- （１）変化する波形をその反転入力に受け取るように構
成された第１の差動増Ｉ１１手段と、コレクターエミツ
タ路が直列にされた＄１及び第２のトランジスタで構成
されるフィードバック回路であって、ｌ−記載１トラン
ジスタが上記第１増ｒｌ］手段の出力に接続され、そし
て上記第２トランジスタが１−記ｆｆ１ｌ増Ｉｊ手段の
反転入力に接続されたようなフィート八・ンク回路と、
平均化手段と、 ］−記載１増Ｉｌｊ手段の出力と１．記平均化手段の人
力との間にコレクターエミツタ路が接続された第３トラ
ンジスタ手段と、 ト記平均化手段の出力信号をその反転入力に受け取るよ
うに構成されると共に、上記第３トランジスタ手段のベ
ースに出力が接続されているような第２の差動増１１】
手段と、 該第２の増ｉ１手段の反転入力と出力との間にコレクタ
ーエミ・ンタ路が接続された第４トランジスタ手段と４
備えていて、 上記平均化手段の出力信号が上記変化する波形のＲＭＳ
値を表わし、 上記第１及び第３トランジスタ手段各々と、上記第２及
びｆｆ１４トランジスタ手段各々との選択された接続部
を繰り返し交換させるように切り換え手段が構成されて
いて、上記トランジスタ手段の作動特性の相違により生
じるエラーが減少されることを特徴とするＲＭＳコンバ
ータ - （２）−ｈ記載１及び第３トランジスタと、上記第２及
び第４トランジスタは、各々、整合対として構成される
特許請求の範囲第（１）項に記載のＲＭＳコン／ヘータ
。 - （３）上記切り換え手段は、切り換えを行なう対として
構成された複数の単極単投スイッチを含み、各対のスイ
ッチは、相補的な切り換え信号によって作動される特許
請求の範囲第（１）項又はＥＩＲ（２）項に記載のＲＭ
Ｓコンバータ。 - （４）各々のスイッチは、電界効果トランジスタで構成
される特許請求の範囲第（３）項に記載のＲＭＳコンバ
ータ。 - （５）上記の交換繰り返し速度は、ｌ ＯＨｚ程度であ
る特許請求の範囲第（１）項に記載のＲＭＳコンバータ
。 - （６）アナログ−デジタルコンバータを備え、北記交換
繰り返し速度がこのアナログ−デジタルコンバータの測
定サイクルと同期された特許請求の範囲第（１）項に記
載のＲＭＳコンバータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB08319911A GB2143956B (en) | 1983-07-23 | 1983-07-23 | Rms converters |
| GB8319911 | 1983-07-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60104265A true JPS60104265A (ja) | 1985-06-08 |
Family
ID=10546208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59151144A Pending JPS60104265A (ja) | 1983-07-23 | 1984-07-20 | Ｒｍｓコンバ−タ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4575649A (ja) |
| EP (1) | EP0133350B1 (ja) |
| JP (1) | JPS60104265A (ja) |
| AU (1) | AU573600B2 (ja) |
| DE (1) | DE3483705D1 (ja) |
| GB (1) | GB2143956B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2143956B (en) * | 1983-07-23 | 1986-11-19 | Schlumberger Electronics | Rms converters |
| JPS6156501A (ja) * | 1984-08-28 | 1986-03-22 | Toshiba Corp | 整流回路 |
| US4861635A (en) * | 1987-11-06 | 1989-08-29 | Minnesota Mining And Manufacturing Company | Pressure-sensitive adhesive closure for disposable diaper |
| US5896056A (en) * | 1997-12-01 | 1999-04-20 | Texmate, Inc. | Root-mean-square converter method and circuit |
| US6392402B1 (en) | 1998-07-30 | 2002-05-21 | Fluke Corporation | High crest factor rms measurement method |
| US6516291B2 (en) * | 2000-12-13 | 2003-02-04 | Linear Technology Corporation | RMS-to-DC converter with fault detection and recovery |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3657528A (en) * | 1970-07-10 | 1972-04-18 | Lawrence M Plante | Rms voltmeter and log converter |
| US3967105A (en) * | 1975-05-19 | 1976-06-29 | Control Data Corporation | Transistor power and root computing system |
| US4097767A (en) * | 1977-01-17 | 1978-06-27 | Dbx, Incorporated | Operational rectifier |
| US4109165A (en) * | 1977-02-14 | 1978-08-22 | Tokyo Shibaura Electric Co., Ltd. | Rms circuit |
| US4375038A (en) * | 1979-08-10 | 1983-02-22 | Beckman Instruments, Inc. | RMS Converter |
| GB2143956B (en) * | 1983-07-23 | 1986-11-19 | Schlumberger Electronics | Rms converters |
-
1983
- 1983-07-23 GB GB08319911A patent/GB2143956B/en not_active Expired
-
1984
- 1984-07-16 EP EP84304830A patent/EP0133350B1/en not_active Expired - Lifetime
- 1984-07-16 DE DE8484304830T patent/DE3483705D1/de not_active Expired - Fee Related
- 1984-07-16 AU AU30731/84A patent/AU573600B2/en not_active Ceased
- 1984-07-19 US US06/632,365 patent/US4575649A/en not_active Expired - Fee Related
- 1984-07-20 JP JP59151144A patent/JPS60104265A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE3483705D1 (de) | 1991-01-17 |
| US4575649A (en) | 1986-03-11 |
| GB8319911D0 (en) | 1983-08-24 |
| AU573600B2 (en) | 1988-06-16 |
| EP0133350A2 (en) | 1985-02-20 |
| AU3073184A (en) | 1985-01-24 |
| GB2143956A (en) | 1985-02-20 |
| GB2143956B (en) | 1986-11-19 |
| EP0133350B1 (en) | 1990-12-05 |
| EP0133350A3 (en) | 1988-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3681618A (en) | Rms circuits with bipolar logarithmic converter | |
| US4268759A (en) | Signal-processing circuitry with intrinsic temperature insensitivity | |
| JPH09219630A (ja) | 差動回路 | |
| JPH0344447B2 (ja) | ||
| JPS60104265A (ja) | Ｒｍｓコンバ−タ | |
| US3805092A (en) | Electronic analog multiplier | |
| JPH0856129A (ja) | 電圧／電流変換回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6259489B2 (ja) | ||
| JPS5831472A (ja) | 乗算回路 | |
| US4385364A (en) | Electronic gain control circuit | |
| JPH04240904A (ja) | 周波数逓倍ミキサ回路 | |
| JPS5928866B2 (ja) | 瞬時電力測定回路 | |
| US4137506A (en) | Compound transistor circuitry | |
| JPS59136871A (ja) | 温度補償対数回路 | |
| JPS631454Y2 (ja) | ||
| JPS5995706A (ja) | 増幅器 | |
| JPS58171105A (ja) | 振幅変調器 | |
| JPS61140210A (ja) | 信号処理回路 | |
| JP3258202B2 (ja) | 差動回路 | |
| JP2003281464A (ja) | 対数変換回路 | |
| US3626304A (en) | Linear dc to ac converter | |
| JPS60176182A (ja) | 演算回路 | |
| JPH0453047Y2 (ja) | ||
| JPS61198065A (ja) | 整流回路 |