JPS5928866B2 - 瞬時電力測定回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、瞬時電力波形の観測、瞬時電力の測定等に用
いられる瞬時電力測定回路に関する。

近来、小型、かつ高精度で周波数特姓が良いという面か
ら普及しているこの種の半導体方式における電力測定回
路としては、いわゆる・ゞルス変調方式、アナログ掛算
器を使用する方式等がある。このうち前者においては、
高精度で高安定住を実現できる反面、回路構成が複雑で
あり、かつ高価な部品を使用するために、高価で大型に
なる欠点を有していた。また、後者においては、安価な
掛算器を使用すれば低コスト、小型にできるが、精度、
安定性が悪＜、記録しようとすれば被測定回路と電気的
に絶縁する必要があつた。一方、高級な掛算器を使用す
れば精度、安定性は良くなるが、コストが高＜なり、ま
た記録時の絶縁は逃げられないという欠点を伴なつてい
た。

本発明は上記の欠点を改善し、例えば商用および直流回
路等の瞬時電力を安価で比較的簡単な回路によつて高精
度で示す瞬時電力測定回路を提供することを目的とする
。以下、図面に沿つて本発明を説明する。図は本発明の
実施例を示すもので、Ｅは電源で、この電源Ｅ（５直列
に接続された負荷Ｌとの間に分流器Ｒ１が挿入されてい
る。

Ａｌは第１の差動増巾器で、入力端は負荷Ｌに流れる電
流ｉを取り出すよう分流器Ｒ１の両端に接続されている
。Ａ２は第２の差動増巾器で、入力端は、電源Ｅの電圧
ｅを取り出すように電源Ｅと並列に接続されている。し
かして、第１の差動増巾器Ａ１の出力端は、電圧電流変
換回路Ｃ．ＦＥＴ型フオトカプラＦ、演算増巾器Ａ３と
からなり、正の半周期の演算を行う第１の演算回路と、
ほぼ同様に構成され、かつ負の半周期の演算を行う第２
の演算回路にそれぞれに接続されている。前記のＦＥＴ
型フオトカプラＦは電気エネルギーを光エネルギーに変
換する発光ダイオードＤのごとき発光素子と、この光を
受光して電気エネルギーに再び変換するＦＥＴ型トラン
ジスタのごとき光電変換素子からなり、第１の演算回路
において入力側の発光ダイオードＤは、第１の差動増巾
器Ａ１の出力端と接続された電圧電流変換回路Ｃの出力
端と従続に接続され、また、出力側は第２の差動増巾器
Ａ２の差動増巾器Ａ２の出力端と直列に接続され、かつ
一端が接地され、負帰還用の抵抗Ｒ２を有する演算増巾
器Ａ３の他方の入力端に接続されている。第２の演算回
路においてはＦＥＴ型フオトカプラＦ′の入力側の発光
ダイオードＤ′の向きが逆である他は上記の構成と同様
である。Ａ５は第３の差動増巾回路で入力端子のＨ側に
第１の演算回路を構成する演算増巾器Ａ３の出力端が接
続され、入力端子の…側には第２の演算回路を構成する
演算増巾器Ａ４の出力端が接続されている。次に本発明
の動作を説明する。

負荷Ｌと直列に接続された分流器Ｒ１の端子間の電圧を
差動増巾器Ａ１で増巾し、この出力Ｖｉを周知の演算増
巾器からなる電圧電流変換回路Ｃ，Ｃ′を介し、ＦＥＴ
型フオトカプラＦ，Ｆ′の発光ダイオードＤ，Ｄ′に被
測定回路の電流に比例した電流１＋、ｉ−をそれぞれ流
す。

ところで、電源Ｅの電圧ｅは差動増巾器Ａ２により瓦−
〜貰τ程度の高い分圧比で分圧されているので同相除去
比（ＣＭＲＲ）を落さずに任意にこの増巾器Ａ２の接地
点を選択することが円能となり、入力抵抗を例えば１Ｍ
Ω程度以上に十分大きくとることができ、実質的にこの
差動増巾器Ａ２以下は被測定回路と電気的に絶縁された
と同様に扱うことが円能である。一方、差動増巾器Ａ２
の出力ｅ、すなわち負荷Ｌに加わつている電圧ｅは、Ｆ
ＥＴ型フオトカプラＦの出力側の光電変換素子の抵抗Ｒ
ｘを介し演算増巾器Ａ３に入力される。

このＦＥＴ型７オトカプラＦの出力側の光電変換素子の
抵抗Ｒｘは入力側の発光ダイオードＤの電流に反比例し
、入出力関係は′ その また、電圧・電流変換回路の入力出力関係はＶｉ＝Ｋ７
ｌであるから＋ ） 演算増巾器Ａ３の出力電圧３は、 であり、１式および２式より となり ＶｉとＶｅの積が得られる。

なお、この場合、発光ダイオードＤは逆方向の電流は流
せないので、出力Ｖ３は電流が正の半波の期間のみしか
現われない。

このため、前述のように発光ダイオードの向きを前記第
１の演算回路とは逆に接続した全く同様の第２の演算回
路を構成し、電流が負の半波の期間については演算増巾
器Ａ４を介しその出力Ｖ４を得るように構成されている
。しかして、それぞれの出力３，Ｖ４は差動増巾器Ａ５
の入力に与えられ、この差動増巾器Ａ５の出力からは正
および負の両周期にわたるＶｉとＶｅの積が得られ、こ
れによつて、被測定回路の負荷Ｌにかかる電圧ｅと、負
荷Ｌに流れる電流１との積、すなわち電力が求められ、
かついわゆる４象限の演算（掛算）が可能である。

したがつて、差動増巾器Ａ５の出力端子間Ｔから瞬時電
力の高精度な波形を取り出すことができ、また、積分器
（図示せず）を介して電力量を得ることができる。叙述
のように本発明の瞬時電力測定回路によれば） 負荷Ｌの電流、電圧をそれぞれ差動増巾器で取り出し、
ＦＥＴ型フオトカプラを介しそれらの出力の積をそれぞ
れ正・負の半周期の演算を行なう演算増巾器においてと
るように構成され、（イ）ＦＥＴ型フオトカプラ以外は
汎用の演算増巾器を使用しているので、直線健、温度安
定姓が良く高精度で波形を示すことができ、かつ低コス
トで構成できる。

（ロ） ＦＥＴ型フオトカプラを使用しているので、被
測定回路と記録部とを電気的に隔離して絶縁されている
ため例えば電源の共通使用等種々のメリツトがある。

（ハ） トランス等を使用しないので、小型、軽量であ
る。（ニ）周波数特曲が良好である。

等の実用的効果を有する。

【図面の簡単な説明】 図は本発明の瞬時電力測定回路の実施例を示す。

Claims (1)

【特許請求の範囲】
1. １ 負荷Ｌに流れる電流ｉを得るよう電源Ｅと直列に接
   続された分流器Ｒ＿１の両端に入力端が接続された差動
   増巾器Ａ＿１と、前記負荷Ｌにかかる電圧ｅを得るよう
   電源Ｅと並列に入力端が接続された差動増巾器Ａ＿２と
   、前記差動増巾器Ａ＿１の出力電圧を電流に変換する電
   圧電流変換回路Ｃと、前記電圧電流変換回路Ｃの出力端
   と入力側が接続され、かつ出力側が前記差動増巾器Ａ＿
   ２の出力端と接続されたＦＥＴ型フォトカプラＦと、前
   記ＦＥＴ型フォトカプラＦの出力側を入力インピーダン
   スとし、かつ負帰還用の抵抗Ｒ＿２を有し、正の半波に
   おける前記差動増巾器Ａ＿１、Ａ＿２の出力Ｖｉ、Ｖｅ
   の積をとる演算増巾器Ａ＿３と、前記差動増巾器Ａ＿１
   の出力端と入力端が接続された電圧電流変換回路Ｃ′と
   、前記電圧電流変換回路Ｃ′の出力端と入力側の発光ダ
   イオードが前記ＦＥＴ型フォトカプラＦの入力側発光ダ
   イオードと逆向きになるように接続され、かつ出力側が
   前記差動増巾器Ａ＿２の出力端と接続されたＦＥＴ型フ
   ォトカプラＦ′と、前記ＦＥＴ型フォトカプラＦ′の出
   力側を入力インピーダンスとし、かつ負帰還用の抵抗Ｒ
   ＿２′を有し、負の半波における前記差動増巾器Ａ＿１
   、Ａ＿２の出力Ｖｉ、Ｖｅの積をとる演算増巾器Ａ＿４
   と、前記演算増巾器Ａ＿３の出力Ｖ＿３が一方の入力に
   与えられ、かつ他方の入力には前記演算増巾器Ａ＿４の
   出力Ｖ＿４が与えられる差動増巾器Ａ＿５とを備え、前
   記差動増巾器Ａ＿５の出力端を介し負荷Ｌにかかる瞬時
   電力を得ることを特徴とする瞬時電力測定回路。