JP2887919B2 - 周波数逓倍・ミキサ回路 - Google Patents
周波数逓倍・ミキサ回路Info
- Publication number
- JP2887919B2 JP2887919B2 JP3028060A JP2806091A JP2887919B2 JP 2887919 B2 JP2887919 B2 JP 2887919B2 JP 3028060 A JP3028060 A JP 3028060A JP 2806091 A JP2806091 A JP 2806091A JP 2887919 B2 JP2887919 B2 JP 2887919B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- input terminal
- equation
- pair
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplitude Modulation (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、周波数逓倍動作とミキ
シング動作とを１つの回路で同時に行う周波数逓倍・ミ
キサ回路に関する。
シング動作とを１つの回路で同時に行う周波数逓倍・ミ
キサ回路に関する。
【０００２】
【従来の技術】周知のように、従来では、周波数逓倍動
作とミキシング動作とはそれぞれ独立した周波数逓倍回
路とミキサ回路で行うようにしている。
作とミキシング動作とはそれぞれ独立した周波数逓倍回
路とミキサ回路で行うようにしている。
【０００３】
【発明が解決しようとする課題】そのため、周波数逓倍
動作とミキシング動作とを同時に必要とする回路を構成
する場合、従来では、回路規模ないしは回路素子数が増
大し、消費電流の低減が困難であるという問題がある。
動作とミキシング動作とを同時に必要とする回路を構成
する場合、従来では、回路規模ないしは回路素子数が増
大し、消費電流の低減が困難であるという問題がある。
【０００４】本発明の目的は、周波数逓倍動作とミキシ
ング動作とを１つの回路で同時に行える周波数逓倍・ミ
キサ回路を提供することにある。
ング動作とを１つの回路で同時に行える周波数逓倍・ミ
キサ回路を提供することにある。
【０００５】
【課題を解決するための手段】前期目的を達成するため
に、本発明の周波数逓倍・ミキサ回路は次の如き構成を
有する。即ち、第１発明の周波数逓倍・ミキサ回路は、
被逓倍信号が印加される第１の入力端子対と；前記被逓
倍信号と混合すべきミキシング信号が印加される第２の
入力端子と；一方のみエミッタ抵抗を有する差動対トラ
ンジスタの２組の相互間において、エミッタ抵抗を有す
るトランジスタ同士及びエミッタ抵抗を有しないトラン
ジスタ同士のコレクタがそれぞれ共通接続され、エミッ
タ抵抗を有するトランジスタとエミッタ抵抗を有しない
トランジスタとのベ−ス同士の一方のベ−ス同士が前記
第１の入力端子対の一方の入力端子に共通接続され、そ
の他方のベ−ス同士が前記第１の入力端子対の他方の入
力端子に共通接続される２組の差動対トランジスタと；
コレクタが前記２組の差動対トランジスタにおけるエミ
ッタ抵抗を有しないトランジスタのエミッタにそれぞれ
接続され、ベ−スが共通に前記第２の入力端子に接続さ
れる２個のトランジスタと；を備え、前記被逓倍信号の
２倍の逓倍周波数成分を得ると共に、前記逓倍周波数成
分と前記ミキシング信号の周波数成分との混合による和
・差周波数成分を得るものとしたことを特徴とするもの
である。
に、本発明の周波数逓倍・ミキサ回路は次の如き構成を
有する。即ち、第１発明の周波数逓倍・ミキサ回路は、
被逓倍信号が印加される第１の入力端子対と；前記被逓
倍信号と混合すべきミキシング信号が印加される第２の
入力端子と；一方のみエミッタ抵抗を有する差動対トラ
ンジスタの２組の相互間において、エミッタ抵抗を有す
るトランジスタ同士及びエミッタ抵抗を有しないトラン
ジスタ同士のコレクタがそれぞれ共通接続され、エミッ
タ抵抗を有するトランジスタとエミッタ抵抗を有しない
トランジスタとのベ−ス同士の一方のベ−ス同士が前記
第１の入力端子対の一方の入力端子に共通接続され、そ
の他方のベ−ス同士が前記第１の入力端子対の他方の入
力端子に共通接続される２組の差動対トランジスタと；
コレクタが前記２組の差動対トランジスタにおけるエミ
ッタ抵抗を有しないトランジスタのエミッタにそれぞれ
接続され、ベ−スが共通に前記第２の入力端子に接続さ
れる２個のトランジスタと；を備え、前記被逓倍信号の
２倍の逓倍周波数成分を得ると共に、前記逓倍周波数成
分と前記ミキシング信号の周波数成分との混合による和
・差周波数成分を得るものとしたことを特徴とするもの
である。
【０００６】また、第２発明の周波数逓倍・ミキサ回路
は、被逓倍信号が印加される第１の入力端子対と；前記
被逓倍信号と混合すべきミキシング信号が印加される第
２の入力端子と；共通接続されるエミッタ同士のエミッ
タサイズ比がｋ：１（ｋ＞１）である差動対トランジス
タの２組の相互間において、エミッタサイズが等しいト
ランジスタのコレクタ同士が共通接続され、エミッタサ
イズが等しくないトランジスタのベ−ス同士の一方のベ
−ス同士が前記第１の入力端子対の一方の入力端子に共
通接続され、その他方のベ−ス同士が前記第１の入力端
子対の他方の入力端子に共通接続される２組の差動対ト
ランジスタと；コレクタが前記２組の差動対トランジス
タにおけるエミッタにそれぞれ接続され、ベ−スが共通
に前記第２の入力端子に接続される２個のトランジスタ
と；を備え、前記被逓倍信号の２倍の逓倍周波数成分を
得ると共に、前記逓倍周波数成分と前記ミキシング信号
の周波数成分との混合による和・差周波数成分を得るも
のとしたことを特徴とするものである。
は、被逓倍信号が印加される第１の入力端子対と；前記
被逓倍信号と混合すべきミキシング信号が印加される第
２の入力端子と；共通接続されるエミッタ同士のエミッ
タサイズ比がｋ：１（ｋ＞１）である差動対トランジス
タの２組の相互間において、エミッタサイズが等しいト
ランジスタのコレクタ同士が共通接続され、エミッタサ
イズが等しくないトランジスタのベ−ス同士の一方のベ
−ス同士が前記第１の入力端子対の一方の入力端子に共
通接続され、その他方のベ−ス同士が前記第１の入力端
子対の他方の入力端子に共通接続される２組の差動対ト
ランジスタと；コレクタが前記２組の差動対トランジス
タにおけるエミッタにそれぞれ接続され、ベ−スが共通
に前記第２の入力端子に接続される２個のトランジスタ
と；を備え、前記被逓倍信号の２倍の逓倍周波数成分を
得ると共に、前記逓倍周波数成分と前記ミキシング信号
の周波数成分との混合による和・差周波数成分を得るも
のとしたことを特徴とするものである。
【０００７】
【作用】次に、前記の如く構成される本発明の周波数逓
倍・ミキサ回路の作用を説明する。本発明の周波数逓倍
・ミキサ回路は、周波数逓倍動作とミキシング動作とを
１つの回路で同時に行うもので、基本的には、共通接続
されるエミッタ同士の１方のみエミッタ抵抗を有する、
または、エミッタサイズ比が異なる差動対トランジスタ
の２組と、これら２組の差動対トランジスタの定電流源
としての２個のトランジスタとで構成される。
倍・ミキサ回路の作用を説明する。本発明の周波数逓倍
・ミキサ回路は、周波数逓倍動作とミキシング動作とを
１つの回路で同時に行うもので、基本的には、共通接続
されるエミッタ同士の１方のみエミッタ抵抗を有する、
または、エミッタサイズ比が異なる差動対トランジスタ
の２組と、これら２組の差動対トランジスタの定電流源
としての２個のトランジスタとで構成される。
【０００８】従って、少ない素子数で実現できるので、
回路規模の縮小化と消費電流の低減化を図ることができ
る。
回路規模の縮小化と消費電流の低減化を図ることができ
る。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係る周波数逓倍・ミ
キサ回路を示す。図１において、１と２は被逓倍信号た
る入力信号ＶLOが印加される（第１の）入力端子対であ
る。３は（第２の）入力端子であり、この入力端子３と
ア−ス間にはミキシング信号たる入力信号ＶINが印加さ
れる。また、Ｑ１とＱ２及びＱ３とＱ４はそれぞれエミ
ッタ同士が共通接続される差動対トランジスタであり、
一方のトランジスタ（Ｑ２とＱ３）のみがエミッタ抵抗
ＲE を有する。
する。図１は、本発明の一実施例に係る周波数逓倍・ミ
キサ回路を示す。図１において、１と２は被逓倍信号た
る入力信号ＶLOが印加される（第１の）入力端子対であ
る。３は（第２の）入力端子であり、この入力端子３と
ア−ス間にはミキシング信号たる入力信号ＶINが印加さ
れる。また、Ｑ１とＱ２及びＱ３とＱ４はそれぞれエミ
ッタ同士が共通接続される差動対トランジスタであり、
一方のトランジスタ（Ｑ２とＱ３）のみがエミッタ抵抗
ＲE を有する。
【００１０】そして、この２つの差動対トランジスタの
相互間において、エミッタ抵抗を有するトランジスタ同
士（Ｑ２，Ｑ３）及びエミッタ抵抗を有しないトランジ
スタ同士（Ｑ１，Ｑ４）のコレクタがそれぞれ共通接続
され、エミッタ抵抗を有するトランジスタＱ１とエミッ
タ抵抗を有しないトランジスタＱ３のベ−ス同士が入力
端子対（１，２）の一方の入力端子１に共通接続され、
エミッタ抵抗を有するトランジスタＱ２とエミッタ抵抗
を有しないトランジスタＱ４のベ−ス同士が入力端子対
（１，２）の他方の入力端子２に共通接続される。な
お、トランジスタＱ１と同Ｑ３のコレクタは電源ＶCCに
直接接続され、トランジスタＱ２と同Ｑ４のコレクタは
出力端子４に接続されるとともに、抵抗ＲL を介して電
源ＶCCに接続されている。
相互間において、エミッタ抵抗を有するトランジスタ同
士（Ｑ２，Ｑ３）及びエミッタ抵抗を有しないトランジ
スタ同士（Ｑ１，Ｑ４）のコレクタがそれぞれ共通接続
され、エミッタ抵抗を有するトランジスタＱ１とエミッ
タ抵抗を有しないトランジスタＱ３のベ−ス同士が入力
端子対（１，２）の一方の入力端子１に共通接続され、
エミッタ抵抗を有するトランジスタＱ２とエミッタ抵抗
を有しないトランジスタＱ４のベ−ス同士が入力端子対
（１，２）の他方の入力端子２に共通接続される。な
お、トランジスタＱ１と同Ｑ３のコレクタは電源ＶCCに
直接接続され、トランジスタＱ２と同Ｑ４のコレクタは
出力端子４に接続されるとともに、抵抗ＲL を介して電
源ＶCCに接続されている。
【００１１】また、２個のトランジスタ（Ｑ５，Ｑ６）
では、コレクタが前記２組の差動対トランジスタにおけ
るエミッタ抵抗を有しないトランジスタ（Ｑ１，Ｑ４）
のエミッタにそれぞれ接続され、ベ−スが共通に入力端
子３に接続されている。これは、周知の定電流源を構成
するものである。
では、コレクタが前記２組の差動対トランジスタにおけ
るエミッタ抵抗を有しないトランジスタ（Ｑ１，Ｑ４）
のエミッタにそれぞれ接続され、ベ−スが共通に入力端
子３に接続されている。これは、周知の定電流源を構成
するものである。
【００１２】以上の構成において、差動対トランジスタ
（Ｑ１，Ｑ２）のベ−ス電圧をＶBE1,ＶBE2 、電流増幅
率をαとすると、次の数式１が成り立つ。
（Ｑ１，Ｑ２）のベ−ス電圧をＶBE1,ＶBE2 、電流増幅
率をαとすると、次の数式１が成り立つ。
【００１３】
【数１】
【００１４】ここで、ｋをボルツマン定数、Ｔを絶対温
度、ｑを単位電子電荷とし、ｋＴ／ｑをＶT とすると、
ＶBE1 》ＶT 、ＶBE2 》ＶT であり、更にＶBE1 , Ｖ
BE2 とＶT とは次の数式２、同３に示す関係がある。
度、ｑを単位電子電荷とし、ｋＴ／ｑをＶT とすると、
ＶBE1 》ＶT 、ＶBE2 》ＶT であり、更にＶBE1 , Ｖ
BE2 とＶT とは次の数式２、同３に示す関係がある。
【００１５】
【数２】
【００１６】
【数３】
【００１７】なお、数式２、同３において、ＩC1,IC2は
それぞれコレクタ電流、ＩS1, ＩS2はそれぞれ飽和電流
である。そして、ＩS1＝ＩS2と仮定すると、数式１は次
の数式４のように表せる。
それぞれコレクタ電流、ＩS1, ＩS2はそれぞれ飽和電流
である。そして、ＩS1＝ＩS2と仮定すると、数式１は次
の数式４のように表せる。
【００１８】
【数４】
【００１９】また、トランジスタＱ５のコレクタ電流Ｉ
C5とトランジスタＱ１及び同Ｑ２のコレクタ電流ＩC1、
同ＩC1とは次の数式５で示す関係にある。
C5とトランジスタＱ１及び同Ｑ２のコレクタ電流ＩC1、
同ＩC1とは次の数式５で示す関係にある。
【００２０】
【数５】
【００２１】従って、数式４は次の数式６となる。
【００２２】
【数６】
【００２３】そこで、被逓倍信号たる入力電圧ＶLOに対
するトランジスタＱ２のコレクタ電流ＩC2の傾きを求め
る。即ち、微分すると、次の数式７となる。
するトランジスタＱ２のコレクタ電流ＩC2の傾きを求め
る。即ち、微分すると、次の数式７となる。
【００２４】
【数７】
【００２５】ここで、微分値（絶対値）が最大となる点
は、次の数式８の場合である。
は、次の数式８の場合である。
【００２６】
【数８】
【００２７】従って、最大値は、次の数式９で示され
る。
る。
【００２８】
【数９】
【００２９】このとき、入力電圧ＶLOは、次の数式１０
となる。
となる。
【００３０】
【数１０】
【００３１】また、トランジスタＱ３，同Ｑ４の差動対
トランジスタについても同様にして求めることができ
る。これは、入力電圧ＶLOの極性を逆にすれば良いの
で、その導出を省略する。
トランジスタについても同様にして求めることができ
る。これは、入力電圧ＶLOの極性を逆にすれば良いの
で、その導出を省略する。
【００３２】一方、ＩS を飽和電流とすると、コレクタ
電流ＩC5と同ＩC6は、次の数式１１となる。
電流ＩC5と同ＩC6は、次の数式１１となる。
【００３３】
【数１１】
【００３４】そこで、ＶF を固定電圧値、ＶRFを交流信
号とし、ミキシング信号たる入力電圧ＶINを、次の数式
１２のように表す。
号とし、ミキシング信号たる入力電圧ＶINを、次の数式
１２のように表す。
【００３５】
【数１２】
【００３６】すると、数式１１は、次の数式１３とな
る。
る。
【００３７】
【数１３】
【００３８】但し、数式１３において、ＩO は、次の数
式１４で示される。
式１４で示される。
【００３９】
【数１４】
【００４０】従って、コレクタ電流ＩC5, 同ＩC6の直流
値は、次の数式１５で示される。
値は、次の数式１５で示される。
【００４１】
【数１５】
【００４２】さて、ＶRF＝０のときの各トランジスタの
コレクタ電流（ＩC1, ＩC2, ＩC3, ＩC4）と入力電圧Ｖ
LOとの関係を示せば図２の通りとなる。なお、ＲE ・Ｉ
C5＝１６ＶT としてある。図２において、Ｉ1 は、次の
数式１６で示される。
コレクタ電流（ＩC1, ＩC2, ＩC3, ＩC4）と入力電圧Ｖ
LOとの関係を示せば図２の通りとなる。なお、ＲE ・Ｉ
C5＝１６ＶT としてある。図２において、Ｉ1 は、次の
数式１６で示される。
【００４３】
【数１６】
【００４４】また、Ｉ2 は、次の数式１７で示される。
【００４５】
【数１７】
【００４６】即ち、Ｉ1 とＩ2 は差動電流となっている
のであり、入力電圧ＶLOに対して両波整流特性を持つこ
とが分かる。そこで、エミッタ抵抗を適当に選ぶと、Ｉ
1 とＩ2 は入力電圧ＶLOの２乗特性にかなり近い特性が
得られる。要するに、入力周波数ｆLOに対して２逓倍周
波数２ｆLOが合成され、周波数成分としては２ｆLO成分
が支配的となるのである。そして、Ｉ1とＩ2 が入力電
圧ＶLOに対して正確に２乗特性を持つ場合には、周波数
成分は全てが２ｆLO成分のみとなるのである。なお、図
２から、Ｉ1,Ｉ2 は、共にＩC5に比例していることがわ
かる。
のであり、入力電圧ＶLOに対して両波整流特性を持つこ
とが分かる。そこで、エミッタ抵抗を適当に選ぶと、Ｉ
1 とＩ2 は入力電圧ＶLOの２乗特性にかなり近い特性が
得られる。要するに、入力周波数ｆLOに対して２逓倍周
波数２ｆLOが合成され、周波数成分としては２ｆLO成分
が支配的となるのである。そして、Ｉ1とＩ2 が入力電
圧ＶLOに対して正確に２乗特性を持つ場合には、周波数
成分は全てが２ｆLO成分のみとなるのである。なお、図
２から、Ｉ1,Ｉ2 は、共にＩC5に比例していることがわ
かる。
【００４７】次に、ミキシング動作を説明する。今、
ａ，ｂ，ｃを定数としてＩ1 とＩ2 の差ΔＩを、次の数
式１８のように近似する。
ａ，ｂ，ｃを定数としてＩ1 とＩ2 の差ΔＩを、次の数
式１８のように近似する。
【００４８】
【数１８】
【００４９】すると、数式１３から次の数式１９が得ら
れる。
れる。
【００５０】
【数１９】
【００５１】そして、数式１９の対数関数を級数展開す
ると、次の数式２０となる。
ると、次の数式２０となる。
【００５２】
【数２０】
【００５３】つまり、（ＶLO）2 とＶRFとの積（ＶLO）
2 ・ＶRFが得られるのである。従って、ΔＩに含まれる
周波数成分としては、（ＶLO）・ＶRFの積ということか
ら、２ｆLO＋ｆRF及び２ｆLO−ｆRF又はｆRF−２ｆLOが
含まれる。そして、ΔＩはＩ1,Ｉ2 の差動出力電流であ
るので、Ｉ1,Ｉ2 についても同様の周波数成分が含まれ
ている。
2 ・ＶRFが得られるのである。従って、ΔＩに含まれる
周波数成分としては、（ＶLO）・ＶRFの積ということか
ら、２ｆLO＋ｆRF及び２ｆLO−ｆRF又はｆRF−２ｆLOが
含まれる。そして、ΔＩはＩ1,Ｉ2 の差動出力電流であ
るので、Ｉ1,Ｉ2 についても同様の周波数成分が含まれ
ている。
【００５４】以上要するに、図１に示す回路は、ＶLOの
２逓倍波とＶRFの信号がミキシングされて出力される周
波数逓倍・ミキサ回路となっているのである。
２逓倍波とＶRFの信号がミキシングされて出力される周
波数逓倍・ミキサ回路となっているのである。
【００５５】次いで、図３は、本発明の他の実施例を示
す。図３において、トランジスタ（Ｑ７、Ｑ８）、同ト
ランジスタ（Ｑ９、Ｑ１０）はそれぞれエミッタ同士が
共通接続される差動対トランジスタであり、トランジス
タＱ８と同Ｑ９のエミッタサイズを１とすると、対応す
るトランジスタＱ７、同Ｑ１０のエミッタサイズはｋ
（ｋ＞１）倍となっている。
す。図３において、トランジスタ（Ｑ７、Ｑ８）、同ト
ランジスタ（Ｑ９、Ｑ１０）はそれぞれエミッタ同士が
共通接続される差動対トランジスタであり、トランジス
タＱ８と同Ｑ９のエミッタサイズを１とすると、対応す
るトランジスタＱ７、同Ｑ１０のエミッタサイズはｋ
（ｋ＞１）倍となっている。
【００５６】この２つの差動対トランジスタの相互間に
おいて、エミッタサイズが等しいトランジスタ（Ｑ７と
Ｑ１０、Ｑ８とＱ９）のコレクタ同士が共通接続され、
エミッタサイズが等しくないトランジスタ（Ｑ７とＱ
９）のベ−ス同士入力端子対（１、２）の一方の入力端
子１に共通接続され、エミッタサイズが等しくないトラ
ンジスタ（Ｑ８とＱ１０）のベ−ス同士入力端子対
（１、２）の他方の入力端子２に共通接続される。な
お、トランジスタＱ９と同Ｑ８のコレクタは電源ＶCCに
直接接続され、トランジスタＱ７と同Ｑ１０のコレクタ
は出力端子４に接続されるともに、抵抗ＲL を介して電
源ＶCCに接続されている。
おいて、エミッタサイズが等しいトランジスタ（Ｑ７と
Ｑ１０、Ｑ８とＱ９）のコレクタ同士が共通接続され、
エミッタサイズが等しくないトランジスタ（Ｑ７とＱ
９）のベ−ス同士入力端子対（１、２）の一方の入力端
子１に共通接続され、エミッタサイズが等しくないトラ
ンジスタ（Ｑ８とＱ１０）のベ−ス同士入力端子対
（１、２）の他方の入力端子２に共通接続される。な
お、トランジスタＱ９と同Ｑ８のコレクタは電源ＶCCに
直接接続され、トランジスタＱ７と同Ｑ１０のコレクタ
は出力端子４に接続されるともに、抵抗ＲL を介して電
源ＶCCに接続されている。
【００５７】また、２個のトランジスタ（Ｑ５，Ｑ６）
では、コレクタが前記２組の差動対トランジスタにおい
て共通接続されるエミッタにそれぞれ接続され、ベ−ス
が共通に入力端子３に接続されている。これは、前記第
１実施例と同様に、周知の定電電流源を構成するもので
ある。
では、コレクタが前記２組の差動対トランジスタにおい
て共通接続されるエミッタにそれぞれ接続され、ベ−ス
が共通に入力端子３に接続されている。これは、前記第
１実施例と同様に、周知の定電電流源を構成するもので
ある。
【００５８】以上の構成において、各トランジスタのコ
レクタ電流（ＩC7, ＩC8, ＩC9, ＩC10,ＩC5, ＩC6）
は、数式２１〜同２５のようになる。
レクタ電流（ＩC7, ＩC8, ＩC9, ＩC10,ＩC5, ＩC6）
は、数式２１〜同２５のようになる。
【００５９】
【数２１】
【００６０】
【数２２】
【００６１】
【数２３】
【００６２】
【数２４】
【００６３】
【数２５】
【００６４】但し、数式２１〜同２５では、ｅｘｐ（Ｖ
LO／ＶT ）》１、ｅｘｐ（ＶIN／ＶT ）》１として、次
の数式２６、同２７に示す近似をしている。
LO／ＶT ）》１、ｅｘｐ（ＶIN／ＶT ）》１として、次
の数式２６、同２７に示す近似をしている。
【００６５】
【数２６】
【００６６】
【数２７】
【００６７】従って、ＩC7とＩC10 の和をＩp,ＩC8とＩ
C9の和をＩq とすると、これらは次の数式２８、同２９
のように表せる。
C9の和をＩq とすると、これらは次の数式２８、同２９
のように表せる。
【００６８】
【数２８】
【００６９】
【数２９】
【００７０】そして、Ｉp とＩq の差ΔＩは、次の数式
３０のようになる。
３０のようになる。
【００７１】
【数３０】
【００７２】ここで、数式３０において、ｋは定数であ
るから、ΔＩはＶLOに対して偶関数となっている。ま
た、ｅｘｐ（±ｘ）は、次の数式３１で表される。
るから、ΔＩはＶLOに対して偶関数となっている。ま
た、ｅｘｐ（±ｘ）は、次の数式３１で表される。
【００７３】
【数３１】
【００７４】従って、差ΔＩは、次の数式３２のように
なる。
なる。
【００７５】
【数３２】
【００７６】今、ｋ〉１であるから、ＶLO《ＶT であれ
ば、次の数式３３が成り立つ。
ば、次の数式３３が成り立つ。
【００７７】
【数３３】
【００７８】そこで、差ΔＩは、次の数式３４のように
近似できる。
近似できる。
【００７９】
【数３４】
【００８０】即ち、差ΔＩは入力信号ＶLOの２乗のみの
式で近似できる。従って、入力信号周波数ｆLOに対して
差ΔＩに含まれる周波数成分は、ＤＣ成分を除くと、２
ｆLOの周波数成分が殆どであることが分かる。第１実施
例と同様に周波数逓倍動作を行っているのである。
式で近似できる。従って、入力信号周波数ｆLOに対して
差ΔＩに含まれる周波数成分は、ＤＣ成分を除くと、２
ｆLOの周波数成分が殆どであることが分かる。第１実施
例と同様に周波数逓倍動作を行っているのである。
【００８１】次に、入力信号ＶINを第１実施例と同様に
すると（数式１２）、数式３４は、次の数式３５のよう
になる。なお、数式３５において、ＩO は数式１４と同
様である。
すると（数式１２）、数式３４は、次の数式３５のよう
になる。なお、数式３５において、ＩO は数式１４と同
様である。
【００８２】
【数３５】
【００８３】そして│ＶRF│《ＶT として、数式３５に
数式３１を適用して近似すると、次の数式３６が得られ
る。
数式３１を適用して近似すると、次の数式３６が得られ
る。
【００８４】
【数３６】
【００８５】つまり、第１実施例と同様に、（ＶLO）2
とＶRFの積（ＶLO）2 ・ＶRFが得られ、本第２実施例回
路（図３）も、入力信号ＶLOの２逓倍波と入力信号ＶRF
とをミキシングして出力する周波数逓倍・ミキサ回路と
なっているのである。
とＶRFの積（ＶLO）2 ・ＶRFが得られ、本第２実施例回
路（図３）も、入力信号ＶLOの２逓倍波と入力信号ＶRF
とをミキシングして出力する周波数逓倍・ミキサ回路と
なっているのである。
【００８６】なお、図４に示すように、トランジスタ
（Ｑ７，Ｑ１０）側のエミッタに値( ＲE ／ｋ）のエミ
ッタ抵抗を挿入し、トランジスタ（Ｑ８，Ｑ９）側のエ
ミッタに値ＲE のエミッタ抵抗を挿入すれば、入力信号
ＶLOの振幅レベルを上げることができるので、エミッタ
抵抗を適宜選定することで、入力信号ＶLOの任意の振幅
レベルで使用できる。
（Ｑ７，Ｑ１０）側のエミッタに値( ＲE ／ｋ）のエミ
ッタ抵抗を挿入し、トランジスタ（Ｑ８，Ｑ９）側のエ
ミッタに値ＲE のエミッタ抵抗を挿入すれば、入力信号
ＶLOの振幅レベルを上げることができるので、エミッタ
抵抗を適宜選定することで、入力信号ＶLOの任意の振幅
レベルで使用できる。
【００８７】
【発明の効果】以上説明したように、本発明の周波数逓
倍・ミキサ回路によれば、一方のみエミッタ抵抗を有す
る、または、エミッタサイズ比が異なる差動対トランジ
スタの２組とこの２組の差動対トランジスタそれぞれの
定電流源となる２個のトランジスタとで以て周波数逓倍
動作とミキシング動作とを同時になし得るようにしたの
で、少ない素子数で実現でき、回路規模の縮小化と消費
電流の低減が可能になるという効果がある。
倍・ミキサ回路によれば、一方のみエミッタ抵抗を有す
る、または、エミッタサイズ比が異なる差動対トランジ
スタの２組とこの２組の差動対トランジスタそれぞれの
定電流源となる２個のトランジスタとで以て周波数逓倍
動作とミキシング動作とを同時になし得るようにしたの
で、少ない素子数で実現でき、回路規模の縮小化と消費
電流の低減が可能になるという効果がある。
【図１】本発明の第１実施例に係る周波数逓倍・ミキサ
回路の回路図である。
回路の回路図である。
【図２】コレクタ電流と入力信号（電圧）ＶLOとの関係
図である。
図である。
【図３】本発明の第２実施例に係る周波数逓倍・ミキサ
回路の回路図である。
回路の回路図である。
【図４】本発明の第３実施例に係る周波数逓倍・ミキサ
回路の回路図である。
回路の回路図である。
１ 入力端子 ２ 入力端子 ３ 入力端子 ４ 出力端子 Ｑ１ トランジスタ Ｑ２ トランジスタ Ｑ３ トランジスタ Ｑ４ トランジスタ Ｑ５ トランジスタ Ｑ６ トランジスタ Ｑ７ トランジスタ Ｑ８ トランジスタ Ｑ９ トランジスタ Ｑ１０ トランジスタ ＶLO 入力信号（被逓倍信号） ＶIN 入力信号（ミキシング信号）
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03D 7/00 - 7/22
Claims (2)
- 【請求項１】 被逓倍信号が印加される第１の入力端子
対と；前記被逓倍信号と混合すべきミキシング信号が印
加される第２の入力端子と；一方のみエミッタ抵抗を有
する差動対トランジスタの２組の相互間において、エミ
ッタ抵抗を有するトランジスタ同士及びエミッタ抵抗を
有しないトランジスタ同士のコレクタがそれぞれ共通接
続され、エミッタ抵抗を有するトランジスタとエミッタ
抵抗を有しないトランジスタとのベ−ス同士の一方のベ
−ス同士が前記第１の入力端子対の一方の入力端子に共
通接続され、その他方のベ−ス同士が前記第１の入力端
子対の他方の入力端子に共通接続される２組の差動対ト
ランジスタと；コレクタが前記２組の差動対トランジス
タにおけるエミッタ抵抗を有しないトランジスタのエミ
ッタにそれぞれ接続され、ベ−スが共通に前記第２の入
力端子に接続される２個のトランジスタと；を備え、前
記被逓倍信号の２倍の逓倍周波数成分を得ると共に、前
記逓倍周波数成分と前記ミキシング信号の周波数成分と
の混合による和・差周波数成分を得るものとしたことを
特徴とする周波数逓倍・ミキサ回路。 - 【請求項２】 被逓倍信号が印加される第１の入力端子
対と；前記被逓倍信号と混合すべきミキシング信号が印
加される第２の入力端子と；共通接続されるエミッタ同
士のエミッタサイズ比がｋ：１（ｋ＞１）である差動対
トランジスタの２組の相互間において、エミッタサイズ
が等しいトランジスタのコレクタ同士が共通接続され、
エミッタサイズが等しくないトランジスタのベ−ス同士
の一方のベ−ス同士が前記第１の入力端子対の一方の入
力端子に共通接続され、その他方のベ−ス同士が前記第
１の入力端子対の他方の入力端子に共通接続される２組
の差動対トランジスタと；コレクタが前記２組の差動対
トランジスタにおけるエミッタにそれぞれ接続され、ベ
−スが共通に前記第２の入力端子に接続される２個のト
ランジスタと；を備え、前記被逓倍信号の２倍の逓倍周
波数成分を得ると共に、前記逓倍周波数成分と前記ミキ
シング信号の周波数成分との混合による和・差周波数成
分を得るものとしたことを特徴とする周波数逓倍・ミキ
サ回路。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028060A JP2887919B2 (ja) | 1991-01-29 | 1991-01-29 | 周波数逓倍・ミキサ回路 |
| US07/824,216 US5319267A (en) | 1991-01-24 | 1992-01-22 | Frequency doubling and mixing circuit |
| EP92101083A EP0498221B1 (en) | 1991-01-24 | 1992-01-23 | Frequency doubling and mixing circuit |
| CA002059887A CA2059887C (en) | 1991-01-24 | 1992-01-23 | Frequency doubling and mixing circuit |
| DE69225012T DE69225012T2 (de) | 1991-01-24 | 1992-01-23 | Schaltung zur Frequenzverdopplung und zur Mischung |
| ES92101083T ES2113895T3 (es) | 1991-01-24 | 1992-01-23 | Circuito duplicador y mezclador de frecuencia. |
| AU10426/92A AU643867B2 (en) | 1991-01-24 | 1992-01-23 | Frequency doubling and mixing circuit |
| SG1996005529A SG46517A1 (en) | 1991-01-24 | 1992-01-23 | Frequency doubling and mixing circuit |
| KR1019920000999A KR960014530B1 (ko) | 1991-01-24 | 1992-01-24 | 주파수 2배 및 믹싱 회로 |
| HK98109752A HK1009069A1 (en) | 1991-01-24 | 1998-08-06 | Frequency doubling and mixing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028060A JP2887919B2 (ja) | 1991-01-29 | 1991-01-29 | 周波数逓倍・ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04253409A JPH04253409A (ja) | 1992-09-09 |
| JP2887919B2 true JP2887919B2 (ja) | 1999-05-10 |
Family
ID=12238220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028060A Expired - Fee Related JP2887919B2 (ja) | 1991-01-24 | 1991-01-29 | 周波数逓倍・ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2887919B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5809410A (en) * | 1993-07-12 | 1998-09-15 | Harris Corporation | Low voltage RF amplifier and mixed with single bias block and method |
| US5552734A (en) * | 1993-10-27 | 1996-09-03 | Nec Corporation | Local oscillator frequency multiplier and mixing circuit comprising a squaring circuit |
| JP2885021B2 (ja) * | 1993-10-27 | 1999-04-19 | 日本電気株式会社 | 周波数逓倍・ミキサ回路 |
| US6230118B1 (en) | 1997-06-30 | 2001-05-08 | Cirrus Logic, Inc. | DOS based application supports for a controllerless modem |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54160155A (en) * | 1978-06-09 | 1979-12-18 | Toshiba Corp | Multiplying circuit |
| JPS5585111A (en) * | 1978-12-22 | 1980-06-26 | Toshiba Corp | Oscillation circuit |
| JPS62264705A (ja) * | 1986-05-12 | 1987-11-17 | Mitsubishi Electric Corp | 周波数変換回路 |
| JP2679030B2 (ja) * | 1986-06-10 | 1997-11-19 | 日本電気株式会社 | 両波整流器回路 |
| JP2946522B2 (ja) * | 1989-04-05 | 1999-09-06 | 日本電気株式会社 | 両波整流器 |
-
1991
- 1991-01-29 JP JP3028060A patent/JP2887919B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04253409A (ja) | 1992-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472925B1 (en) | Mixer circuit with negative feedback filtering | |
| JPH05129836A (ja) | 周波数逓倍・ミキサ回路 | |
| JP3037004B2 (ja) | マルチプライヤ | |
| JP2995886B2 (ja) | 対数増幅回路 | |
| JP2887919B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JP2887993B2 (ja) | 周波数ミキサ回路 | |
| JP2638494B2 (ja) | 電圧／電流変換回路 | |
| JPH0265514A (ja) | 差動増幅回路 | |
| JP2827826B2 (ja) | 対数増幅回路 | |
| JPH05167353A (ja) | 周波数ミキサ回路 | |
| JP2669397B2 (ja) | バイポーラ・マルチプライヤ | |
| JP3022388B2 (ja) | トランスリニアマルチプライヤ | |
| JPH04240904A (ja) | 周波数逓倍ミキサ回路 | |
| JP3000698B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JPS60104265A (ja) | Ｒｍｓコンバ−タ | |
| JPH06162229A (ja) | マルチプライヤ | |
| JPH05114823A (ja) | 周波数ミキサ回路 | |
| JP2737430B2 (ja) | 周波数逓倍・ミキサ回路 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JP2556987Y2 (ja) | 複合増幅回路 | |
| JPS61140210A (ja) | 信号処理回路 | |
| JP2621573B2 (ja) | 信号抑圧回路 | |
| US20030094989A1 (en) | Multiplier | |
| JP2680748B2 (ja) | 結合容量回路 | |
| JPS6276802A (ja) | 反転増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |