JP2827826B2 - 対数増幅回路 - Google Patents
対数増幅回路Info
- Publication number
- JP2827826B2 JP2827826B2 JP5196936A JP19693693A JP2827826B2 JP 2827826 B2 JP2827826 B2 JP 2827826B2 JP 5196936 A JP5196936 A JP 5196936A JP 19693693 A JP19693693 A JP 19693693A JP 2827826 B2 JP2827826 B2 JP 2827826B2
- Authority
- JP
- Japan
- Prior art keywords
- rectifier
- logarithmic
- output
- value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【0001】
【産業上の利用分野】本発明は対数増幅回路に関し、特
に半導体集積回路上に形成されて、広い入力ダイナミッ
クレンジを持ち、対数精度が優れ、温度安定度のよい対
数増幅回路に関する。
に半導体集積回路上に形成されて、広い入力ダイナミッ
クレンジを持ち、対数精度が優れ、温度安定度のよい対
数増幅回路に関する。
【0002】
【従来の技術】従来の対数増幅器としては、トランジス
タのエミッタ面積比あるいはゲートW/L比を異ならせ
た2対の不平衡差動対の入力を交叉接続し出力を並列接
続した両波整流器から構成されるものがよく知られてい
る(特開昭62−293807号、特開昭62−292
010号、特開平4−165805号)。また、これら
の構成手法は「IEEE Transaction on Circuits and Sys
tems-I、 1992 年 9月、第39巻、第 9号、第771 頁〜第
777 頁」に詳しく述べられている。
タのエミッタ面積比あるいはゲートW/L比を異ならせ
た2対の不平衡差動対の入力を交叉接続し出力を並列接
続した両波整流器から構成されるものがよく知られてい
る(特開昭62−293807号、特開昭62−292
010号、特開平4−165805号)。また、これら
の構成手法は「IEEE Transaction on Circuits and Sys
tems-I、 1992 年 9月、第39巻、第 9号、第771 頁〜第
777 頁」に詳しく述べられている。
【0003】
【発明が解決しようとする課題】このような構成の従来
の対数増幅回路では各差動対ごとに駆動電流が必要であ
り、また、それぞれのトランジスタのコレクタまたはド
レインもサイズの大きいものどうしが接続されるために
付加される容量が大きくなり、従って、周波数特性を伸
ばすためには駆動電流が多くなる傾向があり、低消費電
流化を図るには回路的に不利であった。
の対数増幅回路では各差動対ごとに駆動電流が必要であ
り、また、それぞれのトランジスタのコレクタまたはド
レインもサイズの大きいものどうしが接続されるために
付加される容量が大きくなり、従って、周波数特性を伸
ばすためには駆動電流が多くなる傾向があり、低消費電
流化を図るには回路的に不利であった。
【0004】本発明の目的は、駆動電流が小さく且つコ
レクタまたはドレインの面積が小さいトランジスタを用
いて対数増幅回路を構成することにある。
レクタまたはドレインの面積が小さいトランジスタを用
いて対数増幅回路を構成することにある。
【0005】
【課題を解決するための手段】本発明の対数増幅回路
を、多段に縦続接続される差動増幅器と、各々の差動増
幅器の入力信号または出力信号を検波するクァドリテー
ルセルと、すべての検波整流電流を加算する加算器とで
構成した。
を、多段に縦続接続される差動増幅器と、各々の差動増
幅器の入力信号または出力信号を検波するクァドリテー
ルセルと、すべての検波整流電流を加算する加算器とで
構成した。
【0006】
【作用】クァドリテールセルの出力電流特性が両波整流
特性を有し、入力電圧範囲を限定すれば2乗特性に極め
て近似させることができるので整流器として用いること
ができる。
特性を有し、入力電圧範囲を限定すれば2乗特性に極め
て近似させることができるので整流器として用いること
ができる。
【0007】
【実施例】図1は本発明による対数増幅回路の基本回路
のブロック図を示す。
のブロック図を示す。
【0008】この対数増幅回路は、それぞれ前段からの
信号を差動増幅し次段へ伝達する縦続接続された複数段
の差動増幅器11、12、…1mと、入力電圧に対して
対数両波整流特性を有する電流IRS1 、IRS2 、IRS3
…IRSm 、IRS(m+1) をそれぞれ出力する複数の対数両
波整流器21、22、23、…2m、2(m+1)と、
これらの対数両波整流器21、22、23、…2m、2
(m+1)の出力電流IRSj (j=1〜m+1)を加算
し出力する加算器3とにより構成されている。
信号を差動増幅し次段へ伝達する縦続接続された複数段
の差動増幅器11、12、…1mと、入力電圧に対して
対数両波整流特性を有する電流IRS1 、IRS2 、IRS3
…IRSm 、IRS(m+1) をそれぞれ出力する複数の対数両
波整流器21、22、23、…2m、2(m+1)と、
これらの対数両波整流器21、22、23、…2m、2
(m+1)の出力電流IRSj (j=1〜m+1)を加算
し出力する加算器3とにより構成されている。
【0009】対数両波整流器2j(j=1〜m+1)
は、初段の入力端および各段の出力端の電圧を入力して
2乗両波整流特性を有する電流をそれぞれ出力する複数
の2乗両波整流器と、これら2乗両波整流器の出力電流
を加算する加算手段とにより構成されている。
は、初段の入力端および各段の出力端の電圧を入力して
2乗両波整流特性を有する電流をそれぞれ出力する複数
の2乗両波整流器と、これら2乗両波整流器の出力電流
を加算する加算手段とにより構成されている。
【0010】図2は図1に示した対数増幅回路の各両波
整流器21、22、23、…2m、2(m+1)の出力
電流IRS1 、IRS2 、…IRSm 、IRS(m+1) と、加算器
3による加算電流IRSSIとを示しており、図中G0 は差
動増幅器11、12、…1mの増幅率である。この図か
ら総合増幅率は(m+1)G0 となり、対数増幅が実現
されることがわかる。したがって、このような対数近似
される対数増幅回路においては、両波整流器を構成する
回路とその整流特性とにより対数特性の多くが決定され
る。なお、差動増幅器11、12、…1mの各増幅率を
変えて総合増幅率を調整してもよい。
整流器21、22、23、…2m、2(m+1)の出力
電流IRS1 、IRS2 、…IRSm 、IRS(m+1) と、加算器
3による加算電流IRSSIとを示しており、図中G0 は差
動増幅器11、12、…1mの増幅率である。この図か
ら総合増幅率は(m+1)G0 となり、対数増幅が実現
されることがわかる。したがって、このような対数近似
される対数増幅回路においては、両波整流器を構成する
回路とその整流特性とにより対数特性の多くが決定され
る。なお、差動増幅器11、12、…1mの各増幅率を
変えて総合増幅率を調整してもよい。
【0011】図3に、本発明の対数増幅回路の両波整流
器を構成するバイポーラ・クァドリテールセルを示す。
本明細書では、図示したように4つのトランジスタがエ
ミッタ結合またはソース結合され、共通の1つのテール
電流で駆動される回路をクァドリテールセルと呼ぶ。ベ
ース幅変調を無視すれば、クァドリテールセルを構成す
る各々のトランジスタのコレクタ電流IC1、IC2、IC3
は数1、数2および数3で表される。
器を構成するバイポーラ・クァドリテールセルを示す。
本明細書では、図示したように4つのトランジスタがエ
ミッタ結合またはソース結合され、共通の1つのテール
電流で駆動される回路をクァドリテールセルと呼ぶ。ベ
ース幅変調を無視すれば、クァドリテールセルを構成す
る各々のトランジスタのコレクタ電流IC1、IC2、IC3
は数1、数2および数3で表される。
【0012】
【数1】
【0013】
【数2】
【0014】
【数3】 ここで、VT は熱電圧であり、VT =kT/qと表される。
ただし、kはボルツマン定数、Tは絶対温度、qは単位
電子電荷である。また、VBE3 はトランジスタQ3のベ
ース・エミッタ間電圧、IS は飽和電流、±Vi/2 は差
動入力電圧である。
ただし、kはボルツマン定数、Tは絶対温度、qは単位
電子電荷である。また、VBE3 はトランジスタQ3のベ
ース・エミッタ間電圧、IS は飽和電流、±Vi/2 は差
動入力電圧である。
【0015】また、テール電流I0 は数4で表される。
【0016】
【数4】IC1+IC2+IC3+IC4=αFIO ここでαF
はトランジスタの電流増幅率である。数1から数4を
解くと、バイポーラ・クァドリテールセルの差動出力電
流ΔIQCB は数5で表される。
はトランジスタの電流増幅率である。数1から数4を
解くと、バイポーラ・クァドリテールセルの差動出力電
流ΔIQCB は数5で表される。
【0017】
【数5】 バイポーラ・クァドリテールセルの出力電流特性を図4
に示す。バイポーラ・クァドリテールセルの差動出力電
流ΔIQCB は両波整流特性を持ち、たとえば、入力電圧
範囲を|Vi |≦2VT に限定すればおよそ2乗特性に
近似できることがわかる。図5に、バイポーラ・クァド
リテールセルの出力特性を対数表示する。およそ10d
B程度の対数入力ダイナミックレンジを持つことがわか
る。したがって、バイポーラ・クァドリテールセルは対
数増幅回路の整流器に利用でき、図1のように回路を構
成することで対数増幅回路を実現できる。この時には、
バイポーラ・クァドリテールセルの動作入力電圧範囲を
考慮すると対数入力ダイナミックレンジはおよそ10d
B程度であるから、差動増幅器のゲインは10dB程度
にせざるを得ない。
に示す。バイポーラ・クァドリテールセルの差動出力電
流ΔIQCB は両波整流特性を持ち、たとえば、入力電圧
範囲を|Vi |≦2VT に限定すればおよそ2乗特性に
近似できることがわかる。図5に、バイポーラ・クァド
リテールセルの出力特性を対数表示する。およそ10d
B程度の対数入力ダイナミックレンジを持つことがわか
る。したがって、バイポーラ・クァドリテールセルは対
数増幅回路の整流器に利用でき、図1のように回路を構
成することで対数増幅回路を実現できる。この時には、
バイポーラ・クァドリテールセルの動作入力電圧範囲を
考慮すると対数入力ダイナミックレンジはおよそ10d
B程度であるから、差動増幅器のゲインは10dB程度
にせざるを得ない。
【0018】次に、MOS・クァドリテールセルを図6
に示す。素子間の整合性は良いと仮定し、基板効果を無
視し、飽和領域で動作するMOSトランジスタのドレイ
ン電流IDj(j=1〜4)とゲート・ソース間の電圧V
GSj (j=1〜3)の関係は2乗則に従うものとすれ
ば、クァドリテールセルを構成するトランジスタM1、
M2、M3のドレイン電流ID1、ID2、ID3は数6、
7、8で表される。
に示す。素子間の整合性は良いと仮定し、基板効果を無
視し、飽和領域で動作するMOSトランジスタのドレイ
ン電流IDj(j=1〜4)とゲート・ソース間の電圧V
GSj (j=1〜3)の関係は2乗則に従うものとすれ
ば、クァドリテールセルを構成するトランジスタM1、
M2、M3のドレイン電流ID1、ID2、ID3は数6、
7、8で表される。
【0019】
【数6】
【0020】
【数7】
【0021】
【数8】ID3=ID4=β(VGS3 −VTH)2 また、テール電流I0 は数9で表される。
【0022】
【数9】ID1+ID2+ID3+ID4=IO 数6から数9を解くと、MOSクァドリテールセルの差
動出力電流ΔIQCM は数10で表される。
動出力電流ΔIQCM は数10で表される。
【0023】
【数10】 ここで、β=μ(COX/2)(W/L)はトランスコンダクタン
スパラメータであり、μはキャリアの実効モビリティ、
COXは単位面積当たりのゲート酸化膜容量、W、L、は
それぞれゲート幅、ゲート長である。
スパラメータであり、μはキャリアの実効モビリティ、
COXは単位面積当たりのゲート酸化膜容量、W、L、は
それぞれゲート幅、ゲート長である。
【0024】MOSクァドリテールセルの出力電流特性
を図7に示す。
を図7に示す。
【0025】MOSクァドリテールセルの差動出力ΔI
QCM は両波整流特性を持ち、例え れることがわかる。
QCM は両波整流特性を持ち、例え れることがわかる。
【0026】図8に、MOSクァドリテールセルの出力
電流特性を対数表示する。およそ8dB程度の対数入力
ダイナミックレンジを持つことがわかる。したがって、
MOSクァドリテールセルは対数増幅回路の整流器に利
用でき、図1のように回路を構成することで対数増幅回
路を実現できる。このときには、MOSクァドリテール
セルの動作入力電圧範囲を考慮すると、対数入力ダイナ
ミックレンジはおよそ8dB程度であるから、差動増幅
器のゲインは8dB程度にせざるを得ない。
電流特性を対数表示する。およそ8dB程度の対数入力
ダイナミックレンジを持つことがわかる。したがって、
MOSクァドリテールセルは対数増幅回路の整流器に利
用でき、図1のように回路を構成することで対数増幅回
路を実現できる。このときには、MOSクァドリテール
セルの動作入力電圧範囲を考慮すると、対数入力ダイナ
ミックレンジはおよそ8dB程度であるから、差動増幅
器のゲインは8dB程度にせざるを得ない。
【0027】上述した実施例では、対数増幅回路の対数
精度を確保するためには、差動増幅器のゲインを8〜1
0dB程度までしか高くできない。一般に差動増幅器の
ゲインは20dB程度に設定できるから、その分差動増
幅器の段数を減らすことができ、全体の消費電流を低減
できる。差動増幅器のゲインを20dB程度に設定する
ためには、整流器の対数入力ダイナミックレンジを差動
増幅器のゲインに合わせて20dB程度間で拡張しなけ
ればならない。
精度を確保するためには、差動増幅器のゲインを8〜1
0dB程度までしか高くできない。一般に差動増幅器の
ゲインは20dB程度に設定できるから、その分差動増
幅器の段数を減らすことができ、全体の消費電流を低減
できる。差動増幅器のゲインを20dB程度に設定する
ためには、整流器の対数入力ダイナミックレンジを差動
増幅器のゲインに合わせて20dB程度間で拡張しなけ
ればならない。
【0028】図9は、本発明の別の実施例に用いる整流
器で、バイポーラ・クァドリテールセルにエミッタ抵抗
RiMを入力電圧範囲を拡張した複数個のバイポーラ・ク
ァドリテールセルと並列接続して対数特性を近似した整
流器の回路図である。一般に、エミッタ抵抗を挿入する
とエミッタ抵抗とテール電流値の積に応じて入力電圧範
囲が拡張されるから、入力電圧範囲を指数的あるいは等
比数列的に設定すれば、並列接続されたバイポーラ・ク
ァドリテールセルの全体の整流特性を対数特性に近づけ
ることができ、対数入力ダイナミックレンジを差動増幅
器のゲインに合わせられる。
器で、バイポーラ・クァドリテールセルにエミッタ抵抗
RiMを入力電圧範囲を拡張した複数個のバイポーラ・ク
ァドリテールセルと並列接続して対数特性を近似した整
流器の回路図である。一般に、エミッタ抵抗を挿入する
とエミッタ抵抗とテール電流値の積に応じて入力電圧範
囲が拡張されるから、入力電圧範囲を指数的あるいは等
比数列的に設定すれば、並列接続されたバイポーラ・ク
ァドリテールセルの全体の整流特性を対数特性に近づけ
ることができ、対数入力ダイナミックレンジを差動増幅
器のゲインに合わせられる。
【0029】以上はバイポーラの実施例を説明したが、
バイポーラプロセスにおいては、トランジスタのエミッ
タ抵抗を挿入するエミッタデジェネレーションが有効で
ある。また、エミッタ抵抗の代わりにダイオードを挿入
すれば、入力電圧範囲はいずれも2倍に拡大される。こ
のダイオードをm個直列接続されたダイオードに代える
と入力電圧は(m+1)倍に拡大されるが、電源電圧は
および0.7ボルト×mだけ高くなる。特に、クァドリ
テールセルを2乗回路に用いる場合に、バイポーラ差動
対を構成するトランジスタのエミッタにダイオードを挿
入すると、クァドリテールセルへの入力電圧はバイポー
ラ差動対の入力電圧よりも小さくできる。すなわち、ク
ァドリテールセルへの入力電圧は抵抗で分圧して印加で
きることになる。
バイポーラプロセスにおいては、トランジスタのエミッ
タ抵抗を挿入するエミッタデジェネレーションが有効で
ある。また、エミッタ抵抗の代わりにダイオードを挿入
すれば、入力電圧範囲はいずれも2倍に拡大される。こ
のダイオードをm個直列接続されたダイオードに代える
と入力電圧は(m+1)倍に拡大されるが、電源電圧は
および0.7ボルト×mだけ高くなる。特に、クァドリ
テールセルを2乗回路に用いる場合に、バイポーラ差動
対を構成するトランジスタのエミッタにダイオードを挿
入すると、クァドリテールセルへの入力電圧はバイポー
ラ差動対の入力電圧よりも小さくできる。すなわち、ク
ァドリテールセルへの入力電圧は抵抗で分圧して印加で
きることになる。
【0030】図10は、本発明のさらに別の実施例に用
いる整流器で、動作入力電圧を異ならせた複数個のMO
Sクァドリテールセルを並列接続して対数特性を近似し
た整流器の回路図である。
いる整流器で、動作入力電圧を異ならせた複数個のMO
Sクァドリテールセルを並列接続して対数特性を近似し
た整流器の回路図である。
【0031】一般にMOSプロセスではソース抵抗を用
いることは稀にしかない。したがって、図10の回路例
では、すべてのMOSクァドリテールセルの整流特性は
相似となり、テール電流とトランスコンダクタンス・パ
ラメータの商の平行根倍されているだけである。したが
って、入力電圧を対数表示すれば、単に入力電圧軸が移
動するだけであり、整流特性のスロープは図8と変わら
ない。したがって、テール電流とトランスコンダクタン
ス・パラメータの商を6倍ずつ異なれせて設定すれば、
およそ8dBずつ対数入力電圧範囲を異ならせれば並列
接続されたMOSクァドリテールセルの全体の整流特性
を対数特性に近づけられ、対数入力ダイナミックレンジ
を差動増幅器のゲインに合わせられる。
いることは稀にしかない。したがって、図10の回路例
では、すべてのMOSクァドリテールセルの整流特性は
相似となり、テール電流とトランスコンダクタンス・パ
ラメータの商の平行根倍されているだけである。したが
って、入力電圧を対数表示すれば、単に入力電圧軸が移
動するだけであり、整流特性のスロープは図8と変わら
ない。したがって、テール電流とトランスコンダクタン
ス・パラメータの商を6倍ずつ異なれせて設定すれば、
およそ8dBずつ対数入力電圧範囲を異ならせれば並列
接続されたMOSクァドリテールセルの全体の整流特性
を対数特性に近づけられ、対数入力ダイナミックレンジ
を差動増幅器のゲインに合わせられる。
【0032】
【発明の効果】以上説明したように、本発明の対数増幅
回路は、電流源の数を減らせられ、しかも、出力対に接
続されるトランジスタの個数も最小面積の単位トランジ
スタ2個のコレクタあるいはドレインとすることもで
き、付加される容量値を小さくできるので、同じ入力周
波数でみた場合に消費電流を減らすことができるという
効果がある。
回路は、電流源の数を減らせられ、しかも、出力対に接
続されるトランジスタの個数も最小面積の単位トランジ
スタ2個のコレクタあるいはドレインとすることもで
き、付加される容量値を小さくできるので、同じ入力周
波数でみた場合に消費電流を減らすことができるという
効果がある。
【図1】本発明による対数増幅回路の基本構成を示すブ
ロック図である。
ロック図である。
【図2】図1に示す対数増幅回路の整流電流特性であ
る。
る。
【図3】本発明による対数増幅回路の整流器を構成する
バイポーラ・クァドリテールセルの回路図である。
バイポーラ・クァドリテールセルの回路図である。
【図4】図3に示したバイポーラ・クァドリテールセル
の入出力特性である。
の入出力特性である。
【図5】図3に示したバイポーラ・クァドリテールセル
の入出力特性のデジベル表示である。
の入出力特性のデジベル表示である。
【図6】本発明による対数増幅回路の整流器を構成する
MOSクァドリテールセルの回路図である。
MOSクァドリテールセルの回路図である。
【図7】図6に示したMOSクァドリテールセルの入力
特性である。
特性である。
【図8】図6に示したMOSクァドリテールセルの入力
特性のデシベル表示である。
特性のデシベル表示である。
【図9】本発明による対数増幅回路に用いられる複数個
のバイポーラ・クァドリテールセルで構成された整流器
である。
のバイポーラ・クァドリテールセルで構成された整流器
である。
【図10】本発明による対数増幅回路に用いられる複数
個のMOSクァドリテールで構成された整流器である。
個のMOSクァドリテールで構成された整流器である。
11、12、…1m 差動増幅器 21、11、…2m 対数両波整流器 3 加算器 M1、M2、M3、M4 トランジスタ Q1、Q2、Q3、Q4 トランジスタ
Claims (4)
- 【請求項1】 多段に縦続接続される差動増幅器と、各
々の差動増幅器の入力信号を検波する整流器と、前記整
流器から出力されるすべての検波整流電流を加算する加
算器とを有し、前記加算器の出力が対数特性を有する対
数増幅器において、前記整流器が、前記差動増幅器の入
力信号を2分圧して検波し、1つのテール電流で駆動さ
れるエミッタ結合またはソース結合された4つのトラン
ジスタから成り、入力対を構成する2つのトランジスタ
のコレクタまたはドレインは共通接続されて整流器の差
動出力の一方の出力を構成し、残りの2つのトランジス
タのコレクタまたはドレインは共通接続されて整流器の
差動出力の他方の出力を構成し、前記トランジスタのベ
ースまたはゲートは共通接続されて入力信号の中点電圧
が印加されるMOSクァドリテールセルで構成され、前
記整流器への入力電圧範囲を、前記クァドリテールセル
の2乗特性から外れた範囲とすることを特徴とする対数
増幅回路。 - 【請求項2】前記クァドリテールセルをMOSトランジ
スタで構成し、前記整流器への入力電圧範囲の絶対値
は、テール電流を2倍した第1の値をトランスコンダク
タンスパラメータを3倍した第2の値で割って得られる
第3の値の平方根より大きいことを特徴とする請求項1
に記載の対数増幅回路。 - 【請求項3】前記クァドリテールセルをバイポーラトラ
ンジスタで構成し、前記整流器への入力電圧範囲の絶対
値は、熱電圧の2倍よりより大きいことを特徴とする請
求項1に記載の対数増幅回路。 - 【請求項4】 動作入力電圧範囲が異なる複数個のMO
Sまたはバイポーラクァドリテールセルが並列接続され
て整流器を構成し、前記整流器の整流特性が対数特性に
近似されることを特徴とする請求項1に記載の対数増幅
回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5196936A JP2827826B2 (ja) | 1993-07-13 | 1993-07-13 | 対数増幅回路 |
CA002127856A CA2127856C (en) | 1993-07-13 | 1994-07-12 | Logarithmic amplifying circuit using quadritail cells |
GB9414054A GB2280053B (en) | 1993-07-13 | 1994-07-12 | Logarithmic amplifying circuit using quadritail cells |
US08/274,435 US5471166A (en) | 1993-07-13 | 1994-07-13 | Logarithmic amplifying circuit using quadritail cells |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5196936A JP2827826B2 (ja) | 1993-07-13 | 1993-07-13 | 対数増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0730352A JPH0730352A (ja) | 1995-01-31 |
JP2827826B2 true JP2827826B2 (ja) | 1998-11-25 |
Family
ID=16366123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5196936A Expired - Lifetime JP2827826B2 (ja) | 1993-07-13 | 1993-07-13 | 対数増幅回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5471166A (ja) |
JP (1) | JP2827826B2 (ja) |
CA (1) | CA2127856C (ja) |
GB (1) | GB2280053B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5489868A (en) * | 1994-10-04 | 1996-02-06 | Analog Devices, Inc. | Detector cell for logarithmic amplifiers |
JP2778540B2 (ja) * | 1995-07-18 | 1998-07-23 | 日本電気株式会社 | 対数増幅回路 |
JPH09219630A (ja) * | 1995-12-08 | 1997-08-19 | Nec Corp | 差動回路 |
DE19608861A1 (de) * | 1996-03-07 | 1997-09-11 | Philips Patentverwaltung | Schaltungsanordnung mit einer logarithmischen Übertragungsfunktion |
JP3080226B2 (ja) * | 1998-03-05 | 2000-08-21 | 日本電気株式会社 | 増幅・整流回路を備えた対数増幅回路 |
US7212041B2 (en) * | 2002-12-23 | 2007-05-01 | Intel Corporation | Weighted multi-input variable gain amplifier |
JP2006013753A (ja) * | 2004-06-24 | 2006-01-12 | Renesas Technology Corp | 無線通信システムおよび半導体集積回路 |
KR20130068126A (ko) * | 2011-12-15 | 2013-06-25 | 한국전자통신연구원 | 정류기, 이를 이용한 수신 신호 강도 표시기 및 수신기 |
TWI716817B (zh) * | 2019-02-19 | 2021-01-21 | 立積電子股份有限公司 | 其電晶體都是雙極性接面型電晶體的功率偵測器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04165805A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | 対数増幅回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2606270C3 (de) * | 1976-02-17 | 1978-11-23 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Mehrstufige Begrenzerverstärkerschaltung |
US4794342A (en) * | 1986-06-04 | 1988-12-27 | Nec Corporation | Intermediate frequency amplification circuit capable of detecting a field strength with low electric power |
JPH0622304B2 (ja) * | 1986-06-12 | 1994-03-23 | 日本電気株式会社 | 対数if増幅回路 |
JPH0656940B2 (ja) * | 1986-06-11 | 1994-07-27 | 日本電気株式会社 | 対数増幅回路 |
JP2643516B2 (ja) * | 1990-02-01 | 1997-08-20 | 日本電気株式会社 | 対数増幅回路 |
US5345185A (en) * | 1992-04-14 | 1994-09-06 | Analog Devices, Inc. | Logarithmic amplifier gain stage |
-
1993
- 1993-07-13 JP JP5196936A patent/JP2827826B2/ja not_active Expired - Lifetime
-
1994
- 1994-07-12 GB GB9414054A patent/GB2280053B/en not_active Expired - Fee Related
- 1994-07-12 CA CA002127856A patent/CA2127856C/en not_active Expired - Fee Related
- 1994-07-13 US US08/274,435 patent/US5471166A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04165805A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | 対数増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
GB9414054D0 (en) | 1994-08-31 |
US5471166A (en) | 1995-11-28 |
CA2127856A1 (en) | 1995-01-14 |
GB2280053B (en) | 1997-05-28 |
CA2127856C (en) | 1997-10-07 |
GB2280053A (en) | 1995-01-18 |
JPH0730352A (ja) | 1995-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2606599B2 (ja) | 対数増幅回路 | |
JP2836452B2 (ja) | 対数増幅回路 | |
US5523717A (en) | Operational transconductance amplifier and Bi-MOS multiplier | |
US6111463A (en) | Operational transconductance amplifier and multiplier | |
JP2643516B2 (ja) | 対数増幅回路 | |
JP2841978B2 (ja) | 周波数逓倍・ミキサ回路 | |
JPH07336163A (ja) | Mos ota | |
JP2827826B2 (ja) | 対数増幅回路 | |
JPH0850625A (ja) | マルチプライヤ | |
JP2778540B2 (ja) | 対数増幅回路 | |
JPH07109608B2 (ja) | マルチプライヤ | |
JPH09116350A (ja) | Ota及びマルチプライヤ | |
JP2887993B2 (ja) | 周波数ミキサ回路 | |
JP2669397B2 (ja) | バイポーラ・マルチプライヤ | |
JP3022388B2 (ja) | トランスリニアマルチプライヤ | |
JP2900995B2 (ja) | 電圧加算回路 | |
JPH0936680A (ja) | Agcアンプ | |
JPH05114823A (ja) | 周波数ミキサ回路 | |
JP2526805B2 (ja) | マルチプライヤ | |
US5914639A (en) | Amplifier with common base input stage | |
JP3022731B2 (ja) | 加算器及び減算器 | |
JPH1093362A (ja) | Otaおよびそれに用いる可変電流分配出力回路 | |
JP3533747B2 (ja) | マルチプライヤ | |
JP2737430B2 (ja) | 周波数逓倍・ミキサ回路 | |
JPH0760165B2 (ja) | 整流器回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961128 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980818 |