JPH04250682A - 混成集積回路用基板とその製造方法 - Google Patents
混成集積回路用基板とその製造方法Info
- Publication number
- JPH04250682A JPH04250682A JP2567891A JP2567891A JPH04250682A JP H04250682 A JPH04250682 A JP H04250682A JP 2567891 A JP2567891 A JP 2567891A JP 2567891 A JP2567891 A JP 2567891A JP H04250682 A JPH04250682 A JP H04250682A
- Authority
- JP
- Japan
- Prior art keywords
- spots
- circuit board
- integrated circuit
- cutting line
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009966 trimming Methods 0.000 abstract description 16
- 239000000919 ceramic Substances 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 239000003989 dielectric material Substances 0.000 abstract description 2
- 239000011810 insulating material Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000001788 irregular Effects 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、印刷回路基板を切断す
る切断線を通して配線パターンを形成した混成集積回路
用基板とその製造方法に関する。
る切断線を通して配線パターンを形成した混成集積回路
用基板とその製造方法に関する。
【０００２】
【従来の技術】混成集積回路装置は、特定の機能を持つ
電子回路を一つの印刷回路基板の上に収めた装置である
。このような混成集積回路装置にあっては、印刷回路基
板に厚膜抵抗体を形成し、同印刷回路基板に回路部品を
搭載した後、所定の端子電極から入出力される電気信号
をもとに、前記厚膜抵抗体をトリミングし、その抵抗値
を調整することにより、回路特性を調整する、いわゆる
ファンクショナルトリミングが行なわれることがある。
電子回路を一つの印刷回路基板の上に収めた装置である
。このような混成集積回路装置にあっては、印刷回路基
板に厚膜抵抗体を形成し、同印刷回路基板に回路部品を
搭載した後、所定の端子電極から入出力される電気信号
をもとに、前記厚膜抵抗体をトリミングし、その抵抗値
を調整することにより、回路特性を調整する、いわゆる
ファンクショナルトリミングが行なわれることがある。
【０００３】このようなファンクショナルトリミングが
行なわれる混成集積回路装置の製造方法の概略を、図５
及び図６を参照しながら、その製造手順に従って説明す
る。 Ａ：まず、セラミックやガラスエポキシ樹脂等の絶縁体
からなる回路基板１の主面に銀−パラジウム等の導体ペ
ーストで後述する部品搭載ランドやトリミング用の電極
８等を含む配線パターンが形成される。また、酸化ルテ
ニウム等の抵抗ペーストで印刷抵抗５が形成される。こ
れらは、何れもスクリーン印刷法により印刷され、焼き
付けることにより形成される。 Ｂ：絶縁性接着剤を前記部品搭載ランドの間に塗布し、
その上に回路部品４を搭載して仮止めする。 Ｃ：半田リフロー法により、前記回路部品４と部品搭載
ランドとを半田付けする。 Ｄ：ここまで組み上がった混成集積回路用基板のトリミ
ング用電極８にプローブを接触させ、回路基板に形成さ
れた回路に通電し、その特性値を測定しながら、前記印
刷抵抗５のトリミングを行う。これは、通電状態で回路
全体の特性値を測定しながら、レーザー光線で前記印刷
抵抗に切り込みを入れ、回路特性値が目標範囲内に入る
よう調整する工程である。 Ｅ：トリミングの終わった混成集積回路用基板１は、ト
リミング用電極８を有する印刷回路基板の側辺部３側を
切断線に沿って切断し、印刷回路基板側に残された端子
電極６にリード端子（図示せず）を取り付け、これを半
田付けする。 Ｆ：最後に、リード端子の先端側を除いて絶縁塗料を塗
布し、これを硬化させることにより、外装体を形成する
。以上により、混成集積回路装置が完成する。
行なわれる混成集積回路装置の製造方法の概略を、図５
及び図６を参照しながら、その製造手順に従って説明す
る。 Ａ：まず、セラミックやガラスエポキシ樹脂等の絶縁体
からなる回路基板１の主面に銀−パラジウム等の導体ペ
ーストで後述する部品搭載ランドやトリミング用の電極
８等を含む配線パターンが形成される。また、酸化ルテ
ニウム等の抵抗ペーストで印刷抵抗５が形成される。こ
れらは、何れもスクリーン印刷法により印刷され、焼き
付けることにより形成される。 Ｂ：絶縁性接着剤を前記部品搭載ランドの間に塗布し、
その上に回路部品４を搭載して仮止めする。 Ｃ：半田リフロー法により、前記回路部品４と部品搭載
ランドとを半田付けする。 Ｄ：ここまで組み上がった混成集積回路用基板のトリミ
ング用電極８にプローブを接触させ、回路基板に形成さ
れた回路に通電し、その特性値を測定しながら、前記印
刷抵抗５のトリミングを行う。これは、通電状態で回路
全体の特性値を測定しながら、レーザー光線で前記印刷
抵抗に切り込みを入れ、回路特性値が目標範囲内に入る
よう調整する工程である。 Ｅ：トリミングの終わった混成集積回路用基板１は、ト
リミング用電極８を有する印刷回路基板の側辺部３側を
切断線に沿って切断し、印刷回路基板側に残された端子
電極６にリード端子（図示せず）を取り付け、これを半
田付けする。 Ｆ：最後に、リード端子の先端側を除いて絶縁塗料を塗
布し、これを硬化させることにより、外装体を形成する
。以上により、混成集積回路装置が完成する。
【０００４】前述のような混成集積回路装置の製造過程
で、トリミング用電極８が印刷回路基板１の側辺部３に
形成されるが、この側辺部３は、前記のトリミング工程
を経た後切断線に沿って切り取られる。従って、この側
辺部３は、混成集積回路用基板１のうち混成集積回路装
置として使用される側と切断線を介して区切られている
と共に、トリミング用電極８と端子電極７とは、切断線
を通るよう印刷された配線パターン７を介して接続され
ている。そして、切断線に沿って切断時の曲げ応力が集
中できるよう、切断線に沿って予めレーザースクライビ
ングが行なわれ、レーザービームの照射により形成され
るスポット２の集合からなる切断補助線が入れられる。
で、トリミング用電極８が印刷回路基板１の側辺部３に
形成されるが、この側辺部３は、前記のトリミング工程
を経た後切断線に沿って切り取られる。従って、この側
辺部３は、混成集積回路用基板１のうち混成集積回路装
置として使用される側と切断線を介して区切られている
と共に、トリミング用電極８と端子電極７とは、切断線
を通るよう印刷された配線パターン７を介して接続され
ている。そして、切断線に沿って切断時の曲げ応力が集
中できるよう、切断線に沿って予めレーザースクライビ
ングが行なわれ、レーザービームの照射により形成され
るスポット２の集合からなる切断補助線が入れられる。
【０００５】
【発明が解決しようとしている課題】ところが、配線パ
ターンを印刷するため、導体ペーストを絶縁基板上に印
刷するとき、切断線の部分では、毛細管現象により導電
ペーストが切断線上のスポット２に浸透する。このスポ
ット２は、切断線上にほぼ連続して形成されているため
、導電ペーストがスポット２に沿って浸透することによ
り、隣接する配線パターン７が相互に接触し、短絡して
しまうことがある。このような短絡を防止するためには
、配線パターン７の間隔、つまり電極６、８に形成間隔
を広くとることが考えられるが、そうすると配線の高密
度、細密化の障害となり、製品の小型化が阻まれること
になる。そこで本発明の目的は、前記従来の課題に鑑み
、隣接する電極の短絡が起こりにくい混成集積回路用基
板を提供することにある。
ターンを印刷するため、導体ペーストを絶縁基板上に印
刷するとき、切断線の部分では、毛細管現象により導電
ペーストが切断線上のスポット２に浸透する。このスポ
ット２は、切断線上にほぼ連続して形成されているため
、導電ペーストがスポット２に沿って浸透することによ
り、隣接する配線パターン７が相互に接触し、短絡して
しまうことがある。このような短絡を防止するためには
、配線パターン７の間隔、つまり電極６、８に形成間隔
を広くとることが考えられるが、そうすると配線の高密
度、細密化の障害となり、製品の小型化が阻まれること
になる。そこで本発明の目的は、前記従来の課題に鑑み
、隣接する電極の短絡が起こりにくい混成集積回路用基
板を提供することにある。
【０００６】
【課題を解決するための手段】すなわち前記目的を達成
するため本発明では、印刷回路基板１の切断線に沿って
配列された切断用のスポット２と、同切断線を通る配線
パターン７とを有する混成集積回路用基板において、少
なくとも前記切断線が配線パターン７を通過する部分の
スポット２が連続しないように互いに離して形成された
ことを特徴とする混成集積回路用基板を提供する。さら
に、印刷回路基板１の切断線に沿って切断用のスポット
２を形成する工程と、同切断線を通る配線パターン７を
形成する工程とを有する混成集積回路用基板の製造方法
において、少なくとも前記切断線が配線パターン７を通
過する部分のスポット２を連続しないように互いに離し
て形成することを特徴とする混成集積回路用基板の製造
方法を提供する。なお具体的には、切断線が配線パター
ン７を通過する部分のスポット２のピッチｐがスポット
２の径ｄの１．５〜３．５倍の範囲であるのが望ましい
。
するため本発明では、印刷回路基板１の切断線に沿って
配列された切断用のスポット２と、同切断線を通る配線
パターン７とを有する混成集積回路用基板において、少
なくとも前記切断線が配線パターン７を通過する部分の
スポット２が連続しないように互いに離して形成された
ことを特徴とする混成集積回路用基板を提供する。さら
に、印刷回路基板１の切断線に沿って切断用のスポット
２を形成する工程と、同切断線を通る配線パターン７を
形成する工程とを有する混成集積回路用基板の製造方法
において、少なくとも前記切断線が配線パターン７を通
過する部分のスポット２を連続しないように互いに離し
て形成することを特徴とする混成集積回路用基板の製造
方法を提供する。なお具体的には、切断線が配線パター
ン７を通過する部分のスポット２のピッチｐがスポット
２の径ｄの１．５〜３．５倍の範囲であるのが望ましい
。
【０００７】
【作用】前記本発明による混成集積回路用基板とその製
造方法では、切断線上のスポット２が連続しないように
互いに離れて形成されるため、その中に配線パターン７
を形成するための導電ペーストが浸透したとしても広が
らず、隣接する配線パターン７が短絡しない。なお、配
線パターン７の切断線を通過する部分のスポット２のピ
ッチｐを、スポット２の径ｄの１．５〜３．５倍の範囲
とすると、配線パターン７の短絡が確実に防止でき、し
かも回路基板１を分割するときに、いわゆるバリや欠け
といった不整な切断が起こりにくい。
造方法では、切断線上のスポット２が連続しないように
互いに離れて形成されるため、その中に配線パターン７
を形成するための導電ペーストが浸透したとしても広が
らず、隣接する配線パターン７が短絡しない。なお、配
線パターン７の切断線を通過する部分のスポット２のピ
ッチｐを、スポット２の径ｄの１．５〜３．５倍の範囲
とすると、配線パターン７の短絡が確実に防止でき、し
かも回路基板１を分割するときに、いわゆるバリや欠け
といった不整な切断が起こりにくい。
【０００８】
【実施例】次に、図面を参照しながら、本発明の実施例
について具体的に説明する。図１で示すように、印刷回
路基板１は、セラミックやガラス−エポキシ樹脂等の絶
縁基板の表面や内部に導電材料、抵抗材料、誘電体材料
或は絶縁材料を順次印刷し、焼付けて、電子回路パター
ンを形成し、回路基板１を構成する。図１において、符
号５で示したのは、この回路パターンの一部として回路
基板１上に形成された印刷抵抗体である。さらに、回路
パターンの一部として回路基板１の側辺に沿って、トリ
ミング用電極８、８…が形成され、その内側に端子電極
６、６…が形成される。これらトリミング用電極８、８
…と端子電極６、６…とは、配線パターン７によって各
々導通される。なお、これらトリミング用電極８、８…
と端子電極６、６…との間に設定された切断線上にレー
ザースクライビングによりスポット２が設けられ、この
スポット２は配線パターン７を横切るように直線状に形
成されている。
について具体的に説明する。図１で示すように、印刷回
路基板１は、セラミックやガラス−エポキシ樹脂等の絶
縁基板の表面や内部に導電材料、抵抗材料、誘電体材料
或は絶縁材料を順次印刷し、焼付けて、電子回路パター
ンを形成し、回路基板１を構成する。図１において、符
号５で示したのは、この回路パターンの一部として回路
基板１上に形成された印刷抵抗体である。さらに、回路
パターンの一部として回路基板１の側辺に沿って、トリ
ミング用電極８、８…が形成され、その内側に端子電極
６、６…が形成される。これらトリミング用電極８、８
…と端子電極６、６…とは、配線パターン７によって各
々導通される。なお、これらトリミング用電極８、８…
と端子電極６、６…との間に設定された切断線上にレー
ザースクライビングによりスポット２が設けられ、この
スポット２は配線パターン７を横切るように直線状に形
成されている。
【０００９】このようにして作られた回路基板１の片面
或は両面に既に述べたのと同様の方法で回路部品４、４
…が搭載される。その後、前記トリミング電極８、８…
にプローブピンを接触させ、回路に通電し、その特性値
を測定しながら、レーザにより印刷抵抗体５のトリミン
グを行う。その後、前記スポット２が形成された切断線
に沿ってトリミング用電極８、８…を有する印刷回路基
板１の側辺部３を切断し、印刷回路基板１側に残された
端子電極６、６…にリード端子（図示せず）を取り付け
、これを半田付けする。最後に、リード端子の先端側を
除いて外装塗料を施し、混成集積回路装置が完成する。
或は両面に既に述べたのと同様の方法で回路部品４、４
…が搭載される。その後、前記トリミング電極８、８…
にプローブピンを接触させ、回路に通電し、その特性値
を測定しながら、レーザにより印刷抵抗体５のトリミン
グを行う。その後、前記スポット２が形成された切断線
に沿ってトリミング用電極８、８…を有する印刷回路基
板１の側辺部３を切断し、印刷回路基板１側に残された
端子電極６、６…にリード端子（図示せず）を取り付け
、これを半田付けする。最後に、リード端子の先端側を
除いて外装塗料を施し、混成集積回路装置が完成する。
【００１０】本発明では、このような混成集積回路基板
１を製造するため、少なくとも配線パターン７を横切る
部分Ａで、隣接するスポット２が連ならないよう不連続
に形成する。具体的には、スポット２をその径ｄより大
きな間隔で形成する。なお、配線パターン７を横切らな
い部分ｂでは、スポット２を連ならせてもよい。図１及
び図２で示された実施例では、図３に要部を拡大して示
すように、前記切断線が配線パターン７を通る部分Ａの
みでスポット２の間隔を広くし、それ以外の部分ｂで狭
くしている。また、図４では、何れの部分Ａ、ｂでも、
スポット２の間隔を広くとり、それらが連ならないよう
にしている。
１を製造するため、少なくとも配線パターン７を横切る
部分Ａで、隣接するスポット２が連ならないよう不連続
に形成する。具体的には、スポット２をその径ｄより大
きな間隔で形成する。なお、配線パターン７を横切らな
い部分ｂでは、スポット２を連ならせてもよい。図１及
び図２で示された実施例では、図３に要部を拡大して示
すように、前記切断線が配線パターン７を通る部分Ａの
みでスポット２の間隔を広くし、それ以外の部分ｂで狭
くしている。また、図４では、何れの部分Ａ、ｂでも、
スポット２の間隔を広くとり、それらが連ならないよう
にしている。
【００１１】前記配線パターン７が切断線を通る部分Ａ
におけるスポット２の間隔ｐは、スポット２の径ｄの１
．５〜３．５倍の範囲がよい。スポット２の間隔がこれ
より狭いと、配線パターン７の短絡が起こりやすく、逆
にスポット２の間隔がこれより広いと、回路基板１を分
割するときに、いわゆるバリや欠けといった不整な切断
が起こりやすくなる。従って、スポット２の間隔ｐは、
この範囲が適当である。
におけるスポット２の間隔ｐは、スポット２の径ｄの１
．５〜３．５倍の範囲がよい。スポット２の間隔がこれ
より狭いと、配線パターン７の短絡が起こりやすく、逆
にスポット２の間隔がこれより広いと、回路基板１を分
割するときに、いわゆるバリや欠けといった不整な切断
が起こりやすくなる。従って、スポット２の間隔ｐは、
この範囲が適当である。
【発明の効果】以上説明した通り、本発明によれば、切
断線を通る配線パターン７の間隔を狭くしなくても、そ
れらの短絡が防止でき、従って、配線パターン７の間隔
を狭くすることができ、配線パターンの高密度化、細密
化が容易な混成集積回路用基板とその製造方法が提供で
きる効果が得られる。
断線を通る配線パターン７の間隔を狭くしなくても、そ
れらの短絡が防止でき、従って、配線パターン７の間隔
を狭くすることができ、配線パターンの高密度化、細密
化が容易な混成集積回路用基板とその製造方法が提供で
きる効果が得られる。
【図１】本発明の実施例を示す混成集積回路用基板の外
観斜視図である。
観斜視図である。
【図２】本発明の実施例を示す混成集積回路用基板の要
部平面図である。
部平面図である。
【図３】本発明の実施例を示す混成集積回路用基板の要
部拡大平面図である。
部拡大平面図である。
【図４】本発明の他の実施例を示す混成集積回路用基板
の要部拡大平面図である。
の要部拡大平面図である。
【図５】従来例を示す混成集積回路用基板の外観斜視図
である。
である。
【図６】従来例を示す混成集積回路用基板の要部平面図
である。
である。
１ 印刷回路基板
２ スポット
３ 印刷回路基板の側辺部
５ 印刷抵抗
６ 端子電極
７ 配線パターン
８ トリミング用電極
Claims (4)
- 【請求項１】 印刷回路基板（１）の切断線に沿って
配列された切断用のスポット（２）と、同切断線を通る
配線パターン（７）とを有する混成集積回路用基板にお
いて、少なくとも前記切断線が配線パターン（７）を通
過する部分のスポット（２）が連続しないように互いに
離して形成されたことを特徴とする混成集積回路用基板
。 - 【請求項２】 前記請求項１において、前記切断線が
配線パターン（７）を通過する部分のスポット（２）の
ピッチｐがスポット（２）の径ｄの１．５〜３．５倍の
範囲であることを特徴とする混成集積回路用基板。 - 【請求項３】 印刷回路基板（１）の切断線に沿って
切断用のスポット（２）を形成する工程と、同切断線を
通る配線パターン（７）を形成する工程とを有する混成
集積回路用基板の製造方法において、少なくとも前記切
断線が配線パターン（７）を通過する部分のスポット（
２）を連続しないように互いに離して形成することを特
徴とする混成集積回路用基板の製造方法。 - 【請求項４】 前記請求項３において、前記切断線が
配線パターン（７）を通過する部分のスポット（２）の
ピッチｐをスポット（２）の径ｄの１．５〜３．５倍の
範囲とすることを特徴とする混成集積回路用基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2567891A JPH04250682A (ja) | 1991-01-26 | 1991-01-26 | 混成集積回路用基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2567891A JPH04250682A (ja) | 1991-01-26 | 1991-01-26 | 混成集積回路用基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04250682A true JPH04250682A (ja) | 1992-09-07 |
Family
ID=12172447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2567891A Withdrawn JPH04250682A (ja) | 1991-01-26 | 1991-01-26 | 混成集積回路用基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04250682A (ja) |
-
1991
- 1991-01-26 JP JP2567891A patent/JPH04250682A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05234725A (ja) | チップ型複合電子部品の製造方法 | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JPH08306503A (ja) | チップ状電子部品 | |
| US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
| JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
| KR890001730Y1 (ko) | 칩 저항 | |
| US6806167B2 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
| JP4780689B2 (ja) | チップ抵抗器 | |
| KR100386644B1 (ko) | 1칩형복합전자부품및그의제조방법 | |
| JPH05308001A (ja) | 正確な低電力抵抗部材 | |
| JPH04250682A (ja) | 混成集積回路用基板とその製造方法 | |
| US5504986A (en) | Method of manufacturing collinear terminated transmission line structure with thick film circuitry | |
| JPH04297083A (ja) | 混成集積回路基板とその製造方法 | |
| JPH10233485A (ja) | 複合チップ部品 | |
| JP3165517B2 (ja) | 回路装置 | |
| JP2001155903A (ja) | 電子部品 | |
| KR890002494Y1 (ko) | 칩저항을 탑재한 프린트 기판 | |
| JP3679677B2 (ja) | 抵抗付き回路基板及びその製造方法 | |
| JPS6320081Y2 (ja) | ||
| JPS6384145A (ja) | 印刷抵抗体装置 | |
| JPH05275823A (ja) | 混成集積回路装置の製造方法 | |
| JP2000357604A (ja) | 集合基板 | |
| JPH0413841B2 (ja) | ||
| JP2000252779A (ja) | Ｒｃフィルタ | |
| JPH0327588A (ja) | 回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |