KR890002494Y1 - 칩저항을 탑재한 프린트 기판 - Google Patents
칩저항을 탑재한 프린트 기판 Download PDFInfo
- Publication number
- KR890002494Y1 KR890002494Y1 KR2019890001635U KR890001635U KR890002494Y1 KR 890002494 Y1 KR890002494 Y1 KR 890002494Y1 KR 2019890001635 U KR2019890001635 U KR 2019890001635U KR 890001635 U KR890001635 U KR 890001635U KR 890002494 Y1 KR890002494 Y1 KR 890002494Y1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- chip
- substrate
- printed
- trimming
- Prior art date
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 칩 저항의 일예를 도시하는 평면도.
제2도는 종래의 트리밍 방법의 일예를 설명하기 위한 도면.
제3도는 본 고안에 따른 프린트 기판에 탑재되어야 할 칩 저항의 한 실시예를 도시하는 평면도.
제4도는 본 고안에 따른 칩 저항을 탑재한 프린트 기판의 한 실시예를 도시하는 부분 사시도.
제5도는 본 고안에 따른 프린트 기판상의 칩 저항에 대해서 기능 트리밍을 행할때의 동작을 설명하기 위한 프린트 기판상의 칩 저항등을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
1, 10 ; 칩 저항 2, 3, 11, 12 : 전극
4, 13 : 저항체 5 : 프린트 기판
9, 26 ; 레이저 스폿트 14, 15 : 기판노출부분
21, 22, 30 : 칩 콘덴서 19, 20 : 트랜지스터
27 : 트리밍 부분 23, 24 : 칩 저항
본 고안은 칩 저항을 탑재한 프린트 기판에 관한 것으로, 특히 레이저로 트리밍되는 칩 저항이 탑재된 프린트기판에 관한 것이다.
종래부터, 플린트 기판상에 탑재된 회로(모듈)가 미리 정해진 소정의 특성이 얻어지도록, 회로의 일부를 탑재하고 있는 칩 저항의 저항체를 레이저로 트리밍(깍아냄)해서 저항치를 가변 조정하는 것이 행해지고 있었다(소위, 기능 트리밍). 제1도는 이같은 종래의 트리밍용 칩 저항을 일예인 평면도를 도시한다. 동도면중, 칩저항(1)은 세라믹 기판상에 이간 대향해서 배치된 전극(2), (3)의 사이에 페이스트 등으로 되는 저항체(4)가 인쇄로 형성된 구성으로 되어 있으며, 전극(2) 및 (3)과 저항체(4)는 전기적으로 접속되어 있다. 또, 전극(2) 및 (3)의 각각의 폭과 저항체(4)의 폭은 제각기 제1도에 로 도시되는 바와 같이 동일폭이며, 따라서 세라믹 기판은 트리밍전에는 노출되어 있지 않다. 즉, 세라믹 기판의 상면은 전극(2) 및 (3)과 저항체(4)로 모두 덮혀 있다.
상기 칩 저항(1)의 기능 트리밍의 방법에는 종래 대별해서 다음 2가지의 방법이 있었다. 그 하나는 모듈이 탑재되는 프린트 기판이 종이 페놀 기판, 유리 에폭시 기판, 플렉시블 기판등과 같이 트리밍용 레이저로 손상을 받게되는 재질인 값싼 기판일 경우에는 제2도에 도시하듯이 프린트 기판(5)상에 트리밍해야할 칩 저항(1) 이외의 모든 회로부품을 탑재한 다음, 칩 저항(1)이 접속되어야 할 도전 패턴과 레이저로 손상을 받지않는 베이스(6)상에 놓인 칩 저항(1)의 전극(2), (3)을 리드선(7), (8)으로 전기적으로 접속한다. 그런 다음에, 레이저광에 의한 스폿트를 제2도면중, 프린트 기판(5)과 다른 위치에 설치된 베이스(6)상의 칩 저항(1)의 외부의 위치(9)에 조사하며, 여기를 트리밍 스타트 지점으로 하고, 여기에서 칩 저항(1)의 방향(화살표 X방향)으로 이동시키고, 프린트 기판(5)상의 회로와 칩 저항(1)으로 되는 모듈이 소정의 특성치가 되도록 그 특성치를 측정하면서 스폿트를 저항체(4)상에 조사하고, 트리밍을 행한다.
이 트리밍 결과, 저항체(4)의 스폿트로 조사된 부분은 깍여져서 칩 저항(1)의 저항치가 크게 되며, 어떤 저항치로 된데에서 상기 모듈이 소정의 특성치로 된다. 그런 다음에, 리드선(7), (8)에 의한 가결선을 벗기고, 트리밍이 종료된 칩 저항(1)을 프린트 기판(5)상의 본래의 위치에 탑재하고, 모듈을 완성시킨다. 이 제1의 방법에 의하면 프린트 기판(5)를 트리밍용 레이저로 손상시킴이 없고, 칩 저항(1)을 트리밍할 수 있다.
또, 제2의 방법은 모듈이 탑재되는 프린트 기판이 세라믹 기판인 경우이며, 세라믹 기판에 인쇄된 저항(인쇄저항)을 모든 모듈 탑재후에 트리밍하는 방법이다. 이 제1의 방법에 의하면 프린트 기판이 세라믹 기판이므로 트리밍으로 손상되지 않으며, 인쇄 저항을 트리밍할 수 있다.
또한, 제1 및 제2의 방법은 어느것이나 다, 레이저 트리밍 스타트 지점(가장 먼저 레이저 스폿트를 조사하는 위치)은 인쇄 저항체의 외측에 반드시 선정된다. 이것은 레이저 트리밍 스타트 지점을 인쇄저항체내에 선정하면, 그 지점이 에너지 변동을 받으며, 트리밍 후 전류의 드리프트로 되어 나타나기 때문이다.
그런데 상기한 제1의 방법은 트리밍 완료된 칩 저항을 트리밍용 칩 저항 이외의 회로부품이 모두 탑재되어 있는 프린트 기판상에 뒤에서 탑재하므로 자동적인 탑재가 기술적으로 곤란하며, 또 제조 공수가 소요되는 등의 문제점이 있었다. 다른 한편, 상기한 제2의 방법은 본래 고가의 기판인 세라믹 기판을 프린트 기판으로서 사용해야 되며, 어셈블리된 회로부품으로서 고가로 되며, 또 인쇄 소성, 성형등의 각 공정이 필요하므로, 공정이 많으며, 또 그것들을 위해 막대한 설비 투자나 많은 기술자를 필요로 하며, 또한 기판이 쪼개지기 쉽고 무겁다는 등의 문제점이 있었다.
그래서, 본 고안은 레이버 조사로 거의 손상되지 않는 재질로서 되는 기판상에 저항체를 설치함과 더불어 적어도 그 저항체의 주변부에 상기 기판을 노출시킨 칩 저항을 기판상에 탑재함으로서 상기의 문제점을 모두 다 해결한 칩 저항을 탑재한 프린트 기판을 제공하는 것을 목적으로 한다.
본 고안은 레이저 조사에 의해 거의 손상되는 일이 없는 재질로 되는 제1의 기판상에 서로 이간 배치된 제1 및 제2의 전극과 제1 및 제2의 전극간을 연결하는 저항체가 각각 설치되어 있고 또한, 적어도 저항체의 주변부에 상기 제1의 기판이 실질적으로 노출된 부분이 설치된 칩 저항이 제2의 기판상에 탑재되어 있는 구성으로 할 것이며, 이하 그 한 실시예에 대해서 제3도 내지 제5도와 더불어 설명한다.
제3도는 본 고안에 의한 프린트 기판에 탑재되어야 할 칩 저항의 한 실시예의 평면도를 도시한다. 동 도면에 도시하듯이 칩 저항(10)은 레이저 조사에 의해 거의 손상되는 일이 없는 재질로 되는 기판(제1의 기판)의 일예로서의 세라믹 기판상에 서로 이간 대향해서 전극(11) 및 (12)이 인쇄되어 있고, 또, 전극(11), (12)간을 페이스트등에 의한 저항체(13)가 연결하는 상태로 인쇄되어 있다. 또한, 상기 저항체(13)의 양측면에서 외측의 부분과 전극(11), (12)의 외측의 부분엔 세라믹 기판이 노출된 기판 노출부분(14) 및 (15)이 각각 설치되어 있다. 기판 노출부분(14) 및 (15)의 폭 W1및 W2은 칩 저항(10)의 프린트 기판(제2의 기판이며, 후술의 제4도에 (16)으로 도시한다)으로의 탑재의 장치 정밀도에 따라서 충분한 값(예컨대 0.3㎜정도 이상)으로 선정되어 있다.
본 고안은 이같은 칩 저항(10)이 탑재된 프린트 기판이며, 제4도는 본 고안에 따른 칩 저항을 탑재한 프린트 기판의 한 실시예의 부분 사시도를 도시한다. 동 도면중, 프린트 기판(16)상에는 칩 저항(10)이 다른 필요한 모든 회로부품과 더불어 레이저 트리밍전에 탑재된다. 프린트 기판(16)상에는 칩 저항(10)이, IC(집적회로)(17), 콘덴서(18), 트랜지스터(19), (20) 칩 콘덴서(21), (22), 칩 저항(23), (24) 기타의 필요한 회로부품과 더불어 탑재되어 있고, 그것들의 회로부품은 프린트 기판(16)상에 인쇄되어 있는 도전 패턴에 납땜되어 있다. 또한, 칩 저항(23), (24)은 레이저 트리밍용인 칩 저항이 아니고, 종래부터 공지인 칩 저항이다.
그런후에, 제5도에 도시하듯이 프린트 기판(16)상의 칩 저항(10)의 기판 노출 부분(14), (15)상에, 예컨대, 40㎛정도인 직경의 레이저 스폿트(26)를 조사하며, 여기를 트리밍 스타트 지점으로 하여 (Y)방향으로 이동시켜 가며, 저항체(13)상을 조사시키게 된다. 여기에서, 칩 저항(10)을 포함한 회로의 특성이 측정되고 있고, 이 특성이 미리 정해진 소정의 특성 값이 되도록 레이저 스폿트를 저항체(13)상에 조사시켜서 트리밍한다. 트리밍한 결과 레이저 스폿트가 조사된 저항체(13)의 부분은 제5도에 (27)로 도시하듯이 깍여지며, 기판이 노출된다. 이 트리밍의 양이 많을수록 저항체(13)의 전류의 통로는 작아지므로, 칩 저항(10)의 저항치가 크게 된다는 것은 전술된 바와 같다.
여기에서, 상기의 트리밍시에 있어서, 레이저 스폿트(26)가 기판 노출 부분(14)에 조사 형성되어도 칩 저항(10)의 기판은 세라믹 기판이므로, 기판 노출 부분(14)이 레이저로 손상되지는 않는다. 또, 레이저 스폿트는 트리밍용 칩 저항(10)상에만 조사되며, 프린트기판(16)상에 조사되는 일이 없다. 따라서, 프린트 기판(16)으로서 고가인 세라믹 기판을 사용하지 않아도 되며, 예컨대 종이 페놀기판, 유리 에폭시 기판, 플렉시블 기판등 종래의 레이저로 손상을 받는 염가인 기판을 사용할 수 있다. 이것으로, 어셈블리한 회로 부품으로서 염가인 것으로 할 수 있다.
또한, 제5도면중, (28), (29)는 프린트 기판(16)상에 인쇄된 도전 패턴을 도시하며, (30)은 칩 콘덴서를 도시한다.
또한, 본 고안의 프린트 기판에 탑재되는 칩 저항으로 상기의 실시예에 한정되는 것은 아니며, 예컨대 제3도에 도시한 폭(W1), (W2)중의 어느 한쪽이 다른쪽에 비해서 상대적으로 상당히 큰 값(극단의 경우는 (W1), (W2)의 한쪽이 제로)이라도 좋다. 다만, 이 경우는 칩 저항의 프린트 기판으로의 탑재시의 장치 오차가 플러스 방향(또는 마이너스 방향)으로만 생기도록 할 필요가 있다. 또 기판 노출 부분은 적어도 저항체(13)의 주변부(한 측면부의 외측)에 존재토록 구성되어 있으면 되며, 제3도에 도시한 바와 같이 전극(11) 및 (12)의 외측등에 기판 노출 부분을 설치하지 않아도 되며, 또, 실질적으로 노출되어 있으면 된다. 또한, 칩 저항(10)의 기판으로선 레이저 조사로 거의 손상되는 일이 없는 재질로 되는 기판이면 된다.
상술한 바와 같이, 본 고안에 의하면, 적어도 저항체의 주변부에 레이저 조사로 거의 손상되는 일이 없는 제1의 기판이 실질적으로 노출된 부분이 설치되어 있는 칩 저항을 탑재토록 했으므로, 그 기판 노출 부분을 레이저 트리밍 스타트 지점으로 할 수 있으며, 따라서, 다른 필요한 모든 회로부품과 더불어 칩 저항을 프린트 기판(제2의 기판)에 탑재한 후에 트리밍을 행할 수 있고, 이것으로 프린트 기판으로서 세라믹 기판이외의 종래의 레이저로 손상을 받는 값싼 기판도 사용할 수 있으며, 또 세라믹 기판에 비해서 쪼개지기 어려우며, 경량 기판을 사용할 수도 있고, 또한 트리밍용 저항이 인쇄된 종래의 세라믹 기판을 사용한 프린트 기판에 비해서 트리밍에 필요한 설비 투자를 대폭 저감할 수 있음과 더불어 제조 공수를 적게할 수 있으며 다른 한편, 종래의 칩 저항이 탑재된 레이저로 손상을 받는 프린트 기판과 같이 트리밍을 완료한 칩 저항을 프린트 기판상의 본래의 위치의 뒤에서 탑재한다는 공정이 불필요하므로 칩 저항의 프린트 기판으로의 자동적 탑재가 용이하며, 게다가 제조공수도 적다는 등 여러가지 특장점을 가지는 것이다.
Claims (1)
- 칩 저항을 탑재한 프린트 기판에 있어서, 상기 칩 저항은 서로 이간 설치된 2개의 전극(11, 12)과 주변에 기판 노출부(14, 15)를 갖는 저항체(13)가 레이저 조사에 의해 손상을 일으키지 않는 재질로 되는 기판상에 설치되고, 상기 칩 저항(10)은 다른 회로부품(17 내지 24)과 함께 상기 프린트 기판(16)에 설치된 도전 패턴(28, 29)에 접속되고, 상기 프린트 기판에 탑재된 상태에서 상기 기판 노출부로부터 스타트한 레이저 조사에 의해 상기 저항체가 트리밍되는 것을 특징으로 하는 칩 저항을 탑재한 프린트 기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890001635U KR890002494Y1 (ko) | 1983-08-26 | 1989-02-17 | 칩저항을 탑재한 프린트 기판 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13199883U JPS6041002U (ja) | 1983-08-26 | 1983-08-26 | チツプ抵抗 |
JP131998 | 1983-08-26 | ||
JP131999 | 1983-08-26 | ||
JP13199983U JPS6041074U (ja) | 1983-08-26 | 1983-08-26 | チツプ抵抗を搭載したプリント基板 |
KR2019840008233U KR890001730Y1 (ko) | 1983-08-26 | 1984-08-22 | 칩 저항 |
KR2019890001635U KR890002494Y1 (ko) | 1983-08-26 | 1989-02-17 | 칩저항을 탑재한 프린트 기판 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019840008233U Division KR890001730Y1 (ko) | 1983-08-26 | 1984-08-22 | 칩 저항 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR890002494Y1 true KR890002494Y1 (ko) | 1989-04-22 |
Family
ID=27471651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019890001635U KR890002494Y1 (ko) | 1983-08-26 | 1989-02-17 | 칩저항을 탑재한 프린트 기판 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR890002494Y1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980046814A (ko) * | 1996-12-13 | 1998-09-15 | 조희재 | 패턴 형성방법 |
-
1989
- 1989-02-17 KR KR2019890001635U patent/KR890002494Y1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980046814A (ko) * | 1996-12-13 | 1998-09-15 | 조희재 | 패턴 형성방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050062583A1 (en) | Drift-sensitive laser trimming of circuit elements | |
EP0250006A1 (en) | Printed polymer circuit board method and apparatus | |
US5510594A (en) | Method of manufacturing thick-film circuit component | |
KR890001730Y1 (ko) | 칩 저항 | |
US6273327B1 (en) | Apparatus and method for depositing solder material onto a circuit board | |
US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
US4766412A (en) | Electronic composite component having resistor element | |
CA1140680A (en) | Electronic circuit arrangement mounted on printed circuit board | |
KR890002494Y1 (ko) | 칩저항을 탑재한 프린트 기판 | |
US4841275A (en) | Thick-film integrated circuit device capable of being manufactured by means of easy-to-perform trimming operation | |
JPH1050502A (ja) | 抵抗器およびその製造方法 | |
GB2177262A (en) | Making printed circuits | |
KR950009772B1 (ko) | 하이브리드 아이시(ic) 제조방법 | |
JPS6320081Y2 (ko) | ||
JPH01312892A (ja) | 回路基板の製造方法 | |
JPH05335438A (ja) | リードレスチップキャリア | |
JP2500222B2 (ja) | 印刷配線基板の製造方法 | |
JPH0625981Y2 (ja) | セラミック基板 | |
JPS6223478B2 (ko) | ||
JPH0961494A (ja) | プリント基板の試験用パターン | |
JPH07335411A (ja) | チップ型抵抗ネットワーク | |
JPS62132353A (ja) | 電子回路の調整方法 | |
JPS60158651A (ja) | 混成集積回路の製造方法 | |
JPH09171905A (ja) | チップ抵抗器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
U106 | Divisional application of utility model | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19950308 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |