JPH04239906A - プリンタ制御装置 - Google Patents
プリンタ制御装置Info
- Publication number
- JPH04239906A JPH04239906A JP3006700A JP670091A JPH04239906A JP H04239906 A JPH04239906 A JP H04239906A JP 3006700 A JP3006700 A JP 3006700A JP 670091 A JP670091 A JP 670091A JP H04239906 A JPH04239906 A JP H04239906A
- Authority
- JP
- Japan
- Prior art keywords
- line feed
- data
- circuit
- reception buffer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007405 data analysis Methods 0.000 claims description 26
- 238000012544 monitoring process Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は上位装置からデータを入
力して印字および改行動作を行うプリンタの制御装置に
関する。
力して印字および改行動作を行うプリンタの制御装置に
関する。
【０００２】
【従来の技術】上位装置からデータを入力して印字およ
び改行動作を行う従来のプリンタは、上位装置から改行
データが送られてくる度に改行動作を実行している。例
えば、１行改行の改行データが１０回連続して送られて
くると、プリンタは、１行の改行動作を１０回に分けて
行っている。
び改行動作を行う従来のプリンタは、上位装置から改行
データが送られてくる度に改行動作を実行している。例
えば、１行改行の改行データが１０回連続して送られて
くると、プリンタは、１行の改行動作を１０回に分けて
行っている。
【０００３】
【発明が解決しようとする課題】上述したような従来の
プリンタにおける改行動作は、高速送り装置を有するプ
リンタにおいては、１０行を連続して改行する場合に比
較して改行時間が長くなり、そのため、プリンタの処理
時間に対して悪い影響を与えている。
プリンタにおける改行動作は、高速送り装置を有するプ
リンタにおいては、１０行を連続して改行する場合に比
較して改行時間が長くなり、そのため、プリンタの処理
時間に対して悪い影響を与えている。
【０００４】本発明の目的は、上述のような従来のプリ
ンタの制御装置の欠点を解消して、上位装置から複数個
の改行データが連続して送られてきたとき、それらの改
行データを統合して１回の改行動作によって所定の長さ
だけ改行を行うことができるようにしたプリンタ制御装
置を提供することにある。
ンタの制御装置の欠点を解消して、上位装置から複数個
の改行データが連続して送られてきたとき、それらの改
行データを統合して１回の改行動作によって所定の長さ
だけ改行を行うことができるようにしたプリンタ制御装
置を提供することにある。
【０００５】
【課題を解決するための手段】本発明のプリンタ制御装
置は、上位装置から入力したデータを記憶する受信バッ
ファメモリと、前記受信バッファメモリからデータを入
力して解析する受信バッファデータ解析回路と、前記受
信バッファデータ解析回路から改行指令信号を入力した
とき連続改行モードをセットして改行データセット信号
を出力しオア回路の出力信号を入力したとき前記連続改
行モードをリセットして改行指令セット信号を出力する
改行モード記憶回路と、前記改行モード記憶回路から前
記改行データセット信号を入力しているときに前記受信
バッファデータ解析回路から連続した複数個の改行デー
タを入力したときそれらを加算して記憶する改行数記憶
回路と、前記受信バッファデータ解析回路のデータの送
出時間間隔を監視して所定の時間を経過したときタイム
アウト信号を出力する監視タイマー回路と、前記受信バ
ッファデータ解析回路からの印字データおよび前記監視
タイマー回路からの前記タイムアウト信号を入力してそ
の出力信号を前記改行モード記憶回路に送出する前記オ
ア回路とを備えている。
置は、上位装置から入力したデータを記憶する受信バッ
ファメモリと、前記受信バッファメモリからデータを入
力して解析する受信バッファデータ解析回路と、前記受
信バッファデータ解析回路から改行指令信号を入力した
とき連続改行モードをセットして改行データセット信号
を出力しオア回路の出力信号を入力したとき前記連続改
行モードをリセットして改行指令セット信号を出力する
改行モード記憶回路と、前記改行モード記憶回路から前
記改行データセット信号を入力しているときに前記受信
バッファデータ解析回路から連続した複数個の改行デー
タを入力したときそれらを加算して記憶する改行数記憶
回路と、前記受信バッファデータ解析回路のデータの送
出時間間隔を監視して所定の時間を経過したときタイム
アウト信号を出力する監視タイマー回路と、前記受信バ
ッファデータ解析回路からの印字データおよび前記監視
タイマー回路からの前記タイムアウト信号を入力してそ
の出力信号を前記改行モード記憶回路に送出する前記オ
ア回路とを備えている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例を示すブロック図
である。
である。
【０００８】図１において、上位装置１は、データ１１
を受信バッファメモリ２に送出する。受信バッファメモ
リ２は、適当な記憶容量（例えば１０２４バイト）を有
するバッファメモリである。上位装置１は、この受信バ
ッファメモリ２が満杯になるまで、連続してデータを送
ることができる。受信バッファデータ解析回路３は、受
信バッファメモリ２が上位装置１からデータの受信を行
っていないとき、受信バッファメモリ２からデータ１２
を読出してそれを解析する。受信バッファデータ解析回
路３は、解析したデータ１２のうちの改行データ（例え
ばＬＦコード）１３を改行数記憶回路４に送ると同時に
、改行指令信号１４を改行モード記憶回路５のセット端
子に出力する。解析したデータ１２のうちの印字データ
は、オア回路６に出力する。改行モード記憶回路５は、
改行指令信号１４を入力すると連続改行モードをセット
し、改行データセット信号１７を改行数記憶回路４に送
る。改行数記憶回路４は、この改行データセット信号１
７を入力すると、受信バッファデータ解析回路３から送
られてきている１行改行の改行データ１３を記憶する。 続いて受信バッファデータ解析回路３が二番目の改行デ
ータを解析すると、その改行データは、上述の一番目の
改行データと同様に処理され、改行数記憶回路４は、一
番目の改行データに二番目の改行データを加算して２行
改行を記憶する。同様に、受信バッファデータ解析回路
３が三番目の改行データを解析すると、改行数記憶回路
４は、それを加算して３行改行を記憶する。受信バッフ
ァデータ解析回路３が解析した四番目のデータが印字デ
ータであると、受信バッファデータ解析回路３は、それ
を印字データ１５としてオア回路６に送出する。オア回
路６の出力信号２０は、改行モード記憶回路５のリセッ
ト端子に出力されるので、改行モード記憶回路５は、連
続改行モードをリセットして改行指令セット信号１８を
改行指令送出路８に送る。この結果改行指令送出路８は
、改行数記憶回路４が記憶している改行数データ１６（
改行数３）と改行動作指令とを改行駆動回路（図示省略
）に送出する。このようにして、１行改行を３回実行す
るデータを３行改行を１回実行するデータに変換する。
を受信バッファメモリ２に送出する。受信バッファメモ
リ２は、適当な記憶容量（例えば１０２４バイト）を有
するバッファメモリである。上位装置１は、この受信バ
ッファメモリ２が満杯になるまで、連続してデータを送
ることができる。受信バッファデータ解析回路３は、受
信バッファメモリ２が上位装置１からデータの受信を行
っていないとき、受信バッファメモリ２からデータ１２
を読出してそれを解析する。受信バッファデータ解析回
路３は、解析したデータ１２のうちの改行データ（例え
ばＬＦコード）１３を改行数記憶回路４に送ると同時に
、改行指令信号１４を改行モード記憶回路５のセット端
子に出力する。解析したデータ１２のうちの印字データ
は、オア回路６に出力する。改行モード記憶回路５は、
改行指令信号１４を入力すると連続改行モードをセット
し、改行データセット信号１７を改行数記憶回路４に送
る。改行数記憶回路４は、この改行データセット信号１
７を入力すると、受信バッファデータ解析回路３から送
られてきている１行改行の改行データ１３を記憶する。 続いて受信バッファデータ解析回路３が二番目の改行デ
ータを解析すると、その改行データは、上述の一番目の
改行データと同様に処理され、改行数記憶回路４は、一
番目の改行データに二番目の改行データを加算して２行
改行を記憶する。同様に、受信バッファデータ解析回路
３が三番目の改行データを解析すると、改行数記憶回路
４は、それを加算して３行改行を記憶する。受信バッフ
ァデータ解析回路３が解析した四番目のデータが印字デ
ータであると、受信バッファデータ解析回路３は、それ
を印字データ１５としてオア回路６に送出する。オア回
路６の出力信号２０は、改行モード記憶回路５のリセッ
ト端子に出力されるので、改行モード記憶回路５は、連
続改行モードをリセットして改行指令セット信号１８を
改行指令送出路８に送る。この結果改行指令送出路８は
、改行数記憶回路４が記憶している改行数データ１６（
改行数３）と改行動作指令とを改行駆動回路（図示省略
）に送出する。このようにして、１行改行を３回実行す
るデータを３行改行を１回実行するデータに変換する。
【０００９】上位装置１からのデータ１１が改行データ
（ＬＦコード）が１個のみであり、それに続くデータが
ない場合は、受信バッファメモリ２は、そのデータ１２
を受信バッファデータ解析回路３および監視タイマー回
路７に送出する。受信バッファデータ解析回路３は、上
述のように入力したデータ１２を解析して改行モード記
憶回路５に連続改行モードをセットする。一方監視タイ
マー回路７は、データ１２を入力したときタイマー回路
を動作させ、あらかじめ設定してある時間（Ｔ秒）が経
過してを次の信号を入力しないときはタイムアウト信号
１９をオア回路６に送出する。オア回路６の出力信号２
０は、改行モード記憶回路５のリセット端子に出力され
るので、改行モード記憶回路５は、連続改行モードをリ
セットして上記の場合と同じように改行数データ１６（
改行数１）と改行動作指令とを改行駆動回路に送出する
。
（ＬＦコード）が１個のみであり、それに続くデータが
ない場合は、受信バッファメモリ２は、そのデータ１２
を受信バッファデータ解析回路３および監視タイマー回
路７に送出する。受信バッファデータ解析回路３は、上
述のように入力したデータ１２を解析して改行モード記
憶回路５に連続改行モードをセットする。一方監視タイ
マー回路７は、データ１２を入力したときタイマー回路
を動作させ、あらかじめ設定してある時間（Ｔ秒）が経
過してを次の信号を入力しないときはタイムアウト信号
１９をオア回路６に送出する。オア回路６の出力信号２
０は、改行モード記憶回路５のリセット端子に出力され
るので、改行モード記憶回路５は、連続改行モードをリ
セットして上記の場合と同じように改行数データ１６（
改行数１）と改行動作指令とを改行駆動回路に送出する
。
【００１０】
【発明の効果】以上説明したように、本発明のプリンタ
制御装置は、上位装置から入力したデータを記憶する受
信バッファメモリと、受信バッファメモリからデータを
読出して解析する受信バッファデータ解析回路と、受信
バッファデータ解析回路から改行指令信号を入力したと
き連続改行モードをセットして改行データセット信号を
出力しオア回路の出力信号を入力したとき連続改行モー
ドをリセットして改行指令セット信号を出力する改行モ
ード記憶回路と、改行モード記憶回路から改行データセ
ット信号を入力しているときに受信バッファデータ解析
回路から連続した複数個の改行データを入力したときそ
れらを加算して記憶する改行数記憶回路と、受信バッフ
ァデータ解析回路のデータの送出時間間隔を監視して所
定の時間を経過したときタイムアウト信号を出力する監
視タイマー回路と、受信バッファデータ解析回路からの
印字データおよび監視タイマー回路からのタイムアウト
信号を入力してその出力信号を改行モード記憶回路に送
出するオア回路とを設けることにより、連続した複数個
の改行データを１個の複数行改行データに変換し、それ
を１回の改行動作で実行できるという効果があり、従っ
てプリンタの処理時間を短縮できるという効果がある。
制御装置は、上位装置から入力したデータを記憶する受
信バッファメモリと、受信バッファメモリからデータを
読出して解析する受信バッファデータ解析回路と、受信
バッファデータ解析回路から改行指令信号を入力したと
き連続改行モードをセットして改行データセット信号を
出力しオア回路の出力信号を入力したとき連続改行モー
ドをリセットして改行指令セット信号を出力する改行モ
ード記憶回路と、改行モード記憶回路から改行データセ
ット信号を入力しているときに受信バッファデータ解析
回路から連続した複数個の改行データを入力したときそ
れらを加算して記憶する改行数記憶回路と、受信バッフ
ァデータ解析回路のデータの送出時間間隔を監視して所
定の時間を経過したときタイムアウト信号を出力する監
視タイマー回路と、受信バッファデータ解析回路からの
印字データおよび監視タイマー回路からのタイムアウト
信号を入力してその出力信号を改行モード記憶回路に送
出するオア回路とを設けることにより、連続した複数個
の改行データを１個の複数行改行データに変換し、それ
を１回の改行動作で実行できるという効果があり、従っ
てプリンタの処理時間を短縮できるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
１ 上位装置
２ 受信バッファメモリ
３ 受信バッファデータ解析回路４ 改行
数記憶回路 ５ 改行モード記憶回路 ６ オア回路 ７ 監視タイマー回路 ８ 改行指令送出回路 １１ データ １２ データ １３ 改行データ １４ 改行指令信号 １５ 印字データ １６ 改行数データ １７ 改行データセット信号 １８ 改行指令セット信号 １９ タイムアウト信号 ２０ 出力信号
数記憶回路 ５ 改行モード記憶回路 ６ オア回路 ７ 監視タイマー回路 ８ 改行指令送出回路 １１ データ １２ データ １３ 改行データ １４ 改行指令信号 １５ 印字データ １６ 改行数データ １７ 改行データセット信号 １８ 改行指令セット信号 １９ タイムアウト信号 ２０ 出力信号
Claims (1)
- 【請求項１】 上位装置から入力したデータを記憶す
る受信バッファメモリと、前記受信バッファメモリから
データを入力して解析する受信バッファデータ解析回路
と、前記受信バッファデータ解析回路から改行指令信号
を入力したとき連続改行モードをセットして改行データ
セット信号を出力しオア回路の出力信号を入力したとき
前記連続改行モードをリセットして改行指令セット信号
を出力する改行モード記憶回路と、前記改行モード記憶
回路から前記改行データセット信号を入力しているとき
に前記受信バッファデータ解析回路から連続した複数個
の改行データを入力したときそれらを加算して記憶する
改行数記憶回路と、前記受信バッファデータ解析回路の
データの送出時間間隔を監視して所定の時間を経過した
ときタイムアウト信号を出力する監視タイマー回路と、
前記受信バッファデータ解析回路からの印字データおよ
び前記監視タイマー回路からの前記タイムアウト信号を
入力してその出力信号を前記改行モード記憶回路に送出
する前記オア回路とを備えることを特徴とするプリンタ
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006700A JPH04239906A (ja) | 1991-01-24 | 1991-01-24 | プリンタ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006700A JPH04239906A (ja) | 1991-01-24 | 1991-01-24 | プリンタ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04239906A true JPH04239906A (ja) | 1992-08-27 |
Family
ID=11645604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006700A Pending JPH04239906A (ja) | 1991-01-24 | 1991-01-24 | プリンタ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04239906A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012040792A (ja) * | 2010-08-20 | 2012-03-01 | Brother Industries Ltd | プリンター |
-
1991
- 1991-01-24 JP JP3006700A patent/JPH04239906A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012040792A (ja) * | 2010-08-20 | 2012-03-01 | Brother Industries Ltd | プリンター |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH041840A (ja) | データ処理システム | |
| JPH04239906A (ja) | プリンタ制御装置 | |
| US5842044A (en) | Input buffer device for a printer using an FIFO and data input method | |
| JPS62234971A (ja) | プリンタの改行制御装置 | |
| JPS62179971A (ja) | プリンタの改行制御装置 | |
| JPS63145067A (ja) | 改行制御方式 | |
| JP3230339B2 (ja) | 通信制御装置 | |
| JPH0198017A (ja) | プリンタ制御装置 | |
| JP3250118B2 (ja) | 印刷装置のデータ管理方式 | |
| JPH04239313A (ja) | プリンタ出力装置 | |
| JPH0216626A (ja) | プリンタ出力制御方式 | |
| JP2859035B2 (ja) | 印刷装置 | |
| JPS63173121A (ja) | ブロツク化デ−タ処理可能なプリンタ装置 | |
| JPH06244901A (ja) | 通信情報伝送制御装置 | |
| JPS62218168A (ja) | プリンタ制御装置 | |
| JPH10250055A (ja) | インクジェットプリンタ | |
| JPH02295782A (ja) | プリンタ | |
| JPH09156170A (ja) | 印字装置 | |
| JPH04125177A (ja) | プリンタ設定装置 | |
| JPS63216755A (ja) | ドツトシリアルプリンタ | |
| JPS6227163A (ja) | プリンタ装置 | |
| JPH08147116A (ja) | バッファ装置 | |
| JP2000267823A (ja) | プリンタ装置 | |
| JPS63199662A (ja) | プリンタ | |
| JPS63271521A (ja) | デ−タの処理制御装置 |