JPH04233789A - 基板および基板の製造方法 - Google Patents

基板および基板の製造方法

Info

Publication number
JPH04233789A
JPH04233789A JP2409363A JP40936390A JPH04233789A JP H04233789 A JPH04233789 A JP H04233789A JP 2409363 A JP2409363 A JP 2409363A JP 40936390 A JP40936390 A JP 40936390A JP H04233789 A JPH04233789 A JP H04233789A
Authority
JP
Japan
Prior art keywords
layer
conductive
substrate
conductive layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2409363A
Other languages
English (en)
Other versions
JP2500523B2 (ja
Inventor
Takashi Nagasaka
崇 長坂
Hideki Nakagawara
中川原　英樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP2409363A priority Critical patent/JP2500523B2/ja
Priority to US07/802,229 priority patent/US5308686A/en
Publication of JPH04233789A publication Critical patent/JPH04233789A/ja
Application granted granted Critical
Publication of JP2500523B2 publication Critical patent/JP2500523B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばハイブリッドＩ
Ｃ用の金属基板等、異種の導電金属を積層してなる所定
形状の導電層を絶縁層表面に備えた基板とその製造方法
に関する。
【０００２】
【従来の技術】従来より、例えば金属板の上に、樹脂等
からなる絶縁層及び導電性の金属層を形成し、この金属
層をエッチングすることにより、絶縁層上に回路パター
ン等を構成する導電層を形成したハイブリッドＩＣ用の
金属基板が知られている。
【０００３】またこの種の基板では、導電層の電気伝導
性，熱伝導性，ワイヤーボンディング性等を向上するた
めに、導電層（即ち金属層）を異種の導電金属の積層体
を用いて形成することが考えられ、且つ実用化されてい
る（例えば特開昭５９−３３８９４号公報）。
【０００４】即ち、例えば図８（ａ）に示す如く、アル
ミニウム（Ａｌ）圧延箔に亜鉛（Ｚｎ）置換メッキを行
ない、その上に銅（Ｃｕ）を電気メッキ形成したＡｌ−
Ｚｎ−Ｃｕの積層体を用いて、絶縁層に導電層を形成す
ることにより、Ｃｕによって導電層の電気伝導性及び熱
伝導性を向上し、Ａｌによって導電層へのワイヤーボン
ディング性を向上することが考えられている。
【０００５】
【発明が解決しようとする課題】ところが上記のように
導電層を異種の導電金属の積層体により形成した基板を
湿度を含む環境下にて長時間使用すると、表面に水膜が
形成され、導電層の各金属間に生ずる電位差により、各
金属の接合部分にて特定の金属がイオン化し、溶出して
しまうことが判明した。例えば図８に示したＡｌ−Ｚｎ
−Ｃｕの積層体からなる導電層の場合、（ａ）に示す如
き反応（Ｚｎのイオン化）が起こって、（ｂ）に示す如
くＡｌとＣｕとを接合しているＺｎが溶出し、導電層表
面のＡｌが剥がれ易くなってしまうといった問題がある
ことが判明した。
【０００６】尚この導電層の溶出現象は、接合した導電
金属のイオン化傾向の差が大きい程顕著で、また溶出す
る導電金属は、通常、イオン化傾向の大きい金属である
が、図８に示したＡｌ−Ｚｎ−Ｃｕの積層体からなる導
電層の場合には、ＺｎとＡｌとのイオン化傾向の差（Ｚ
ｎ−Ａｌ）に対して、ＣｕとＺｎとのイオン化傾向の差
（Ｃｕ−Ｚｎ）の方が大きく、しかもＡｌの表面は酸化
して強固なＡｌ２Ｏ３膜が形成されるため、イオン化傾
向の大きいＡｌは溶出せず、Ｚｎが溶出する。
【０００７】また金属の溶出長（図８に示すＬ）は、時
間の経過に伴い増加し、特に絶縁層が樹脂層（エポキシ
樹脂）である場合には、溶出長Ｌが大きくなることが判
明した。これは、樹脂中の遊離Ｃｌ−　イオンが水膜を
電解水膜に変化させることによるものと考えられる。
【０００８】本発明はこうした問題に鑑みなされたもの
で、上記のように導電層を異種の導電金属の積層体によ
り形成した場合に生ずる導電層の溶出現象を防止可能な
基板とその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】即ち、まず上記目的を達
成するためになされた第１発明は、絶縁層を有する基板
本体を備えると共に、該基板本体の絶縁層表面に、異種
の導電金属を積層してなる所定形状の導電層を備えた基
板において、上記導電層の各導電金属の積層部分周縁に
、該周縁を外部と遮断する保護層を設けたことを特徴と
しており、また第２発明は、その基板の製造方法であっ
て、絶縁層を有する基板本体の絶縁層表面に異種の導電
金属の積層体を積層すると共に、該積層体の表面に所定
形状の耐エッチング膜を積層し、次に所定のエッチング
剤により上記積層体の導電金属を順次エッチングして上
記絶縁層表面に上記耐エッチング膜の形状に対応した導
電層を形成すると共に、該導電層の各導電金属の積層部
分周縁に保護層を形成し、その後上記導電層表面の耐エ
ッチング膜を除去することを特徴としている。
【００１０】一方第３発明は、絶縁層を有する基板本体
を備えると共に、該基板本体の絶縁層表面に、異種の導
電金属を積層してなる所定形状の導電層を備えた基板に
おいて、上記導電層の各導電金属の接合部分に、少なく
とも接合される導電金属を含む合金層を設けたことを特
徴としており、第４発明は、その基板の製造方法であっ
て、絶縁層を有する基板本体の絶縁層表面に異種の導電
金属の積層体を積層すると共に、該積層体の表面に所定
形状の耐エッチング膜を積層し、次に所定のエッチング
剤により上記積層体の導電金属を順次エッチングして上
記絶縁層表面に上記耐エッチング膜の形状に対応した導
電層を形成し、その後上記導電層表面の耐エッチング膜
を除去すると共に、該導電層が形成された基板本体を所
定温度で加熱して該導電層の各導電金属の接合部分に合
金層を形成することを特徴としている。
【００１１】
【作用】まず第１発明の基板においては、基板本体の絶
縁層表面に形成された異種の導電金属を積層してなる導
電層の各導電金属の積層部分周縁に保護層が設けられて
いる。このため導電層の各導電金属の積層部分は、保護
層により外部と遮断されることとなり、導電金属がイオ
ン化により溶出するのを防止できる。
【００１２】ここで上記保護層を各導電金属の積層部分
周縁に設けるのは、導電金属がイオン化して溶出するの
が導電層の各導電金属の積層部分に局部電流が流れるこ
とに起因しており、各導電金属の積層部分周縁を外部と
遮断しておけば導電金属がイオン化して溶出するのを防
止できるためである。従って保護層としては、導電層の
各導電金属の積層部分を外部と遮断できればよいため、
導電層の側面全体に形成しても問題はなく、またその材
質は、金属であっても、樹脂であってもよい。
【００１３】また第２発明の製造方法では、基板本体の
絶縁層表面に積層された導電金属の積層体の表面に耐エ
ッチング膜を積層して、積層体の導電金属をエッチング
することにより導電層を形成すると共に、その導電層の
各導電金属の積層部分周縁に保護層を形成し、最後に耐
エッチング膜を除去する。即ち耐エッチング膜を除去す
る前に保護層を形成する。このため保護層形成時には、
耐エッチング膜が導電層表面を保護している状態となり
、保護層を導電層表面に形成してしまうのを防止できる
。
【００１４】次に第３発明の基板においては、導電層の
導電金属の接合部分に、その接合される導電金属を構成
する金属成分を含む合金層が形成されている。このため
合金層により、導電金属がイオン化して溶出するのを抑
制できる。
【００１５】尚この理由の一つは、上記のように接合さ
れる導電金属間に合金層を介在させれば、各導電金属は
合金層と接合されることとなり、導電金属を直接接合し
た場合に比べて、接合される導電金属のイオン化傾向の
差が少なくなるためであり、またもう一つの理由は、異
種金属の合金は導電金属単体よりも安定して溶出し難い
ためである。
【００１６】即ち、接合された２種の導電金属の内、イ
オン化により溶出するのは、通常、イオン化傾向が大き
い導電金属であり、またその溶出長は、導電金属のイオ
ン化傾向の差が大きい程大きくなるが、上記のように導
電金属間に合金層を形成すれば、接合される導電金属の
イオン化傾向の差を小さくすることができ、また合金層
は溶出し難いため、第３発明の基板により、導電層にお
ける導電金属のイオン化による溶出を抑制できるのであ
る。
【００１７】また次に第４発明の製造方法においては、
従来のようにエッチングにより絶縁層上に導電層を形成
した後、これを所定温度で加熱することにより、導電層
の各導電金属の接合部分に合金層を形成する。つまり所
定温度で加熱することにより、各導電金属の接合部分を
相互拡散させて合金層を形成する。このため導電金属の
溶出を抑制するための合金層を簡単に形成できる。
【００１８】
【実施例】以下に本発明の実施例を図面と共に説明する
。まず図２はパワートランジスタ等が実装された実施例
のパワーＩＣ用の金属基板１の外観を表す斜視図である
。
【００１９】図に示すように本実施例の金属基板１は、
Ａｌ基板３に絶縁樹脂層５を積層してなる基板本体７と
、基板本体７の絶縁樹脂層５上に積層されて回路パター
ンを形成する導電層９と、同じく絶縁樹脂層５上に積層
されて、パワートランジスタ，小信号増幅用トランジス
タ等の各種回路部品１１をヒートスプレッダ１３を介し
て夫々載置するための載置部１５とから構成されている
。載置部１５に載置された各種回路部品１１の端子と他
の導電層９とは、Ａｌワイヤ１７を介して接続されてお
り、これによって電気回路が形成されている。
【００２０】ここで載置部１５は、電気伝導性及び熱伝
導性の高いＣｕ箔を絶縁樹脂層５に積層することにより
形成されており、図１に示す如く、その上に半田付けに
よりヒートスプレッダ１３及び回路部品１１が積層され
ている。
【００２１】また次に導電層９は、電気伝導性及び熱伝
導性の高いＣｕ層２１、Ａｌワイヤ１７を容易にボンデ
ィングできるＡｌ層２３、及びこれらを接合するための
Ｚｎ層２５を積層した積層体からなっており、Ｃｕ層２
１を絶縁樹脂層５側にして絶縁樹脂層５上に積層されて
いる。またこの導電層９の側面には、Ｃｕ層２１、Ａｌ
層２３及びＺｎ層２５の積層部分を外部から保護するニ
ッケル（Ｎｉ）からなる保護層２７が設けられている。
【００２２】以下、絶縁樹脂層５上への導電層９の形成
手順（換言すれば本実施例の金属基板１の製造方法）に
ついて、図３に示す（ａ）〜（ｇ）に沿って説明する。 まず図３（ａ）に示す如く、厚さ４０μｍのＡｌ圧延箔
にＺｎ置換メッキ（１００オングストローム程度）を行
ない、Ｃｕを電気メッキ形成（厚さ８５μｍ）すること
により作製されたＣｕ−Ｚｎ−Ａｌの各層２１〜２５か
らなる金属箔２９を、Ｃｕ層２１を下にして基板本体７
の絶縁樹脂層５上に積層した後、図３（ｂ）に示す如く
、この積層した金属箔２９の上（即ちＡｌ層２３上）に
、予め設定された回路パターン形状に対応した耐エッチ
ング膜としてのレジスト３０をスクリーン印刷する。
【００２３】レジスト３０のスクリーン印刷が終了する
と、今度は図３（ｃ）及び（ｄ）に示す如く、所定のエ
ッチング剤により金属箔２９をエッチングして、レジス
ト３０の形状に対応した導電層９を形成する。
【００２４】尚本実施例では、まず図３（ｃ）に示す如
く、苛性ソーダ（１００ｇ／ｌ）と硝酸ソーダ（２ｇ／
ｌ）との混合溶液をエッチング剤として、５０℃，３分
の条件にて金属箔２９のＡｌ層２３をエッチングし、次
に図３（ｄ）に示す如く、過硫酸アンモニウム（１５０
ｇ／ｌ）の溶液をエッチング剤として、５０℃，２分の
条件にて金属箔２９のＺｎ層２５及びＣｕ層２１をエッ
チングする、といった手順で金属箔２９のエッチングを
行った。
【００２５】このように金属箔２９のエッチングにより
導電層９が形成されると、今度は図３（ｅ）に示す如く
、その形成された導電層９の側面をＮｉメッキ（無電解
メッキ）することにより保護層２７を形成し、その後図
３（ｆ）に示す如く導電層９上のレジスト３０を除去し
て金属基板１を完成する。
【００２６】尚図３（ｅ）において保護層２７を形成す
るためにＮｉメッキを行なう際には、導電層９の上面に
レジスト３０が残っているため、以下の手順でＮｉメッ
キを行うことにより、導電層９の側面に簡単に保護層２
７を形成できる。
【００２７】即ち、まず弱酸性溶液（商品名ＯＰＣクリ
ーン６５：奥野製薬工業社製）を用いて、室温，約１分
間の条件にて導電層９側面を脱脂し、次に酸化物除去液
（硫酸１０％の水溶液）を用いて、室温，約３０秒間の
条件にて導電層９側面の酸化物を除去する。次に導電層
９の側面にＮｉメッキ層を形成するために、Ｚｎ置換用
溶液（商品名サブスターＺＮ−２：奥野製薬工業社製）
を用いて、室温，約４０秒間の条件にてＺｎ置換メッキ
を施し、その後Ｎｉメッキ液（商品名トップニコロンＲ
Ｄ−ＭとＲＤ−１との建浴液：奥野製薬工業社製）を用
いて、８８℃，約３５分間の条件にてＮｉメッキ層を形
成する。この結果導電層９の側面に、厚さ５μｍの保護
層２７を形成できた。尚本実施例では、耐湿性向上のた
めに、重クロム酸ソーダを用いて、４５℃，１５分間の
条件にてクロメート処理を施した。
【００２８】以上説明したように、本実施例の金属基板
１においては、導電層９がＣｕ−Ｚｎ−Ａｌの積層体か
らなり、しかもその側面にはＮｉメッキにより保護層２
７が形成されている。このため導電層９の電気伝導性，
熱伝導性，ワイヤボンディング性を確保することができ
る他、長時間の使用によってＺｎが溶出するのを防止で
きる。尚保護層２７による導電層９のＺｎの溶出防止効
果は、以下の耐久試験により確認できた。
【００２９】即ち、保護層２７による導電層９のＺｎの
溶出防止効果を確認するために、図３に示した製造工程
で保護層２７を有する金属基板を作製すると共に、図３
に示した製造工程の内、保護層２７の形成工程（ｅ）を
省いた従来の製造工程にて保護層２７を備えていない従
来の金属基板を作製し、プレッシャークッカー試験によ
り各金属基板の耐久試験を行った。この結果、保護層２
７を備えていない従来の金属基板においては、図４に示
す如く、温度８５℃，湿度８５％の環境下においても、
また温度１２１℃，湿度８５の環境下においても、Ｚｎ
の溶出が起こり、しかも温度が高い程、Ｚｎの溶出長Ｌ
が大きくなったが、保護層２７を備えた金属基板におい
ては、何れの環境下でもＺｎの溶出がないことが確認で
きた。
【００３０】尚この耐久試験には、１インチ角の基板本
体に、幅１ｍｍ，長さ１５ｍｍの導電層を積層した金属
基板を使用した。また導電層を構成する各層の厚さは上
記実施例と全く同様である。
【００３１】一方本実施例では、図３（ｄ）にてＺｎ層
２５及びＣｕ層２１のエッチングを行った後、図３（ｅ
）にてＮｉメッキ（無電解メッキ）を行うことによって
、保護層２７を形成するようにしている。このため、保
護層２７を備えていない従来の基板の作製工程に、Ｎｉ
メッキ工程を追加するだけで、金属基板１を簡単に作製
することができる。また図３（ｄ）にてＺｎ層２５及び
Ｃｕ層２１のエッチングを行った際に、Ｚｎ層２５及び
Ｃｕ層２１の幅がサイドエッチングによってＡｌ層２３
の幅より小さくなり、導電層９がきのこ状になることが
あるが、本実施例では保護層２７をＮｉメッキ（無電解
メッキ）により形成しているため、図５に示す如く、そ
のきのこ状の傘下部分にも保護層２７を形成することが
でき、Ｚｎの溶出を極めて良好に防止することができる
。つまり従来の基板では、エッチングによって導電層９
がきのこ状に形成されてしまうと、そのきのこ状の傘下
部分に水膜が形成され易くなるため、Ｚｎの溶出が助長
されるといった問題があるが、本実施例ではＮｉメッキ
によりその傘下部分にも保護層２７を形成できるので、
こうした問題も解決することができる。
【００３２】尚図３（ｄ）にてＺｎ層２５及びＣｕ層２
１のエッチングを行った後、再度図３（ｃ）にてＡｌ層
２３のエッチングを行い、きのこ状に形成された図６（
ａ）に示す如き導電層９の傘部を除去するようにすれば
、図６（ｂ）に示す如く傘部の存在しない導電層９を形
成することができる。
【００３３】ここで上記実施例では、保護層２７をＮｉ
メッキにより形成したが、保護層２７をＣｕ、Ａｕ等の
メッキにより形成しても上記実施例と同様の効果を得る
ことができる。また保護層２７は、こうしたメッキ以外
によって形成してもよい。例えば図３（ｅ）にて、導電
層９の側面に、耐湿性を有し粘度の低いポリマー（ポリ
イミド，エポキシ等）をスピンコートにより形成し、そ
の後レジストを除去するようにしても、上記実施例と同
様の効果を得ることができる。またこの他、例えば導電
層を形成するためのエッチング剤を選択することにより
、エッチングと同時に保護層を形成することも考えられ
る。
【００３４】以上、導電層９の側面に保護層２７を設け
ることによって導電層９におけるＺｎの溶出現象を防止
するようにした実施例について説明したが、既述したよ
うに導電層９における導電金属の溶出現象を防止するに
は、上記実施例のように必ずしも導電層９の側面に保護
層２７を設ける必要はなく、図７に示す如く、導電層９
のＣｕ層２１とＡｌ層２３との間にＣｕ／Ｚｎ／Ａｌの
合金層３５を形成するようにしてもよい。
【００３５】この場合、Ｃｕ−Ｚｎ−Ａｌの積層体にお
ける各層間のイオン化傾向の差に対して、合金層３５と
Ｃｕ層２１及び合金層とＡｌ層２３のイオン化傾向の差
が小さくなり、また合金層３５はＺｎ層２５に比べて溶
出し難くなるため、各層の接合部分での金属の溶出現象
を抑制することができる。
【００３６】またこの場合、図３（ｄ）にてＺｎ層２５
及びＣｕ層２１のエッチングを行った後、３５０℃で１
５〜３０分間基板を加熱すれば、Ｚｎ層２５の部分にて
ＺｎとＣｕとＡｌとが相互拡散してＣｕ／Ｚｎ／Ａｌの
合金層３５が形成されるため、図７の金属基板１を作製
するには、従来の基板の作製工程に、加熱工程を追加す
るだけでよく、製造工程を大幅に変更する必要はない。 尚、絶縁樹脂層５がエポキシ樹脂である場合、この加熱
工程を空気中で行なうと、エポキシ樹脂が酸素と反応し
て絶縁樹脂層５が変色するので、例えば窒素ガス中で加
熱処理を行うことが望ましい。
【００３７】以上本発明が適用された実施例の金属基板
として、Ｃｕ−Ｚｎ−Ａｌの積層体からなる導電層９を
備えた金属基板について説明したが、例えば導電層がこ
れ以外の導電金属の積層体であっても、本発明を適用し
て導電金属の溶出を防止（又は抑制）することができる
。
【００３８】即ち、従来より、熱膨張率の低いＦｅ／Ｎ
ｉ合金と電気伝導度及び熱伝導度の高いＣｕとを積層し
て導電層を形成した基板や、熱膨張率の低いＦｅ／Ｎｉ
合金とＡｌワイヤのボンディング性の高いＡｌとを積層
して導電層を形成した基板等が知られているが、こうし
た基板においても、本発明を適用して、導電層側面に保
護層を設けか、又は導電層の各金属間にその合金層を形
成することにより、導電層における金属の溶出現象を防
止（或は抑制）することができる。
【００３９】また上記実施例では、Ａｌ基板３に絶縁樹
脂層５を積層した金属基板について説明したが、単に絶
縁基板上に導電層を形成した基板であっても本発明を適
用できることは勿論である。
【００４０】
【発明の効果】以上詳述したように、第１発明の基板に
おいては、導電層における各導電金属の接合部分周縁に
保護層を設けているため、導電金属が溶出するのを防止
できる。また第３発明の基板においては、導電層におけ
る各導電金属の接合部分にその金属成分を含む合金層を
形成しているため、この合金層によって導電金属が溶出
するのを抑制できる。従って第１発明の基板及び第３発
明の基板の何れにおいても、従来の基板に比べて耐久性
を向上することができ、ハイブリッドＩＣ用の金属基板
等、各種電気回路基板として最適な基板となる。
【００４１】また次に第２発明によれば、積層体の導電
金属のエッチングを行なうことによって導電層を形成す
ると共に、導電層の各導電金属の積層部分周縁に保護層
を形成し、最後にエッチングに使用した耐エッチング膜
を除去するようにしているため、導電層表面に保護層が
形成されることはなく、従来の基板製造工程に保護層の
形成工程を追加するだけで第１発明の基板を簡単に製造
することができる。また第４発明によれば、加熱によっ
て金属の溶出防止効果を得るための合金層を形成するた
め、従来の基板製造工程に合金層を形成するための加熱
工程を追加するだけで第３発明の基板を簡単に製造する
ことができる。このため第２発明及び第４発明の基板の
製造方法によれば、第１発明及び第３発明の基板を、夫
々、容易に提供することが可能となる。
【図面の簡単な説明】
【図１】　　導電部に保護層を設けた実施例の金属基板
の断面構造を表す断面図である。
【図２】　　パワートランジスタ等が実装された実施例
の金属基板の外観を表す斜視図である。
【図３】　　実施例の金属基板の製造工程を説明する説
明図である。
【図４】　　従来の金属基板の耐久試験結果を表す線図
である。
【図５】　　導電部がきのこ状に形成された実施例の金
属基板の断面構造を表す断面図である。
【図６】　　導電部がきのこ状に形成された場合の製造
工程の変更例を説明する説明図である。
【図７】　　導電部に合金層を形成した実施例の金属基
板の断面構造を表す断面図である。
【図８】　　従来の基板における導電金属の溶出現象を
説明する説明図である。
【符号の説明】 １…金属基板　　　　３…Ａｌ基板　　　　５…絶縁樹
脂層　　　　７…基板本体 ９…導電層　　　　１１…回路部品　　　　１３…ヒー
トスプレッダ　　　　１５…載置部 １７…Ａｌワイヤ　　　　２１…Ｃｕ層　　　　２３…
Ａｌ層　　　　２５…Ｚｎ層 ２７…保護層　　　　２９…金属箔　　　　３０…レジ
スト　　　　３５…合金層

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　絶縁層を有する基板本体を備えると共
    に、該基板本体の絶縁層表面に、異種の導電金属を積層
    してなる所定形状の導電層を備えた基板において、上記
    導電層の各導電金属の積層部分周縁に、該周縁を外部と
    遮断する保護層を設けたことを特徴とする基板。
  2. 【請求項２】　　絶縁層を有する基板本体の絶縁層表面
    に異種の導電金属の積層体を積層すると共に、該積層体
    の表面に所定形状の耐エッチング膜を積層し、次に所定
    のエッチング剤により上記積層体の導電金属を順次エッ
    チングして上記絶縁層表面に上記耐エッチング膜の形状
    に対応した導電層を形成すると共に、該導電層の各導電
    金属の積層部分周縁に保護層を形成し、その後上記導電
    層表面の耐エッチング膜を除去することを特徴とする基
    板の製造方法。
  3. 【請求項３】　　絶縁層を有する基板本体を備えると共
    に、該基板本体の絶縁層表面に、異種の導電金属を積層
    してなる所定形状の導電層を備えた基板において、上記
    導電層の各導電金属の接合部分に、少なくとも接合され
    る導電金属を含む合金層を設けたことを特徴とする基板
    。
  4. 【請求項４】　　絶縁層を有する基板本体の絶縁層表面
    に異種の導電金属の積層体を積層すると共に、該積層体
    の表面に所定形状の耐エッチング膜を積層し、次に所定
    のエッチング剤により上記積層体の導電金属を順次エッ
    チングして上記絶縁層表面に上記耐エッチング膜の形状
    に対応した導電層を形成し、その後上記導電層表面の耐
    エッチング膜を除去すると共に、該導電層が形成された
    基板本体を所定温度で加熱して該導電層の各導電金属の
    接合部分に合金層を形成することを特徴とする基板の製
    造方法。
JP2409363A 1990-12-28 1990-12-28 基板および基板の製造方法 Expired - Lifetime JP2500523B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2409363A JP2500523B2 (ja) 1990-12-28 1990-12-28 基板および基板の製造方法
US07/802,229 US5308686A (en) 1990-12-28 1991-12-04 Substrate having a multiple metal protected conductive layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2409363A JP2500523B2 (ja) 1990-12-28 1990-12-28 基板および基板の製造方法

Publications (2)

Publication Number Publication Date
JPH04233789A true JPH04233789A (ja) 1992-08-21
JP2500523B2 JP2500523B2 (ja) 1996-05-29

Family

ID=18518703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2409363A Expired - Lifetime JP2500523B2 (ja) 1990-12-28 1990-12-28 基板および基板の製造方法

Country Status (2)

Country Link
US (1) US5308686A (ja)
JP (1) JP2500523B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6715663B2 (en) * 2002-01-16 2004-04-06 Intel Corporation Wire-bond process flow for copper metal-six, structures achieved thereby, and testing method
JP6010968B2 (ja) * 2012-03-29 2016-10-19 セイコーエプソン株式会社 振動デバイス及び振動デバイスの製造方法
CN114132023A (zh) * 2021-11-12 2022-03-04 凯仁精密材料(江苏)有限公司 一种导电性薄片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5068082A (ja) * 1973-10-12 1975-06-07
JPS5436576A (en) * 1977-08-26 1979-03-17 Shin Kobe Electric Machinery Laminated board for printed wiring circuit with resistance body
JPH02168508A (ja) * 1988-12-20 1990-06-28 Kobe Steel Ltd プリント配線基板用導体膜及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5068082A (ja) * 1973-10-12 1975-06-07
JPS5436576A (en) * 1977-08-26 1979-03-17 Shin Kobe Electric Machinery Laminated board for printed wiring circuit with resistance body
JPH02168508A (ja) * 1988-12-20 1990-06-28 Kobe Steel Ltd プリント配線基板用導体膜及びその製造方法

Also Published As

Publication number Publication date
US5308686A (en) 1994-05-03
JP2500523B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
US4016050A (en) Conduction system for thin film and hybrid integrated circuits
US7495177B2 (en) Printed wiring board, its manufacturing method, and circuit device
KR100874743B1 (ko) 프린트 배선 기판, 그 제조 방법 및 반도체 장치
US20070145584A1 (en) Printed wiring board, method for manufacturing same, and circuit device
JPH108262A (ja) 表面のはんだ付け性増強方法
JPS6032311B2 (ja) 導電体及びその製造方法
JPH01306574A (ja) ＳｎまたはＳｎ合金被覆材料
JP3944027B2 (ja) フレキシブルプリント配線板の製造方法及びその製造方法で得られたフレキシブルプリント配線板
JPH04233789A (ja) 基板および基板の製造方法
WO2004050950A1 (ja) 電気電子部品用金属材料
JP2809673B2 (ja) フレキシブルプリント用銅合金圧延箔
JPH0590737A (ja) 銅 ポ リ イ ミ ド 基 板 の 製 造 方 法
JP2886317B2 (ja) 配線基板およびその製造方法
JPH01309301A (ja) 抵抗金属層及びその製法
JP2003200523A (ja) 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP3454876B2 (ja) 積層導体およびその製造方法
JP3743517B2 (ja) 電子部品実装用フィルムキャリアテープおよびその製造方法
GB2164294A (en) Electrical distribution boards
JP2003193291A (ja) 抵抗層付き銅箔とその製造方法
JPH0874090A (ja) プリント配線板用銅箔
JP2002212782A (ja) 電気メッキ構造及び当該電気メッキ構造を有する配線基板
JPS6318695A (ja) 配線基板
JPH08274123A (ja) 混成集積回路基板用導体の製造方法
JPH07120844B2 (ja) 回路基板
JPS63150991A (ja) 回路板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15